Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

CAPITULO VI

ELECTRONICA DE COMPUERTAS

* INTRODUCCION

Casi todos los sistemas digitales modernos utilizan circuitos integrados, que tienen como ventajas reducción de tamaño, peso y costo; con un aumento al mismo tiempo de confiabilidad.

En general la tecnología de integración a avanzado rapidamente, permitiendo dividir a los circuitos integrados en: Pequeña escala de integración (SSI) con menos de 13 compuertas lógicas; Mediana escala (MSI) con un rango entre 13 y 99 compuertas por pastilla; Alta escala de integración (LSI) con más de 100 compuertas y circuitos de muy alta integración (VLSI) con más de 1000 compuertas por circuito integrado.

Los circuitos integrados digitales se dividen en "familias lógicas", en donde cada familia lógica se distingue por un elemento fundamental en base al cual se construyen las compuertas y su configuración en sí.

Entre las principales familias lógicas se tiene:

Familia	Comentario
DTL, ECL	Primeras familias, actualmente en desuso.
TTL Lógica transistor-transistor	Elemento fundamental: transistor Bipolar.
MOS Lógica con transistor de efecto de campo de metal óxido-semiconductor.	Elemento fundamental: transistor MOS-FET.
CMOS Lógica con transistor de efecto de campo de metal-óxido-semiconductor complementarios.	Elemento fundamental: transistor MOS-FET complementario.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

HCMOS (High speed CMOS) Transistor MOS-FET complementario de alta velocidad (características semejantes a TTL.

TERMINOLOGIA

- Con cada parámetro los valores que se especifican son:

minimo --> min.
tipico --> typ.
máximo --> max.

- V_{IH} Voltaje de entrada en alto. Es el nivel de voltaje requerido para que se reconozca un 1L en una entrada.

V_{IL} Voltaje de entrada en bajo. Es el nivel de voltaje requerido para que se reconozca un 0L en una entrada.

V_{OH} Voltaje de salida en alto. Es el nivel de voltaje en la salida para 1L.

V_{OL} Voltaje de salida en bajo. Es el nivel de voltaje en la salida para 0L.

I_{IH} Corriente de entrada en alto. Es la corriente que fluye (ingresa) en una entrada, cuando un nivel de voltaje alto especificado se aplica a la entrada.

I_{IL} Corriente de entrada en bajo. Es la corriente que fluye (sale) en una entrada, cuando un nivel de voltaje bajo especificado se aplica a la entrada.

I_{OH} Corriente de salida en alto. Corriente que fluye (sale) desde una salida, que está en 1L bajo las condiciones de carga.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

I_{OL} Corriente de salida en bajo. Corriente que fluye (entra) desde una salida, que está a 0L bajo las condiciones de carga.

PARAMETROS DE FUNCIONAMIENTO Y COMPARACION DE FAMILIAS LOGICAS

- Fan-Out: El fan-out (factor de carga) se define como el número máximo de entradas lógicas del mismo tipo que una salida puede manejar confiablemente (sin degradar el nivel de la señal). Se especifica para 0L y 1L;

$$\text{FAN-OUT}_{0L} = |I_{0Lmax}|/|I_{1Lmax}|$$

$$\text{FAN-OUT}_{1L} = |I_{0Hmax}|/|I_{1Hmax}|$$

- Tiempo de Propagación: Los tiempos de subida (t_s) y de bajada (t_b), son los tiempos que demora el circuito para ir de un estado a otro.

t_s --> 0L a 1L
t_b --> 1L a 0L

Se miden entre el 10 % y 90 % de los voltajes pico - pico de la señal.

- Retardos de Propagación: Una señal lógica experimenta un retardo al pasar a través de un circuito. Se miden en el 50% de la señal. Los dos tiempos de retardo de propagación se definen como:

tp_{LH} : tiempo de retardo de 0L a 1L
tp_{HL} : tiempo de retardo de 1L a 0L

Las dos últimas condiciones de tiempos en general no son iguales, y varían dependiendo de las condiciones de carga (número de entradas conectadas a la salida).

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

- Potencia de Disipación ó Consumo por compuerta: Es la potencia que se pierde cuando la compuerta está funcionando. Se mide en miliwatios. La suma de estas potencias, de todas la compuertas en un circuito integrado, determinan la Potencia de Alimentación.

$$P_D = Vcc \times Icc$$

Icc_H --> Todas las salidas de las compuertas en 1L.

Icc_L --> Todas las salidas de las compuertas en 0L.

Consumo Medio: La mitad de las compuertas en un estado y la otra mitad en el opuesto.

- Márgenes de Ruido: Es la cantidad de ruido que puede superponerse a una señal lógica, sin que se altere el nivel lógico de dicha señal. Se mide en milivoltios o en voltios. Se define el margen para 1L y 0L:

$$V_{NH} = V_{OH}(min) - V_{IH}(min)$$
$$V_{NL} = V_{IL}(max) - V_{OL}(max)$$

Ejemplo:

Los parámetros de voltaje y corriente para la salida de un circuito integrado se dan a continuación. Calcule el FAN-OUT, márgenes de ruido y potencia de disipación para 0L y 1L.

	min.	typ.	max.	
V_{CC}	4.5	5	5.5	(V)
I_{OH}			-400	(μA)
I_{OL}			16	(mA)
V_{IH}	2			(V)
V_{IL}			0.8	(V)
V_{OH}	2.4	3.4		(V)

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

V_{OL}	0.2	0.4	(V)
I_{IH}		40	(μA)
I_{IL}		-1.6	(mA)
I_{CCH}	4	8	(mA)
I_{CCL}	12	22	(mA)
I_{CCA}	2		(mA)

- FAN-OUT $_{OL}$ $= |I_{OL}max| / |I_{IL}max|$
  $= |16| / |-1.6|$ (mA)
  $= 10$

- FAN-OUT $_{IL}$ $= |I_{OH}max| / |IIHmax|$
  $= |-400| / |40|$ (μA)
  $= 10$

- P_{DH} $= V_{cc}$ typ x I_{CCH} typ
  $= 5$ (V) x 4 (mA)
  $= 20$ (mW)

- P_{DL} $= V_{cc}$ typ x I_{CCL} typ
  $= 5$ (V) x 12 (mA)
  $= 60$ (mW)

- P_{DA} $= V_{cc}$ typ x I_{CCA} typ
  $= 5$ (V) x 2 (mA)
  $= 10$ (mW)

- V_{NH} $= V_{OH}$ min - V_{IH} min
  $= 2.4$ (V) - 2 (V)
  $= 0.4$ (V)

- V_{NL} $= V_{IL}$ max - V_{OL} max
  $= 0.8$ (V) - 0.4 (V)
  $= 0.4$ (V)

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

FAMILIA LOGICA TRANSISTOR-TRANSISTOR (TTL)

Debido a su fácil utilización y a sus buenos parámetros es la familia lógica más difundida.

El principal elemento utilizado en la fabricación de esta familia es el TRANSISTOR BIPOLAR, trabajando en sus dos estados "corte" y "saturación", es decir como interruptor.

EL TRANSISTOR BIPOLAR COMO INTERRUPTOR

Un transistor bipolar puede trabajar como un interruptor, que conecta o desconecta una carga (R1), a una fuente de polarización (Vcc)., mediante el control de la corriente de base (Ib) del transistor.



CARACTERISTICAS DE EMISOR COMUN PARA UN TRANSISTOR NPN





Si IB = 0 mA :
Ic = 0 mA ; Vce = Vcc
El transistor no conduce ==>

TRANSISTOR EN CORTE = INTERRUPTOR ABIERTO

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Si Ib > 0.12 mA :
Ic ˜ 20 mA ; Vce ˜ 0 V
El transistor conduce al máximo ==>

TRANSISTOR EN SATURACION = INTERRUPTOR CERRADO

Ahora bien, el control de la corriente de base (Ib) se puede realizar mediante el control del voltaje de entrada (Vin).



Si Vin < Voltaje base-emisor de conducción (0.7 V), entonces
Ib = 0 mA ; Ic = 0 mA; Vce = Vcc.

==> Transistor en Corte.

Si Vin > (0.12 mA x Rb) + Voltaje base-emisor de conducción (0,7 V), entonces
Ib > 0.12 mA ; Ic ˜ 10 mA ; Vce ˜ 0 V.

==> Transistor en Saturación.

En general debería considerarse :

$$\left\{ \begin{array}{l} Ib \geq 0.5 \text{ mA } (1 \text{ mA}) \\ Vce_{(sat)} = 0.2 \text{ V.} \\ Vbe_{(sat)} = 0.75 \text{ V.} \end{array} \right\}$$

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Considerando al transistor y a las resistencias como un solo bloque, en el cual Vin es el voltaje de entrada y Vce = Vout es el voltaje de salida, se obtiene el siguiente gráfico que relaciona estos dos voltajes y se denomina "Caracteristica Entrada/Salida del transistor como Inversor".

INVERSOR

- Vin bajo (0L) ==> Vout alto (1L)
- Vin alto (1L) ==> Vout bajo (0L)



Región (1) transistor en corte

Región (2) transistor en conducción (R.A.N.).

Región (3) transistor en saturación.

Si estando trabajando en corte y saturación, se intercambia emisor por colector, el transistor pasa a trabajar en corte y saturación en Región Activa Inversa, con $Vce_{(sat)}$ = 0.01 V.

COMPUERTA BASICA DE LA FAMILIA TTL

La estructura de una compuerta inversora TTL es la siguiente:

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.



Donde:
- T1 Transistor de entrada
- T2 Transistor conmutador
- T3 Transistor de PULL-DOWN
- T4 Transistor de PULL-UP

a.- Entrada en bajo - Salida en alto:

Para su análisis se considerará que la entrada se encuentra a tierra, teniéndose por tanto los siguiente estados:

1.- La juntura base-emisor de T1 se encuentra polarizada directamente y el voltaje en la base de T1 es 0.7 V.

2.- T1 por lo tanto conduce y Vce de T1 ~ 0 V.

3.- Este último voltaje hace que el transistor T2 esté en corte.

4.- Por tanto T3 en corte.

5.- Hay conducción desde la fuente hacia la base de T4 y por consiguiente T4 esta en saturación.

6.- El voltaje de salida corresponde a un nivel alto. Voltaje de salida en alto (V_{OH}) tipico = 3.4 V.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Respecto a las corrientes se puede decir:

Corriente de entrada en bajo (I_{IL}) máxima = -1.6 mA.

Corriente de salida en alto (I_{OH}) máxima = 400 µA, cuando se tienen las peores condiciones en la salida. Voltaje de salida en alto minino = 2.4 V.

El signo negativo indica que las corrientes salen de la compuerta.

b.- Entrada en alto - Salida en bajo:

Ahora se considera que la entrada se encuentra a Vcc, ésto significa que se tienen los siguientes estados:

1.- La juntura base-emisor de T1 está polarizada inversamente, estando por consiguiente T1 cortado.

2.- T2 está en saturacion.

3.- T3 está en saturación.

4.- T4 está en corte.

5.- El voltaje de salida corresponde a un nivel bajo. Voltaje de salida en bajo (V_{OL}) tipico = 0.2 V.

Respecto a las corrientes se puede decir:

Corriente de entrada en alto (I_{IH}) máxima = 40 µA, corriente de fugas en polarización inversa de la juntura base-emisor de T1.

Corriente de salida en bajo (I_{OL}) máxima = -16 mA, cuando se tienen las peores condiciones en la salida. Voltaje de salida en bajo máximo = 0.4 V.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

TRANSISTOR MULTI-EMISOR PARA LA ENTRADA DE UNA COMPUERTA NAND TTL

Si al transistor T_1 del gráfico anterior, se reemplaza por un multi-emisor, cuyo símbolo y circuito equivalente con diodos se muestran a continuación. Se obtiene una compuerta NAND.



A	B	Vb de T_1	T_2	T_3	T_4	Y
L	L	0,7	corte	corte	saturado	H
L	H	0,7	corte	corte	saturado	H
H	L	0,7	corte	corte	saturado	H
H	H	2,1	saturado	saturado	corte	L

CARACTERISTICA ENTRADA/SALIDA O CURVA DE TRANSFERENCIA PARA UNA COMPUERTA INVERSORA TTL

Igual que con el transistor como inversor, se puede obtener un gráfico que relacione el voltaje de entrada (VI) con el de la salida (VO), de una compuerta inversora TTL.



VI < 0.8 V Entrada en nivel bajo.

VI > 2.0 V Entrada en nivel alto.

0.8 V < VI < 2.0 V Zona de transición.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

* SUB-FAMILIAS DE LA FAMILIA TTL

Las sub-familias de la familia TTL son variaciones a la configuración original, ya estudiada, pero sin cambiar el elemento fundamental que es el transistor bipolar.

TTL STANDAR.- Es la configuración estudiada.

TTL DE BAJA POTENCIA.- Es el resultado de incrementar los valores de las resistencias, a la configuración original. Con lo que se obtiene menores corrientes y un consumo más pequeño de potencia. Esto trae consigo, un retraso mayor en el tiempo de propagación.

TTL DE ALTA VELOCIDAD.- Es el resultado de disminuir los valores de las resistencias, a la configuración original. Obteniéndose menores tiempos de propagación, pero las corrientes son mayores y el consumo de potencia es más grande.

TTL SCHOTTKY.- Es la sustitución, en la configuración TTL de alta velocidad, de los transistores bipolares por transistores tipo Schottky. Con lo que se obtiene, menores tiempos de propagacion.



El transistor tipo Schottky es un transistor bipolar normal con un diodo Schottky entre base y colector. Cuya función principal es la de evitar la creación de "cargas", en esta juntura; que son las que dificultan el cambio de saturación a corte en los transistores normales.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

TTL SCHOTTKY DE BAJA POTENCIA.- Es el resultado de incrementar las resistencias a la configuración anterior. Llegando a tener un tiempo de propagación similar al TTL standar, pero con un consumo menor de potencia.

COMPARACION ENTRE LAS DISTINTAS SUB-FAMILIAS TTL

Sub-familia	Código de Identificación
1.- Standar	1.- TTL
2.- Baja Potencia	2.- LTTL
3.- Alta velocidad	3.- HTTL
4.- Schottky	4.- STTL
5.- Baja Potencia Schottky	5.- LSTTL

Potencia por compuerta	Tiempo de propagación
1.- 12 mW.	1.- 10 ns.
2.- 1 mW.	2.- 33 ns.
3.- 22 mW.	3.- 6 ns.
4.- 19 mW.	4.- 3 ns.
5.- 2 mW.	5.- 9,5 ns.

Fan-out	MR
1.- 10	1.- 0,4 V.
2.- 10	2.- 0,4 V.
3.- 10	3.- 0,4 V.
4.- 10	4.- 0,4 V.
5.- 10	5.- 0,4 V.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

* TIPOS DE SALIDA DE UNA COMPUERTA TTL

Existen tres tipos de salida, que puede tener una compuerta de la familia TTL:

Circuito con salida Totem-Pole.- Deben mencionarse varios puntos que conciernen al arreglo en totem-pole del circuito de salida TTL.



La misma logica pudiera lograrse eliminando Q3 y D1 y conectando el fondo de R4 al colector de Q4. Pero esto significaría que Q4 tendría que conducir una corriente bastante pesada en su estado de saturación (5V./130=40 mA). Con Q3 presente no habrá corriente por R4 en el estado BAJO de salida. Esto es importante porque mantiene la disipación de potencia del circuito en bajo.

Otra ventaja de este arreglo ocurre en el estado ALTO de salida. Aquí Q3 actúa como un seguidor de emisor con su impedancia asociada baja de salida (tipicamente 10). Esta impedancia baja de salida provee una constante de tiempo corta para cargar cualquier carga capacitiva en la salida. Esta acción llamada comunmente pull-up activa provee formas de onda con tiempos de subida rápidos en las salidas TTL.

Una desventaja del arreglo da salida en totem-pole ocurre durante la transición de BAJO a ALTO. Desafortunadamente, Q4 se APAGA más despacio que el tiempo que toma Q3 para ENCENDER, así que hay un periodo de unos pocos nanosegundos durante los

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

cuales ambos transistores están en conducción y una corriente relativamente alta (30-40 mA) será tomada del suministro de 5V.

Circuito con salidas en Colector abierto.- La razon por la que se diseñan circuitos TTL con salidas en colector abierto, es porque el circuito convencional con salida en totem-pole prohibe la unión de salidas. Esto se indica a continuación:



SALIDAS EN TOTEM-POLE CONECTADAS JUNTAS

Donde las salidas en totem-pole de dos compuertas separadas se conectan en el punto X. Si la salida de la compuerta A está en el estado ALTO ($Q_{3Acond.}$ $Q_{4Acorte}$) y la compuerta B en su salida B está en el estado BAJO ($Q_{3Bcorte}$, $Q_{4Bcond.}$). En esta situación Q4B sería requerido para absorver una gran corriente de emisión desde Q3A la cual puede ser tan alta como 55 mA. Esta corriente puede dañar fácilmente a Q4B, el cual está generalmente garantizado para absorver solamente 16 mA (I_{OL}). La situación es peor cuando más de dos salidas TTL son unidas.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.



CIRCUITO TTL CON COLECTOR ABIERTO

El circuito colector abierto elimina Q3, D1 y R4. La salida se toma en el colector de Q4, que está desconectado. En el estado BAJO de salida, Q4 conduce (tiene corriente de base), y en el estado ALTO está apagado o en corte (esencialmente un circuito abierto). Para operación apropiada una resistencia externa de colector (pull-up resistor) Rc debería conectarse, de tal manera que un nivel alto de voltaje aparecerá en la salida en el estado ALTO.

El valor de Rc debe escogerse de tal manera que cuando una salida de compuerta se hace BAJA mientras que las otras están ALTAS, la corriente de sumidero a través de la salida BAJA no excede su límite I_{OL} (generalmente 16 mA.). Un valor de Rc = 1K producirá una corriente de absorción de 5 mA a través del transistor de salida de la compuerta BAJA. Por supuesto, el nodo de salida está manejando generalmente otras cargas TTL que añadirán a esta corriente de absorción cuyo total no debe exceder I_{OL}. Podría aparecer que un valor grande de Rc sería entonces aconsejable. Sin embargo es de notarse que cualquier capacitancia de carga será cargada a través de esta resistencia así que Rc debe ser tan pequeña como sea ello posible para mejorar el tiempo de conmutación. Aún con Rc minimizada, este arreglo de colector abierto es mucho más lento que salidas TTL en totem-pole, las cuales usan Q3 como un seguidor de emisor de baja impedancia para cargar eléctricamente capacitancias de carga. Por esta razón, los circuitos con colector abierto no deben usarse en aplicaciones en las cuales la velocidad de conmutación sea una consideración principal.

OJO

Circuito con salida en tres estados.- Esta salida es muy parecida a la totem pole, está influenciada por una entrada extra denominada de habilitacion.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.



G	Salida	Corriente de entrada en A
Bajo	Igual que una compuerta convencional NOT	I_{IH} = 40 uA I_{IL} = 1.6 mA
ALTO	Transistores Totem-Pole ambos apagados (Q3-Q4), salida es alta impedancia a Vcc y tierra.	$I_{IH} = I_{IL}$=40uA



Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

G	A	PULL-UP	PULL-DOWN	SALIDA
1	0	desactivado	desactivado	alta impedancia
1	1	desactivado	desactivado	alta impedancia
0	0	activado	desactivado	nivel alto
0	1	desactivado	activado	nivel bajo

Por esta posibilidad, de que la salida puede tener un nivel alto, un nivel bajo o estar en alta impedancia. Es que se le denomina de tres estados.

Su aplicación fundamental es: por la posibilidad de la alta impedancia, esta salida puede estar conectada a una LINEA BI-DIRECCIONAL; es decir, que puede llevar o traer información.

* **FAMILIAS LOGICAS MOS Y CMOS.**

El transistor de efecto de campo (FET), es un transistor unipolar, ya que su operación depende del flujo de un solo tipo de portador. Hay dos tipos de FETs: el transistor de efecto de campo de juntura (JFET) y el transistor de efecto de campo de metal-óxido semiconductor (MOSFET). El primero se usa en circuitos lineales y el último en circuitos digitales.

Los MOSFETs tienen la ventaja, de que pueden ser fabricados en una menor área que los transistores bipolares. Más importante, los CI digitales MOS normalmente no usan elementos resistivos, los cuales toman tanto del área de la pastilla en los CI bipolares.

La principal desventaja de los CI MOS es su relativa velocidad baja de operación cuando se comparan con las familias de CI bipolares.

EL MOSFET.- Hay dos categorias de Mosfet: tipo empobrecimiento y tipo enriquecimiento. Los CI digitales MOS usan exclusivamente MOSFET de enriquecimiento. Se revisará la operación de estos MOSFET como suiches ENCENDIDO/-APAGADO.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

La siguiente figura muestra los símbolos esquemáticos para los MOSFET de enriquecimiento canal N y canal P, donde la dirección de la flecha indica ya sea canal P o N. Los símbolos muestran una línea quebrada entre la fuente, subestrato y drenaje para indicar que normalmente no hay un canal de conducción entre estos electrodos. Los símbolos muestran también una separación entre la compuerta (gate) y los otros terminales para indicar la muy alta resistencia (típicamente mayor que 10.000 M) entre la compuerta y el canal.



Símbolos esquemáticos de los MOSFET de enriquecimiento

<u>Funcionamiento para el MOSFET canal N.-</u> Al aplicarse un voltaje positivo en la compuerta (gate), con respecto al subestrato, se causa un campo eléctrico que atrae los portadores tipo n del subestrato hacia la compuerta. Por la presencia del aislante, estos portadores no pueden seguir en su desplazamiento, y se acumulan debajo de él. De esta manera, se ha formado el canal por el cual fluye la corriente entre el drenaje y la fuente; siempre y cuando haya una diferencia de voltaje entre estos dos terminales.

El funcionamiento del MOSFET canal P, es similar al anterior. Considerando un cambio de signo en los voltajes de polarización.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.



MOSFET CANAL N



MOSFET CANAL P

Los circuitos digitales que emplean MOSFET son divididos en tres categorias: P-MOS, el cual solo usa MOSFET canal P de enriquecimiento; N-MOS, que usa solo MOSFET canal N de enriquecimiento y CMOS (MOS complementario), el cual usa dispositivos canal N y P.

COMPUERTA LOGICA MOS DE CANAL N.-



En este caso el voltaje de polarización Vdd es positivo, para permitir que la corriente fluya del drenaje a la fuente.

La configuración de una compuerta MOS de canal P, es idéntica que la anterior , si se reemplaza los MOSFET y cambiamos el voltaje Vdd a negativo.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Análisis del Inversor.- Cuando el voltaje de entrada es bajo, T2 está en corte. Como T1 está siempre conduciendo el voltaje a la salida es cercano a Vdd.

Cuando el voltaje en la entrada es alto, T2 conduce. La corriente fluye de Vdd a través de T1 y T2 y la fabricación de estos dos dispositivos MOS debe ser tal, que la resistencia de T2 sea mucho menor que la de T1; de manera que se consiga a la salida un nivel bajo de voltaje.

MOS COMPLEMENTADO (CMOS).- Los circuitos MOS complementados obtienen ventaja del hecho de que ambos dispositivos de canal n y p pueden ser fabricados en el mismo substrato. Los circuitos CMOS consisten de ambos tipos de dispositivos MOS interconectados para formar funciones lógicas. El circuito básico es el Inversor, que consiste de un dispositivo canal p y un dispositivo de canal tipo n. El terminal de la fuente del dispositivo de canal p está en Vdd y el terminal de la fuente del dispositivo de canal n está a tierra. El valor de Vdd puede estar entre +3 y +18 V. Los dos niveles de voltaje son 0 V. para el nivel bajo y Vdd para el nivel alto.

La operación del inversor se basa en los siguientes conceptos:

1.- El MOS de canal n conduce cuando su voltaje de puerta (gate) a fuente es positivo.

2.- El MOS de canal p conduce cuando su voltaje de puerta a fuente es negativo.

3.- Cualquier tipo de dispositivo se pone en corte cuando su voltaje de puerta a fuente es cero.



Inversor

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Funcionamiento del Inversor.- Cuando la entrada tiene un nivel bajo (0 V.), la compuerta del mos-fet canal P tiene un voltaje de - Vdd con respecto a la fuente del dispositivo de canal p, lo que hace que se active y conduzca. Mientras tanto, la compuerta del mosfet canal N tiene un voltaje de 0 V con respecto a la fuente del dispositivo de canal n, lo que hace que se corte y no conduzca. Por lo tanto, el voltaje a la salida se acerca a Vdd.

Cuando la entrada tiene un nivel alto (Vdd), la situación se invierte, el mosfet canal P se corta y el canal N conduce. El resultado es que la salida se aproxima al nivel bajo (0 V.).

Para los dos estados analizados, siempre se tiene un MOSFET en corte. Esto significa que la disipación de potencia en estado estático de una compuerta CMOS es muy baja, del orden de 10 nW. El mayor consumo de potencia ocurre cuando la compuerta CMOS cambia de estado.

COMPARACION ENTRE LA SUB-FAMILIA TTL STANDAR Y LA FAMILIA CMOS

FAMILIA	Standar TTL	CMOS
CODIGO DE IDENTIFICACION	SN7400	SN74C00/CD4010
ALIMENTACION	+5 V. + 10%	De 3 a 18 V.
POTENCIA POR COMPUERTA mW	12 mW.	Estático 0,01 a 1 MHz 1 mW.
TIEMPO DE PROPAGACION	10 ns.	70 ns.
FAN-OUT	10	50
MARGEN DE RUIDO	0,4 V.	(40% de Vdd)
UTILIZACION	Fácil	Con sumo CUIDADO

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Sin embargo, la lógica CMOS ha emprendido un crecimiento constante en el área MSI, mayormente a expensas de TTL, con la cual es de competencia directa. El proceso de fabricación CMOS es más simple que TTL y tiene una densidad de empaque mayor (más circuitería en una área dada), amplio rango de voltajes de suministro y baja disipación de potencia.

* INTERFASES

Muchos sistemas digitales alcanzan un óptimo funcionamiento, usando más de una familia lógica, tomando ventaja de las características superiores de cada familia para diferentes partes del sistema. Así, la lógica CMOS puede usarse en aquellas partes del sistema donde no se requiere alta velocidad, mientras que TTL se usa en aquellas partes del sistema que requieren alta velocidad de operación. Es necesario, entonces, analizar la interfase entre los circuitos CMOS TTL y ver si se requiere hacer algo para obtener una operación confiable cuando los CMOS manejan los TTL y viceversa.

Para la determinación y cálculo de los componentes de los circuitos de interfase, en este caso, se partirá de las especificaciones dadas por los fabricantes para cada una de estas familias lógicas:

TTL		CMOS			
V_{CC}	5 V.	V_{DD}	5 V.	10 V.	15 V.
V_{IH} (min)	2 V.		3.5 V.	7 V.	10.5 V.
V_{IL} (máx)	0.8 V.		1.5 V.	3 V.	4.5 V.
V_{OH} (min)	2.4 V.		4.9 V.	9.9 V.	14.9 V.
V_{OL} (máx)	0.4 V.		0.01 V.	0.05 V.	0.05 V.
I_{IH} (máx)	40 uA.		10 pA.	10 pA.	1 uA.
I_{IL} (máx)	-1.6mA.		-10 pA.	-10 pA.	- 1 uA.
I_{OH} (máx)	800 uA.		0.5 mA.	0.8 mA.	1.4 mA
I_{OL} (máx)	16 mA.		0.4 mA.	1.2 mA.	2 mA.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Para los circuitos de interfase, en general, deben cumplirse las siguientes consideraciones:

	TTL		CMOS
	CMOS		TTL
1.-	V_{OH} (min)	>	V_{IH} (min)
2.-	V_{OL} (máx)	<	V_{IL} (máx)
3.-	I_{OH} (máx)	>	I_{IH} (máx)
4.-	I_{OL} (máx)	>	I_{IL} (máx)

TTL - CMOS.-

Si TTL maneja CMOS, existen dos posibilidades que son:

a) $Vcc = V_{DD}$

b) $Vcc < V_{DD}$

Para el caso (a), se revisan de las consideraciones que deben cumplirse, se observa que no se satisface la condición (1); para lo cual debe elevarse el nivel TTL, utilizando una resistencia externa R.



Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Cálculo de R para OL:

$$V_R \leq V_{OL}(\text{máx})_{TTL}$$

$$Vcc - I_R R \leq V_{OL}(\text{máx})$$

$$R \geq \frac{Vcc - V_{OL}(\text{má}}{I_R}$$

$$R \geq \frac{5V - 0.4V}{16\ mA.}$$

$$R \geq 287\ \Omega$$

Cálculo de R para 1L:

$$V_R \geq V_{IH}(\text{min})_{CMOS}$$

$$Vcc - I_R R \geq V_{IH}(\text{min})$$

$$R \leq \frac{Vcc - V_{IH}(\text{min})}{I_R}$$

$$R \leq \frac{5V - 3.5V}{250\ uA.}$$

$$R \leq 6\ K\Omega$$

Se recomienda usar la resistencia de mayor valor, por disipación de potencia.

Para el caso (b) con diferentes fuentes de polarización, también tenemos que elevar el voltaje TTL.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.



Calculo de R para 1L.

$$V_R \geq V_{IH(min)} \text{ CMOS}$$

$$V_{DD} - I_R R \geq V_{IH(min)} \text{ CMOS}$$

$$R \leq \frac{V_{DD} - V_{IH(min)}}{I_R}$$

$$R \leq \frac{15 \text{ V.} - 10 \text{ V.}}{250 \text{ uA.}}$$

$$R \leq 20 \text{ K}\Omega$$

Cálculo de R para 0L.

$$V_R \leq V_{OL\ (máx)} \text{ TTL}$$

$$V_{DD} - I_R R \leq V_{OL\ (máx)}$$

$$R \geq \frac{V_{DD} - V_{OL\ (máx)}}{I_R}$$

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

$$R \geq \frac{15\ V. - 0.4\ V.}{16\ mA}$$

$$R \geq 912,5\ \Omega$$

El valor de R se encuentra entre:

$$912,5\ \Omega \geq R \leq 20\ K\Omega$$

Otra solución para una interfase TTL - CMOS pero no tan económica como la anterior es utilizando un transistor.



V_{OL} (TTL) = 0.2 V. Q se satura

Vc = V_{OL}(tip TTL) + $V_{CE\ (sat)}$

Vc = 0 4 V ---> CMOS reconoce como nivel bajo

VOH (TTL) --->la comp. TTL no recibe corriente por lo tanto Q se corta.

$I_E < I_{OL}$ (TTL)
I_E = 10 mA. valor recomendable con lo que se puede calcular R_B y R_C.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

CMOS - TTL .-

Para el análisis se considera las dos fuentes de polarización iguales. De las condiciones generales que deben cumplirse no satisface la condición (4), referente a las corrientes en bajo.

Cuando la salida CMOS es ALTA, no hay problema puesto que V_{OH} es aproximadamente igual a V_{DD}, esto es +5V., lo cual es una entrada ALTA aceptable para la compuerta TTL. La corriente de entrada TTL en el estado ALTO I_{IH} tiene un máximo de 40 uA, lo cual es facilmente suministrado por la salida CMOS.

Cuando la salida CMOS es BAJA, ocurre un problema por la I_{IL} de la TTL. Esta corriente tipicamente 1.6 mA. tiene que fluir hacia atrás a través de la salida CMOS. En muchos casos los 1.6 mA. que fluyen a través de la resistencia de salida CMOS producirán un voltaje a la salida del CMOS el cual es demasiado alto para satisfacer el requerimiento V_{IL} de la compuerta TTL.

Se debe recordar que V_{IL} = 0.8 V. para TTL y además es necesario limitar el voltaje de entrada BAJO a 0.4 V. para mantener el margen de ruido TTL de 0.4 V. Asi el voltaje de salida de CMOS debe permanecer en 0.4 V. o menor mientras absorve 1.6 mA. Algunas salidas CMOS pueden cumplir con este requerimiento, mientras que otras no. En efecto, ciertos circuitos CMOS están diseñados para absorver hasta 6 mA., con lo cual estarian manejando tres o cuatro cargas TTL. Estos circuitos especiales se denominan buffers y pueden usarse entre una salida CMOS convencional y varias cargas TTL.



Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.com For evaluation only.

Salidas CMOS pueden manejar facilmente circuitos TTL en la serie 74L00, puesto que estos circuitos tienen una corriente de entrada de estado BAJO mucho menor (I_{IL} = 0.18 mA.). Una compuerta CMOS puede manejar una compuerta 74L00, la cual a la vez puede manejar un circuito standar 7400 TTL puesto que I_{OL} = 2 mA. para la serie 74L00.

En resumen, cuando un circuito CMOS maneja un circuito TTL, puede ser necesario colocar un buffer CMOS entre los dos o usar un circuito 74L00 intercalado para asegurar una operación apropiada en el estado BAJO.