Por favor, use este identificador para citar o enlazar este ítem:
http://bibdigital.epn.edu.ec/handle/15000/10814
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.author | Torres Cordero, Tanya Liliana | - |
dc.date.accessioned | 2015-06-23T16:44:27Z | - |
dc.date.available | 2015-06-23T16:44:27Z | - |
dc.date.issued | 2000-07 | - |
dc.identifier.uri | http://bibdigital.epn.edu.ec/handle/15000/10814 | - |
dc.description.abstract | Se realiza un estudio teórico de la memoria caché y todas las definiciones correspondientes a su estructura y forma de trabajo. Después se hace un análisis general del desempeño de un procesador presentando una serie de formulaciones concernientes a la evaluación del desempeño. Finalmente se presenta un análisis cuantitativo para cada tipo de arquitectura caché y como conclusión se propone un esquema para la simulación de este análisis cuantitativo. | es_ES |
dc.description.sponsorship | Morejón Tobar, Ramiro | es_ES |
dc.language.iso | spa | es_ES |
dc.publisher | Quito : EPN, 2000. | es_ES |
dc.rights | openAccess | - |
dc.rights.uri | https://creativecommons.org/licenses/by-nc-nd/4.0/ | - |
dc.subject | Almacenamiento en memoria intermedia | es_ES |
dc.title | La memoria caché y su incidencia en el desempeño de un procesador | es_ES |
dc.type | bachelorThesis | es_ES |
Aparece en las colecciones: | Tesis Electrónica y Telecomunicaciones (IET) |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
T1635.pdf | 1,97 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.