BIBDIGITAL
El Repositorio Digital Institucional de la Escuela Politécnica Nacional, ofrece acceso abierto al texto completo de la producción científica de los miembros de la comunidad politécnica. El objetivo del Repositorio, es constituirse como el registro permanente de consulta académica, maximizando su visibilidad, accesibilidad e impacto.
Please use this identifier to cite or link to this item:
http://bibdigital.epn.edu.ec/handle/15000/18825| Title: | Implementación de un codificador y decodificador Reed Solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado |
| Authors: | Oñate Castillo, Cristian Oswaldo |
| Keywords: | CIRCUITOS ELECTRONICOS SISTEMAS DIGITALES TEORÍA DE INFORMACIÓN |
| Issue Date: | 10-Oct-2017 |
| Publisher: | Quito, 2017. |
| Citation: | Oñate Castillo, C. O. (2017). Implementación de un codificador y decodificador Reed Solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado. 144 hojas. Quito : EPN. |
| Abstract: | In this project, an analysis of the Reed-Solomon code theory is performed, and then a description of the coding and decoding of the Reed-Solomon code (204, 188) in VHDL. After that, the code described will be implemented in the FPGA Virtex 5 XUPV5-LX110T. The design of the encoder will be done using its generic architecture, while for the decoder the modified Euclid, Chien and Forney algorithms are used as the basis. The obtained results will be shown in a graphical interface designed in MATLAB, and will be verified comparing them with simulations made in MATLAB and ISE. |
| Description: | En este proyecto se realiza un análisis de la teoría del código Reed-Solomon, para luego realizar una descripción de la codificación y decodificación del código Reed-Solomon (204, 188) en VHDL. Posterior a eso se implementará el código descrito en la tarjeta FPGA Virtex 5 XUPV5-LX110T. El diseño del codificador se lo hará usando su arquitectura genérica, mientras que para el decodificador se usan como base los algoritmos de Euclides Modificado, Chien y Forney. Los resultados obtenidos serán mostrados en una interfaz gráfica diseñada en Matlab, y serán verificados comparándolos con simulaciones hechas en Matlab e ISE. |
| URI: | http://bibdigital.epn.edu.ec/handle/15000/18825 |
| Type: | bachelorThesis |
| Appears in Collections: | Tesis Electrónica y Telecomunicaciones (IET) |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| CD-8213.pdf | 9,94 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.