Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen: http://bibdigital.epn.edu.ec/handle/15000/3706
Titel: Hybrid clock and data recovery for a high speed transceiver implemented on a FPGA
Autor(en): Cárdenas López, Daniel Felipe
Stichwörter: DSP
INTERFACES (COMPUTADORES)
Erscheinungsdatum: Nov-2010
Zusammenfassung: This article describes the clock and data recovery (CDR) subsystem for a 1.25 Gb/s transceiver prototype and 100 Mb/s transceiver and its implementation on FPGA. The CDR block is based on a hybrid approach for computing the optimum sampling instant, i.e. it uses digital signal processing techniques implemented on a logical core (FPGA) in order to extract the instantaneous phase error information and an external VCO for generating the exact sampling clock that drives the ADC at the receiver.
URI: http://bibdigital.epn.edu.ec/handle/15000/3706
Art: Article
Enthalten in den Sammlungen:2010 Memorias de las XXIII Jornadas en Ingeniería Eléctrica y Electrónica (2010 J - FIEE)

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
2010AJIEE-39.pdf153,5 kBAdobe PDFÖffnen/Anzeigen


Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.