Por favor, use este identificador para citar o enlazar este ítem: http://bibdigital.epn.edu.ec/handle/15000/5647
Título : Estudio de la Lógica Ternaria y de la estructura de circuito de Lógica Simétrica Suplementaria (SUS-LOC)
Autor : Morales Naranjo, Marwin Estuardo
Palabras clave : CIRCUITOS LÓGICOS
LÓGICA DIGITAL
Fecha de publicación : may-2005
Editorial : QUITO/EPN/2005
Resumen : Se presenta una introducción sobre la lógica ternaria, a continuación se estudian las funciones ternarias scrambler/descrambler que se pueden aplicar en telecomunicaciones para la transmisión de datos, los mismos que se envían sobre fibra óptica, cable, radio, etc. Luego se detallan aspectos para desarrollar aplicaciones, por lo que es necesario contar con circuitos que permitan manipular tres estados lógicos, de allí que se plantea una estructura de circuito que brinda las mejores ventajas de diseño y fabricación de circuitos, que son comparables a las ventajas que ofrece la tecnología CMOS para circuitos lógicos binarios. Así, con los circuitos básicos de la estructura de circuito SUS-LOC y utilizando lógica combinacional se pueden realizar circuitos aritméticos (sumadores y multiplicadores), memorias, multiplexores, conversores A/D, etc.
URI : http://bibdigital.epn.edu.ec/handle/15000/5647
Aparece en las colecciones: Tesis Electrónica y Telecomunicaciones (IET)

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
T2367.pdf1,44 MBAdobe PDFVisualizar/Abrir


Este ítem está protegido por copyright original



Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.