Por favor, use este identificador para citar o enlazar este ítem: http://bibdigital.epn.edu.ec/handle/15000/5647
Registro completo de metadatos
Campo DCValorLengua/Idioma
dc.contributor.authorMorales Naranjo, Marwin Estuardo-
dc.date.accessioned2013-01-31T19:01:09Z-
dc.date.available2013-01-31T19:01:09Z-
dc.date.issued2005-05-
dc.identifier.urihttp://bibdigital.epn.edu.ec/handle/15000/5647-
dc.description.abstractSe presenta una introducción sobre la lógica ternaria, a continuación se estudian las funciones ternarias scrambler/descrambler que se pueden aplicar en telecomunicaciones para la transmisión de datos, los mismos que se envían sobre fibra óptica, cable, radio, etc. Luego se detallan aspectos para desarrollar aplicaciones, por lo que es necesario contar con circuitos que permitan manipular tres estados lógicos, de allí que se plantea una estructura de circuito que brinda las mejores ventajas de diseño y fabricación de circuitos, que son comparables a las ventajas que ofrece la tecnología CMOS para circuitos lógicos binarios. Así, con los circuitos básicos de la estructura de circuito SUS-LOC y utilizando lógica combinacional se pueden realizar circuitos aritméticos (sumadores y multiplicadores), memorias, multiplexores, conversores A/D, etc.es_ES
dc.description.sponsorshipPazmiño Sandoval, José Antonioes_ES
dc.language.isospaes_ES
dc.publisherQUITO/EPN/2005es_ES
dc.rightsopenAccess-
dc.rights.urihttps://creativecommons.org/licenses/by-nc-nd/4.0/-
dc.subjectCIRCUITOS LÓGICOSes_ES
dc.subjectLÓGICA DIGITALes_ES
dc.titleEstudio de la Lógica Ternaria y de la estructura de circuito de Lógica Simétrica Suplementaria (SUS-LOC)es_ES
dc.typebachelorThesises_ES
Aparece en las colecciones:Tesis Electrónica y Telecomunicaciones (IET)

Ficheros en este ítem:
Fichero Descripción TamañoFormato 
T2367.pdf1,44 MBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.