Por favor, use este identificador para citar o enlazar este ítem:
http://bibdigital.epn.edu.ec/handle/15000/5683
Título: | Optimización de circuitos lógicos con ayuda de un computador digital en lógica NAND de hasta tres niveles |
Autor: | Velasco Palacios, Lucio V. |
Palabras clave: | CIRCUITOS LÓGICOS ALGEBRA BOOLEANA |
Fecha de publicación: | 1976 |
Editorial: | 1976 |
Citación: | QUITO/EPN/1976 |
Resumen: | En el presente trabajo sean estudiado métodos de minimizacion de la función booleana y métodos de minimización el lógica NAND. de los primeros se han seleccionado para ser programados el método Tabular o de Quine MCluskey u el método de Moot basado en el consensus iterado. El método Diedmeyer-Su y el método de Muroga-Ibarakie se han estudiado en la parte de minimización en lógica Nand. También se expone una transformación basada en los teoremas de Morgan. |
URI: | http://bibdigital.epn.edu.ec/handle/15000/5683 |
Tipo: | bachelorThesis |
Aparece en las colecciones: | Tesis Electrónica y Telecomunicaciones (IET) |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
T1238.pdf | 1,07 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.