Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen:
http://bibdigital.epn.edu.ec/handle/15000/5683
Titel: | Optimización de circuitos lógicos con ayuda de un computador digital en lógica NAND de hasta tres niveles |
Autor(en): | Velasco Palacios, Lucio V. |
Stichwörter: | CIRCUITOS LÓGICOS ALGEBRA BOOLEANA |
Erscheinungsdatum: | 1976 |
Herausgeber: | 1976 |
Zitierform: | QUITO/EPN/1976 |
Zusammenfassung: | En el presente trabajo sean estudiado métodos de minimizacion de la función booleana y métodos de minimización el lógica NAND. de los primeros se han seleccionado para ser programados el método Tabular o de Quine MCluskey u el método de Moot basado en el consensus iterado. El método Diedmeyer-Su y el método de Muroga-Ibarakie se han estudiado en la parte de minimización en lógica Nand. También se expone una transformación basada en los teoremas de Morgan. |
URI: | http://bibdigital.epn.edu.ec/handle/15000/5683 |
Art: | bachelorThesis |
Enthalten in den Sammlungen: | Tesis Electrónica y Telecomunicaciones (IET) |
Dateien zu dieser Ressource:
Datei | Beschreibung | Größe | Format | |
---|---|---|---|---|
T1238.pdf | 1,07 MB | Adobe PDF | Öffnen/Anzeigen |
Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.