Optimización de circuitos lógicos con ayuda de un computador digital en lógica NAND de hasta tres niveles

Por favor, use este identificador para citar o enlazar este ítem: http://bibdigital.epn.edu.ec/handle/15000/5683

Registro completo de metadatos

Campo DC	Valor	Lengua/Idioma
dc.contributor.author	Velasco Palacios, Lucio V.	-
dc.date.accessioned	2013-02-06T14:38:20Z	-
dc.date.available	2013-02-06T14:38:20Z	-
dc.date.issued	1976	-
dc.identifier.citation	QUITO/EPN/1976	es_ES
dc.identifier.uri	http://bibdigital.epn.edu.ec/handle/15000/5683	-
dc.description.abstract	En el presente trabajo sean estudiado métodos de minimizacion de la función booleana y métodos de minimización el lógica NAND. de los primeros se han seleccionado para ser programados el método Tabular o de Quine MCluskey u el método de Moot basado en el consensus iterado. El método Diedmeyer-Su y el método de Muroga-Ibarakie se han estudiado en la parte de minimización en lógica Nand. También se expone una transformación basada en los teoremas de Morgan.	es_ES
dc.description.sponsorship	Jijón y Caamaño, Jacinto	es_ES
dc.language.iso	spa	es_ES
dc.publisher	1976	es_ES
dc.rights	openAccess	-
dc.rights.uri	https://creativecommons.org/licenses/by-nc-nd/4.0/	-
dc.subject	CIRCUITOS LÓGICOS	es_ES
dc.subject	ALGEBRA BOOLEANA	es_ES
dc.title	Optimización de circuitos lógicos con ayuda de un computador digital en lógica NAND de hasta tres niveles	es_ES
dc.type	bachelorThesis	es_ES
Aparece en las colecciones:	Tesis Electrónica y Telecomunicaciones (IET)

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
T1238.pdf		1,07 MB	Adobe PDF	Visualizar/Abrir

BIBDIGITAL