Por favor, use este identificador para citar o enlazar este ítem: http://bibdigital.epn.edu.ec/handle/15000/9498
Título : Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto
Autor : Montalvo Ramírez, Luis
Palabras clave : MICROPROCESADORES
ALGORITMOS
CIRCUITOS VLSI
Fecha de publicación : may-1987
Resumen : Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.
URI : http://bibdigital.epn.edu.ec/handle/15000/9498
Aparece en las colecciones: Jornadas de Ingeniería Eléctrica y Electrónica (FIEE)

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
1987AJIEE-16.pdf366,89 kBAdobe PDFVisualizar/Abrir


Este ítem está protegido por copyright original



Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.