1. Repositorio Digital - EPN
  2. Facultad de Ingeniería Eléctrica y Electrónica (FIEE)
  3. Publicaciones y Memorias de Eventos (FIEE)
  4. Publicaciones (FIEE)
  5. Jornadas de Ingeniería Eléctrica y Electrónica (J - FIEE)
  6. 1987 Anales de las VIII Jornadas en Ingeniería Eléctrica y Electrónica (1987 J - FIEE)
Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen: http://bibdigital.epn.edu.ec/handle/15000/9498
Titel: Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto
Autor(en): Montalvo Ramírez, Luis
Stichwörter: MICROPROCESADORES
ALGORITMOS
CIRCUITOS VLSI
Erscheinungsdatum: Mai-1987
Zusammenfassung: Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.
URI: http://bibdigital.epn.edu.ec/handle/15000/9498
Art: Article
Enthalten in den Sammlungen:1987 Anales de las VIII Jornadas en Ingeniería Eléctrica y Electrónica (1987 J - FIEE)

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
1987AJIEE-16.pdf366,89 kBAdobe PDFÖffnen/Anzeigen
Zur Langanzeige


Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.