DISERO DE MULTIPLICADOR DE 64 BITS
UTILIZANDO LA TECNICA DE BARRIDO SUPERPUSTO

MONTALVO, LUIS. ING.
ESCUELA POLITÉCNICA NACIONAL

RESUMEN

Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizado como caso de estudio.

INTRODUCCION

El objetivo de la presente investigación es desarrollar un prototipo de multiplicador de números de 64-bits, utilizando la novel técnica de barrido superpuesto de 3-bits, desarrollada en Ohio University. El diseño deberá cumplir los siguientes objetivos:

1.- Capacidad de ser implementado en VLSI en base a un proceso tecnológico fácilmente accesible, lo cual permitirá que el multiplicador pueda ser fabricado por un amplio número de laboratorios.

2.- Capacidad de ser encapsulado en un paquete normalizado bien establecido.

3.- Capacidad de ser conectado a un bus de sistema asincrónico normalizado, lo cual permitirá que la precisión alcanzable con el multiplicador pueda ser utilizada por un dispositivo más inteligente, tal como un maestro de bus de sistema (CPU, coprocesador, etc.)

ALGEBRAIS BASICOS DE MULTIPLICACION

El algoritmo básico de multiplicación consiste en examinar, a la vez, un solo bit del multiplicador. Si el bit es "1", el multiplicando se suma al totalizador y éste es luego desplazado un bit hacia la derecha; si el bit es "0", el totalizador se únicamente desplaza un bit hacia la derecha. Se procede entonces a examinar el siguiente bit y el proceso se repite hasta examinar los n-bits del multiplicador.

El proceso de multiplicación puede ser acelerado si se examinan más de un bit del multiplicador a la vez. Por ejemplo, si el número de bits examinado por cada vez es dos, la multiplicación se realiza de la siguiente manera:

Se examinan dos bits consecutivos del multiplicador (B₁+B₂) y se suma al totalizador un múltiplo del multiplicando de acuerdo con lo establecido en la Tabla #1; se desplaza luego el totalizador 2 bits hacia la derecha. Se procede entonces a examinar los dos bits siguientes y el proceso se repite hasta examinar los n-bits del multiplicador.

Tabla #1: Múltiplos de Multiplicando a Ser Sumados para Barrido de 2-bits no Superpuestos.

<table>
<thead>
<tr>
<th>B₁⁺₁</th>
<th>B₁</th>
<th>Múltiplos a Sumar</th>
</tr>
</thead>
<tbody>
<tr>
<td>0</td>
<td>0</td>
<td>A</td>
</tr>
<tr>
<td>0</td>
<td>1</td>
<td>2A</td>
</tr>
<tr>
<td>1</td>
<td>0</td>
<td>2A</td>
</tr>
<tr>
<td>1</td>
<td>1</td>
<td>3A</td>
</tr>
</tbody>
</table>

Si para sumar los múltiplos del multiplicando al totalizador se utiliza un sumador capaz de sumar tres números (SAC + SPC), la generación de 3A no es necesaria y puede sustituirse por la suma al totalizador de los múltiplos A y 2A.

El método descrito se conoce con el nombre de "Multiplicación por Barrido de 2-bits no Superpuestos".

Para el caso de examinar 3-bits consecutivos del multiplicador cada vez, los múltiplos del multiplicando que deben sumarse al totalizador son los que se resumen en la Tabla #2.

Tabla #2: Múltiplos de Multiplicando a Ser Sumadas para Barrido de 3-bits no Superpuestos.

<table>
<thead>
<tr>
<th>B₁⁺₂</th>
<th>B₁⁺₁</th>
<th>B₁</th>
<th>Múltiplos a Sumar</th>
</tr>
</thead>
<tbody>
<tr>
<td>0</td>
<td>0</td>
<td>0</td>
<td>0</td>
</tr>
<tr>
<td>0</td>
<td>0</td>
<td>1</td>
<td>A</td>
</tr>
<tr>
<td>0</td>
<td>1</td>
<td>1</td>
<td>3A</td>
</tr>
<tr>
<td>1</td>
<td>0</td>
<td>0</td>
<td>4A</td>
</tr>
<tr>
<td>1</td>
<td>1</td>
<td>1</td>
<td>5A</td>
</tr>
<tr>
<td>1</td>
<td>1</td>
<td>1</td>
<td>7A</td>
</tr>
</tbody>
</table>

En dicha tabla puede observarse que existen múltiplos del multiplicando (3A, 5A, 7A) que no pueden generarse por simples desplazamientos del multiplicando y que por lo tanto su generación requeriría de sumadores adicionales. El número de múltiplos del multiplicando puede reducirse a la mitad utilizando la técnica de barrido superpuesto de r-bits, donde "r" es el número de bits consecutivos que se examinan cada vez.

BARRIDO SUPERPUESTO DE r-BITS

El fundamento de la técnica consiste en reemplazar una cadena de k "1s" consecutivos del multiplicador por una suma al inicio y una resta al final de la cadena, en virtud de la siguiente propiedad:

\[ 2^{k} - 2^r = 2^{k-r} - 2^{k-r} - \ldots - 2^r \]

- 123 -
De manera que una cadena de \( k \) "1s" consecutivos tal como la que se muestra en (1) puede reemplazarse por (2).

<table>
<thead>
<tr>
<th>Columna: ( i-k ), ( i-k+1 ), ( i-k-2 ) ... ( i ), ( i+1 )</th>
<th>Bit: ( 0 ), ( 1 ), ( 1 ) ... ( 1 ), ( 0 ) (1)</th>
</tr>
</thead>
<tbody>
<tr>
<td>Bit: ( 1 ), ( 0 ), ( 0 ) ... ( -1 ), ( 0 ) (2)</td>
<td></td>
</tr>
</tbody>
</table>

Se divide entonces el multiplicador en grupos de \( r \)-bits. Se examinan \( r+1 \) bits a la vez, \( r \)-bits de un grupo presente y el bit menos significativo del grupo siguiente; de manera que, el bit menos significativo de cada grupo es examinado dos veces.

Los múltiplos del multiplicando que deben sumarse al totalizador dependen de \( r \).

**BARRIDO SUPREPUESTO DE 3-BITS**

Los múltiplos del multiplicando a que deben sumarse al totalizador para el caso de \( r = 3 \) se resumen en la Tabla #3.

El análisis de la Tabla #3 muestra que, con excepción de \( 6A \), todos los múltiplos del multiplicando son de la forma \( 2 \times 4A \) y por lo tanto pueden obtenerse mediante simples desplazamientos del multiplicando. \( 6A \) puede obtenerse sumando \( 2A \) y \( 4A \).

**Tabla #3: Múltiplos del Multiplicando para Barrido Suprepuesto de 3-bits.**

<table>
<thead>
<tr>
<th>( B_{n-1} )</th>
<th>( B_{n-2} )</th>
<th>( B_{n-3} )</th>
<th>Múltiplos a Sumar</th>
<th>Comentario</th>
</tr>
</thead>
<tbody>
<tr>
<td>0</td>
<td>0</td>
<td>0</td>
<td>0</td>
<td>Cadena de &quot;0s&quot;</td>
</tr>
<tr>
<td>0</td>
<td>0</td>
<td>0</td>
<td>2A</td>
<td>Fin de cadena de la</td>
</tr>
<tr>
<td></td>
<td>0</td>
<td>1</td>
<td>2A</td>
<td>1 aislado</td>
</tr>
<tr>
<td></td>
<td>0</td>
<td>1</td>
<td>4A</td>
<td>Fin de cadena de la</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>0</td>
<td>4A</td>
<td>1 aislado</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>0</td>
<td>6A</td>
<td>Fin de cadena de la</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>0</td>
<td>6A</td>
<td>1 aislado</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>1</td>
<td>8A</td>
<td>2 &quot;1s&quot; aislados</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>1</td>
<td>-8A</td>
<td>Fin de cadena de la,</td>
</tr>
<tr>
<td></td>
<td>0</td>
<td>0</td>
<td>-8A</td>
<td>Inicio de cadena</td>
</tr>
<tr>
<td></td>
<td>0</td>
<td>1</td>
<td>-6A</td>
<td>Inicio, fin de cadena</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>0</td>
<td>-6A</td>
<td>Inicio de cadena,</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>1</td>
<td>-4A</td>
<td>1 aislado</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>1</td>
<td>-4A</td>
<td>Inicio, fin de cadena</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>0</td>
<td>-4A</td>
<td>Inicio de cadena</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>0</td>
<td>-4A</td>
<td>Inicio, fin de cadena</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>1</td>
<td>-2A</td>
<td>Inicio de cadena</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>1</td>
<td>-2A</td>
<td>Inicio, fin de cadena</td>
</tr>
<tr>
<td></td>
<td>1</td>
<td>1</td>
<td>0</td>
<td>Cadena de &quot;1s&quot;</td>
</tr>
</tbody>
</table>

**ÁRBOLES SUMADORES**

Mayor paralelismo aún, puede añadirse al proceso de multiplicación, si se examinan simultáneamente más de un grupo de \( r \)-bits; en tal caso es necesario disponer de estructuras capaces de sumar mas de 3-bits a la vez.

Tales estructuras se conocen con el nombre de árboles sumadores y consisten de varios sumadores (SAC) arreglados en forma de Árbol con un sumador (SPG) en la raíz para sumar los vectores suma y carry provenientes del último sumador SAC.

Por ejemplo, si el número de grupos examinado simultáneamente es dos, puede tenerse la estructura que se muestra en la Fig. #1.

Debe mencionarse que la estructura presentada no es única; sin embargo, es la óptima desde el punto de vista de mínimo producto tiempo y área para el caso de multiplicadores de 64-bits (1).

![Diagagrama de un árbol sumador](attachment:image.png)

*Fig. #1. - Árbol Sumador para los grupos de r-bits.*

**JIEEE, Vol. 8, 1987**

- 124 -
GENERACION DE MÚLTIPLOS NEGATIVOS DEL MULTIPLICANDO

En el multiplicador desarrollado, no se ha analizado todavía el problema de la generación de los múltiplos negativos del multiplicando (-2A, -4A, -6A y -8A). Tales múltiplos se generan obteniendo el complemento de 2 de los correspondientes múltiplos positivos del multiplicando, utilizando la misma circuituera del árbol sumador.

En los árboles sumadores, los vectores del carry y de la suma de cada SAC se hallan definidos en un bit, por lo cual el bit menos significativo del carry siempre es cero. Llamémosle a este bit "0". Observése que un árbol sumador siempre tiene un número de huecos mayor o igual al número de entradas de datos, independientemente de la estructura del árbol. Por ejemplo, en la Fig. 1 se tienen cuatro bits para el vector del carry y dos bits para entrada de datos al árbol. Puede asumirse que entonces se tienen cuatro bits para entrada de datos. Cuando se requieren múltiplos negativos del multiplicando como entrada, se complementan los respectivos múltiplos positivos del multiplicando y se leen el hueco correspondiente con un "0". Es decir, se ha implementado la suma en complemento de 2.

ALgoritmo de multiplicación con barrido superpuesto de 3-bits

El análisis teórico de los procesos de multiplicación presentado es el fundamento del siguiente algoritmo de multiplicación con barrido superpuesto de 3-bits.

Paso 1: Generación de 2A, 4A y 8A mediante desplazamientos del multiplicando a la izquierda hacia sus posiciones correspondientes en las entradas del árbol sumador.

Paso 2: Generación de 6A, mediante la suma de 2A y 4A.

Paso 3: Si el bit menos significativo del multiplicador es igual a uno, alimentar el árbol sumador con el multiplicando complementado. En caso contrario alimentarlo con cero.

Paso 4: Barrer cada grupo de 2 bits y el bit menos significativo del siguiente grupo. Seleccionar los múltiplos del multiplicando necesarios de acuerdo con la Tabla 1.

Paso 5: Alimentar los múltiplos del multiplicando al árbol sumador. Repetir los pasos 4 y 5 hasta que se hayan barrido todos los bits del multiplicador.

ESTRATEGIA DE DISEÑO

Una vez desarrollado el algoritmo, es necesario encontrar la arquitectura más adecuada que permita implementarlo en silicio y debe definirse de manera clara la metodología de diseño a adoptarse.

La metodología jerárquica de diseño (Top-Down) de circuitos integrados permite al diseñador dividir el proceso de diseño en etapas organizadas jerárquicamente, de tal manera que el estudio puede concentrarse en los aspectos importantes de cada etapa sin tener que preocuparse de los detalles de implementación de las etapas inferiores. Esta metodología del diseño de circuitos integrados ha mostrado ser muy eficiente para el diseño de sistemas muy complejos y ha sido adoptada en la presente investigación.

SELECCION DEL PROCESO TECNOLOGICO

Las dimensiones del circuito integrado a diseñarse deben ser tales que pueda ser encapsulado utilizando tecnología normalizada. La Tabla 4 resume las especificaciones para encapsulados DIP de 40, 48 y 64 pines [2].

| Tabla 4: Area en Función de Número de Pines para DIP
<table>
<thead>
<tr>
<th></th>
<th></th>
<th></th>
</tr>
</thead>
<tbody>
<tr>
<td>Pines (#)</td>
<td>40</td>
<td>48</td>
</tr>
<tr>
<td>Area (mm²)</td>
<td>7</td>
<td>10.5</td>
</tr>
</tbody>
</table>

El ancho del multiplicador de 64-bits está determinado por el ancho del árbol sumador; en consecuencia, un estímulo de este parámetro será suficiente para determinar las dimensiones del multiplicador. Diseños preliminares de celdas SAC condujeron a los resultados que se resumen en la Tabla 5.

| Tabla 5: Estimado del Ancho del Multiplicador para Diferentes Tecnologías
<table>
<thead>
<tr>
<th></th>
<th></th>
<th></th>
<th></th>
</tr>
</thead>
<tbody>
<tr>
<td>Tecnología (um)</td>
<td>2.5</td>
<td>1.0</td>
<td>0.3</td>
</tr>
<tr>
<td>Ancho del chip</td>
<td>14.2</td>
<td>5.6</td>
<td>1.7</td>
</tr>
</tbody>
</table>

Las tecnologías de 2.5 um y 1.0 um son ampliamente utilizadas en la implementación de prototipos en VLSI. La tecnología de 0.3 um se halla al momento en la etapa de investigación. Estos tiempos conllevan el límite impuesto por la física de semiconductores [3].

La contraste entre las Tablas 4 y 5 y la consideración de que el multiplicador de 64-bits es factible de implementarse utilizando tecnología de 1.0 um y que puede ser encapsulado en un chip DIP de 40, 48 o 64 pines. Este resultado permite al multiplicador cumplir con los objetivos 1 y 2 planteados.

ESTUDIO DEL AMBIENTE DE TRABAJO DEL MULTIPLICADOR

La característica 3 del objetivo de diseño demanda que el multiplicador de 64-bits sea diseñado de manera tal que pueda ser conectado a un bus de sistema normalizado. Los señales de interferencia que el multiplicador debe tener para poder conectarse al bus del sistema están determinadas por el protocolo de intercambio de datos a través del bus de tal sistema. El número de pines en el multiplicador se determina por el número total de líneas que ingresan al sistema del multiplicador. Se considera el número de pines del multiplicador determina el tipo de encapsulado adecuado para el multiplicador.
El máximo ancho del bus de datos en los buses de sistemas disponibles comercialmente al momento era 32-bits. Los más populares de tales buses de 32-bits son: VME bus (IEEE P1014), Futurebus (IEEE P895.1), Multibus II (IEEE PXX), Nubus (IEEE Pyy) y Fastbus (ANGI/IEEE 680) [4].

Señales Necesarias de Entrada/Salida del Multiplicador:

Las características del proceso de interacción entre el multiplicador y un maestro BTD son las características de un dispositivo de entrada/salida típico. A continuación se resumen las señales que el multiplicador requiere para poseer tales características:

1.- 32 líneas (Do, ......, Dc) para transferencia de datos.
2.- Señales de lectura (R), escritura (W) y reconocimiento de transferencia de datos (DTACK#).
3.- Señales de pedido de interrupción (IRQ) y reconocimiento de interrupción (IACK#,: INAKREOUT#).
4.- Señal de indicación de que el multiplicador no está disponible (MFRSY).
5.- Señal de habilitación del multiplicador (CE).
6.- Señal de inicio de multiplicación (START).
7.- Líneas de alimentación (Vdd, GND).
8.- Dos líneas de dirección.

El número total de pines que requiere el multiplicador es 45 y en consecuencia puede ser encapsulado en un paquete normalizado BIP de 48 pines.

Configuración de los Registros Internos del Multiplicador:

Para un maestro BTD, el multiplicador no será más que una colección de registros que pueden ser accedidos ya sea como localidades de memoria, o como púlpitos de entrada/salida.

La Fig. 2 muestra la configuración de los registros internos del multiplicador, desde el punto de vista de un maestro BTD.

<table>
<thead>
<tr>
<th>Ao</th>
<th>32 bits menos significativos del multiplicando</th>
</tr>
</thead>
<tbody>
<tr>
<td>A1</td>
<td>32 bits más significativos del multiplicando</td>
</tr>
<tr>
<td>Bo</td>
<td>32 bits menos significativos del multiplicador</td>
</tr>
<tr>
<td>B1</td>
<td>32 bits más significativos del multiplicador</td>
</tr>
<tr>
<td>Po</td>
<td>32 bits menos significativos del producto</td>
</tr>
<tr>
<td>P1</td>
<td>32 bits más significativos del producto</td>
</tr>
<tr>
<td>P2</td>
<td>32 bits menos significativos del producto</td>
</tr>
<tr>
<td>P3</td>
<td>32 bits más significativos del producto</td>
</tr>
</tbody>
</table>

El Table 6 muestra la manera como el BTD selecciona cada uno de los registros del multiplicador para leer o escribir datos.

| Tabla 6: Selección de Registros del Multiplicador. |
|---|---|---|
| \(C_{S} \), \(R \), \(W \), \(G_{C} \) | BUS | COMENTARIO |
| 1 | X | X | X | X | Z | Multiplicador desconectado del bus |
| 0 | 1 | 0 | 0 | 0 | P0 | Lea bloque menos significativo del producto P. |
| 0 | 1 | 0 | 0 | 1 | P1 |
| 0 | 1 | 0 | 1 | 0 | P2 |
| 0 | 1 | 0 | 1 | 1 | P3 | Lea bloque más significativo del producto P. |
| 0 | 0 | 1 | 0 | 0 | A0 | Escribe bloque menos significativo del multiplicando A. |
| 0 | 0 | 1 | 0 | 1 | A1 |
| 0 | 0 | 1 | 1 | 0 | B0 | Escribe bloque menos significativo del multiplicador B. |
| 0 | 0 | 1 | 1 | 1 | B1 | Escribe bloque más significativo del multiplicador B. |

- 126 -

JIEE, Vol. 8, 1987
El área dentro de la línea de puntos constituye la sección aritmética y al momento se trabaja en su implementación.

SPC-AUX es un sumador auxiliar para la generación de 6A.

El bloque de control ha sido subdividido en dos secciones: la sección de control de interfaz y la sección de control aritmético. Las funciones de cada una de estas secciones se explica en detalle en los párrafos siguientes.

Fig. #3.- Arquitectura para Multiplicador de 64-bits.
Sección de Control de Interfaz

La sección de control de interfaz es responsable por las siguientes funciones:

1. Determinar el momento en que el multiplicador ha sido seleccionado de acuerdo con las líneas de habilitación (CS) y dirección.

2. Poner el dato en el bus del sistema (operación de lectura) y activar la señal de reconocimiento de transferencia de datos (DTACK#).

3. Retener el dato proveniente del bus del sistema (operación de escritura) y activar la señal de reconocimiento de transferencia de datos (DTACK#).

4. Una vez que recibe la indicación, proveniente de la sección de control aritmético, de que el producto se halla listo, debe activar la señal de pedido de interrupción (TIRQ).

5. Retener la señal de reconocimiento de la interrupción (IACKIN#) y desactivar (IACKOUT#).

6. Activar la señal de que el multiplicador no se halla disponible (NPRBSY) de acuerdo con la señal de inicio de multiplicación (START) y la indicación proveniente de la sección de control aritmético.

7. Indicar a la sección de control aritmético el momento de iniciar la multiplicación.

La sección de control aritmético es responsable por las siguientes funciones:

1. Iniciar el proceso de multiplicación, una vez que recibe la indicación para hacerlo desde la sección de control de interfaz.

2. Activar las señales de control para llevar a cabo la multiplicación.

3. Indicar a la sección de control de interfaz el momento en que el producto se halla listo.

DISEÑO DE REDES LOGICAS

La etapa siguiente en el proceso de diseño es la implementación detallada de cada uno de los bloques definidos en la arquitectura del multiplicador de 64-bits mostrados en la Fig. #3.

A continuación se presenta, tan solo, el diseño de la sección de control aritmético, pues ésta constituye la parte medular de la arquitectura diseñada.

Diseño de la sección de control aritmético

El multiplicador utiliza los conceptos de paralelismo y superpuestos de pipelining. El pipeline diseñado es del tipo unifuncional, estático y escalar.

El pipelining se lleva a cabo subdividiendo las tareas de multiplicación en una secuencia de subtareas, cada una de las cuales es ejecutada por una etapa de hardware especializada que opera concurrentemente con las otras etapas en el pipeline.

El diseño de la sección de control aritmético requiere de una definición clara de cada una de las subetapas del pipeline, pues su función es generar las señales de control para cada una de ellas.

Definición de las etapas de hardware del pipeline

La Tabla #7 muestra las etapas de hardware del pipeline, las subetapas que las conforman y las funciones que las etapas realizan.

<table>
<thead>
<tr>
<th>Subetapas de Hardware</th>
<th>Función</th>
</tr>
</thead>
<tbody>
<tr>
<td>S1</td>
<td>Red de enrutamiento</td>
</tr>
<tr>
<td>S2</td>
<td>Multiplexers 2 a 1</td>
</tr>
<tr>
<td>S3</td>
<td>Multiplexers 11 a 1</td>
</tr>
<tr>
<td>S4</td>
<td>Par inversor</td>
</tr>
<tr>
<td>S5</td>
<td>SAC</td>
</tr>
<tr>
<td>S6</td>
<td>SAC</td>
</tr>
<tr>
<td>e</td>
<td>SAC</td>
</tr>
<tr>
<td>S9</td>
<td>SPC-PRINCIPAL</td>
</tr>
</tbody>
</table>

Tabla #7: Etapas de Hardware del Pipeline
La Tabla 8 es la tabla de reserva para el pipeline del multiplicador. Las filas: $S_1, S_2, \ldots, S_{10}$ corresponden a las 10 etapas del pipeline y las columnas: $t_1, t_2, \ldots, t_{10}$ a 10 unidades de tiempo. El número total de unidades de tiempo constituye el "tiempo de multiplicación".

Una X marcada en la celda $(i, j)$ de la tabla indica que la etapa $S_i$ será utilizada en la unidad de tiempo $j$.

<table>
<thead>
<tr>
<th>UNIDAD DE TIEMPO</th>
</tr>
</thead>
<tbody>
<tr>
<td>FRENTE</td>
</tr>
<tr>
<td>-------------------</td>
</tr>
<tr>
<td>GENERACIÓN 6A</td>
</tr>
<tr>
<td>BARRIDO DE B</td>
</tr>
<tr>
<td>SELECCIÓN DE A</td>
</tr>
<tr>
<td>1ER NIVEL SAC</td>
</tr>
<tr>
<td>2DO NIVEL SAC</td>
</tr>
<tr>
<td>3ER NIVEL SAC</td>
</tr>
<tr>
<td>PRINCIPAL</td>
</tr>
</tbody>
</table>

Del análisis de la tabla de reserva se pueden obtener las siguientes conclusiones:

1. Una vez que se llena el pipeline, con cada unidad de tiempo se obtienen seis bits del vector del carry y seis bits del vector sum.

2. El barrido del multiplicador B se realiza un ciclo de reloj en adelante a la selección de los múltiplos del multiplicando A correspondientes, de tal manera que la información pertinente se halle disponible al inicio de esta función. La información obtenida debe preservarse para la ejecución del primero, segundo y tercer niveles del árbol sustractor. En consecuencia, se requieren cuatro retenedores para almacenar la misma información en instantes de tiempo distintos.

3. La sección de control aritmético no es más que un contador especial en módulo 10. Cada una de las unidades de tiempo de la tabla de reserva corresponde a un estado distinto del contador.

**PLAN DE FÍSICO DEL CHIP**

El multiplicador de 64-bits diseñado utiliza los principios de pipelining; por lo tanto, hay un flujo de datos que atraviesa una serie de etapas desde la entrada hacia la salida del chip. Consecuencia de esto es que los bloques funcionales de cada una de estas etapas del pipeline pueden ser situados uno a continuación de otro, manteniendo una relación espacio-tiempo unidimensional.

La Fig. #4 muestra el arreglo de los sub-sistemas principales. Los buses que llevan el flujo de datos corren horizontalmente, en el nivel de difusión, a través de dátos bloques funcionales. Las principales líneas de control corren verticalmente a través de estos bloques, en el nivel de metal. Las líneas de alimentación, tierra y reloj corren en paralelo a las líneas de control.

Los drivers tres-estados y los pares constantes en el "marco" del multiplicador de 64-bits se hallan situados en la periferia del chip.

La circuitería del "marco" es responsable del interfaz al bus de 32-bits del sistema.

**DISEÑO DEL LAYOUT**

La mayoría de las celdas básicas requeridas para la implementación de los circuitos de la sección de control mostrada en la Fig. #4 se encuentran en la "Biblioteca Stanford" instalada en SCALDSys tem y pueden utilizarse tal como están diseñadas o pueden ser ajustadas a las necesidades del diseño.

Una estructura clave que no se halla en la "Biblioteca Stanford" es el "multiplexer" y debió ser investigado y desarrollado; sin embargo, por motivos de extensión no se incluyeron en el presente trabajo los resultados obtenidos [5].

La sección de control aritmética fue implementada en base a un PLA, cuyo layout fue generado, utilizando software desarrollado localmente en "Ohio University" [5] y software desarrollado por UW/NM VLSI Consortium [7]. El resultado se muestra en la Fig. #5.
Fig. #4. - Plan de Piso del Multiplicador de 64-bit.

Fig. #5. - Layout del PLA de la Sección de Control Aritmético.
CONCLUSIONES

El presente trabajo de investigación ha abarcado todos los campos desde el desarrollo del algoritmo hasta el diseño del layout de un multiplicador de 64-bits, utilizando la técnica de barrido superpuesto de 3-bits.

Este trabajo ha demostrado que para realizar diseños eficientes en VLSI, todavía es necesario un conocimiento profundo en todos los niveles de la jerarquía de diseño. Es necesaria mayor investigación en el campo de "compiladores de silicio" de tal manera que el diseñador de sistemas pueda concentrarse en su campo específico sin tener que preocuparse de los detalles festivos de la implementación del layout [8].

El autor ha hecho uso intenso de paquetes de software para diseño VLSI disponibles en el Departamento de Ingeniería Electrónica y Computación de Ohio University, tales como utilitarios para generación automática de layout, scripts desarrollados localmente en Ohio University, Biblioteca Stanford y SCALDSystem [9], [10].

Evaluación del Diseño.

Para determinar el grado de éxito alcanzado por el diseño es necesario revisar los objetivos de diseño.

El objetivo 1 ha sido alcanzado plenamente, pues el proceso de fabricación nMOS depletion-load con contactos butting y $A = 1$ um es ampliamente utilizado.

El objetivo 2 ha sido plenamente alcanzado ya que el número de pines que el multiplicador de 64-bits necesita es 45. Por lo tanto, el chip puede ser encapsulado en un DIP de 48 pines.

Finalmente, el objetivo 3 ha sido también plenamente alcanzado pues el multiplicador de 64-bits incluye la circuitería necesaria para conectarlo a un bus de sistema normalizado de 32-bits.

Trabajo Futuro.

En el futuro, tendrá que concluirse el diseño del layout de la sección aritmética y luego las secciones de control y aritmética tendrán que ser integradas en una unidad uniforme coherente.

Finalmente, el archivo CIF del multiplicador de 64-bits deberá enviarse para su fabricación y entonces deberá ingresarse en la fase de pruebas y correcciones del multiplicador de 64-bits diseñado.
ANEXOS

GLOSARIO DE TERMINOS

Bn = Multiplicando.
Bn = Multiplicador.
SAC = Sumador con acumulación de carry.
SPC = Sumador con propagación de carry.
k = Número de "la" consecutivos en una cadena.
r = Número de bit a barrer en cada grupo.
BTB = Bus para transferencia de datos.
DTACK# = Data Transfer Acknowledge.
IRQ = Interrupt Request.
IACKIN# = Interrupt Acknowledge In.
IACKOUT# = Interrupt Acknowledge Out.
MPSR# = Multiplier Busy.
CS = Chip Select.
Vss, GND = Alimentación eléctrica.
Ci = Líneas de direccionamiento.
ROUTSEL = Red de enrollamiento y selección de los multiplicadores del multiplicando A.

REFERENCIAS


- 132 -

BIOGRAFIA


IEEE, Vol. 8, 1987