

MEDIDOR DE INTERVALOS PERIODICOS  
POR MEDIO  
PROMEDIACIONAL DE VARIAS MEDIDAS

ESCUELA POLITECNICA NACIONAL

FACULTAD DE INGENIERIA ELECTRICA

Especialidad de Electronica y Telecomunicación

MEDIDOR DE INTERVALOS PERIODICOS

POR MEDIO

PROMEDIACIONAL DE VARIAS MEDIDAS

Tesis previa a la obtención  
del título de Ingeniero.

LUIS ENRIQUE BARAJAS SANCHEZ

Mayo, 1973

QUITO - ECUADOR

## A G R A D E C I M I E N T O

A la ESCUELA POLITECNICA NACIONAL, que me admitió en sus claustros, permitiéndome adquirir un conocimiento vasto y profundo, de una rama propicia para el desarrollo de nuestra Nación.

A todo el Personal Docente, que colaboró mancomunadamente para que en cinco años de estudio y trabajo constante, culmine mi especialización.

Al Ing. Herb Jacobson, que con su asesoría técnica y ayuda moral, permitió salir avante en la primera prueba de responsabilidad para mi profesión; así como también al Dr. Daniel Baulier por su propicia colaboración y asesoría en el trabajo que laboro siendo éste el producto.

A mis padres y familia toda por su abnegación y paciencia.

A Mi Madre

ROSA SANCHEZ DE BARAJAS

Certifico que éste trabajo ha sido realizado en su totalidad por el Sr. Luis E. Barajas Sanchez.

Herbert Jacobson

Ing. Herbert Jacobson  
DIRECTOR DE TESIS

"NON ENIM PARANDA NUBIS SULUM-  
SED FRUENDA SERIENTE EST"

Porque no basta alcanzar la sa-  
biduría, es preciso saber usar  
de ella.

Cicerón

## I N T R O D U C C I O N

Todos somos concientes que la electrónica moderna, ha -- contribuido poderosamente a transformar nuestro mundo. Basta con citar dos ejemplos, entre miles - ni los vuelos espaciales ni la televisión, como un sinnúmero de adelantos en otras ciencias se hubieran logrado.

Es el uso de los semiconductores ( diodos, transistores, tiristores, etc. ) lo que más ha hecho avanzar la electrónica a pasos agigantados. Al codearse con nuevas ciencias por la versatilidad que se le va dando, ya que no sólo se ha conformado en aplicar sus fenómenos netamente eléctricos, sino - busca el enlace con otras ramas de la Física, por ejemplo con la mecánica, la acústica, la óptica y principalmente la Química, al introducirse con el principio de los semi-conductores . Todo ésto con la finalidad de darle al hombre mucha más facilidad y maniobrabilidad que exige el desarrollo actual.

Si existiera un elemento electrónico sencillo y fiable - del tipo denario, o sea, que tenga diez estados electrónicos - estables y reproducibles, se los utilizará ampliamente para - construir contadores y calculadores electrónicos, ya que estamos acostumbrados a contar unidades, o a hacer cálculos aritméticos en el sistema decimal, basado originalmente en nuestros diez dedos, por eso se habla de sistemas digitales.

Efectivamente han existido, y se han usado ampliamente - dispositivos denarios electrónicos que permiten contar en esa forma, más no se ha logrado imponer por su complejidad.

Por ésta razón y muchas más, la electrónica se ha retirado completamente de perfeccionarla, apareciendo nuevamente la teoría de el álgebra "lógica" o "booleana". Por lo cual al

construirse contadores o dispositivos de cálculo, se pasa al sistema numérico dual, basado en la potencia 2 y usando sólo la cifra "0" y "1".

Al desviarnos un poco de la finalidad propuesta, es con el objeto de determinar la facilidad de hoy día para la electrónica el sistema binario, al reducirse todo éste principio a conmutadores electrónicos, considerando un estado abierto ( representando ésto la cifra "0" ) y otro cerrado ( correspondiendo ésto a la cifra binaria "1" ), sin existir estado intermedio.

Con éste principio se puede escoger al libre alvedrio su programa, para cualquier sistema, ya sea para dar o cortar una corriente eléctrica, y con ésta se puede producir a anular un voltaje, encender o apagar una luz, etc.

Estos sistemas de conmutación electrónica, o técnica digital se logra por una serie de elementos que se los ha llamado circuitos lógicos y serían tan grandes las cantidades de transistores, diodos, resistencias..... etc., que ya no se ría racional usar elementos discretos, instalados uno por uno en serie. Esto obliga a la aparición de los circuitos integrados ( abreviado CI o integrated circuit. ), sin ésta técnica hoy día ya nadie construiría circuitos digitales de gran envergadura.


Al ser ya innumerables los diseños, no sólo para la aplicación de técnica digital sino en otros tipos de circuitos electrónicos que se pueden conseguir en circuitos integrados, con su gran ventaja de consumo mínimo de energía y tamaño pequeño, obliga al ingeniero electrónico a crear sus diseños, valiéndose de una sólo técnica, pero de múltiples aplicaciones , en su mayor parte.

Un sólo equipo puede combinar las técnicas de conmutación



o sea la técnica digital, con técnicas analógicas para el conteo de intervalos y un circuito estabilizador de amplitud de voltaje, para finalmente exhibir sus resultados en un tablero de display luminoso. Este es el caso, por ejemplo de un "medidor digital de intervalos periódicos por medio promediación de varias medidas", representado en la fotografía,

Fig. ( 1 - 1 ).



## I N D I C E

	Pag.
INTRODUCCION	I
CAPITULO I	
DESCRIPCION DEL MEDIDOR	
1-A Descripción del Aparato	1
1-A1 Panel de Control	2
1-B Descripción del Proceso de Medida	3
CAPITULO II	
VISION GENERAL DE LAS MEDICIONES	
2-A Tipos de Señales Periódicas	7
2-B Principio de Medición	10
2-C Cálculo Teórico de los Errores de Medida	14
C1 Error Aleatorio por un período	15
C2 Error Promedio	17
CAPITULO III	
DISEÑO LOGICO DEL SISTEMA	
3 1°Rango de Medición	25
2°Amplitud de Señales	25
3°Tipos de Señales	25
3-A Circuitos de Entrada	26
3-B Sistema Convertidor a dos niveles o Comparador	30
B1 Protección de los Circuitos Integrados	30
B2 Sistema Disparador	31

B3	Amplificador Diferencial	32
3-C	Sistema de Conteo	39
3-D	Sistema de Sincronización	42

## CAPITULO IV

## DISEÑO ELECTRONICO Y CONSTRUCCION

4-A	Atenuador de Entrada	45
A1	Resistencia de Paso	46
A2	Efectos de Frecuencia	47
A3	Selector de Atenuación	49
A4	Diodos de Retención	49
4-B	Amplificador Operacional	51
B1	Mejora en Respuesta de Salida del A.O	53
B2	Tensión de Desajuste o Voltaje Offset	56
B4	Ganancia de Amplitud por Realimentación	56
B5	Medidor de Amplitud	57
B6	Protección del Comparador	58
44-C	Sistema Cuadrador o Comparador de Voltaje	60
C1	Fuente de + 12 volts y - 6 volts.	63
C2	Realimentación Positiva	64
4-D	Sistema de Conteo	68
D1	Oscilador de Cristal	68
D2	Conversor de Pulsos	73
D3	Contadores Digitales	73
a)	Compuertas NAND	74
b)	Compuertas AND	75
c)	Elementos Biestables	75
R - S		76
J - K ( MASTER - SLAVE -		76

	Contadores binarios	78
	Contadores Decimales	79
4-F	Sistema de Sincronización y Disparo	83
4-G	Medidor de Señales Periódicas	86
4-H	Forma de Lectura	91
4-I	Fuente de Alimentación	96
I1	Transformador de Acoplamiento	96
I2	Rectificador de Onda	97
I3	Filtros	98
I4	Estabilizador	99

## CAPITULO V

ERRORES DE LA MEDICION Y EVALUACION

5-A	Error a entrada de la Señal.	108
5-B	Error Sistemático del Sistema	109
5-C	Error Aleatorio	112

REFERENCIAS	115
MANUALES Y CATALOGOS	116
CARACTERISTICAS DE COMPONENTES	117

## LAMINAS DE CIRCUITOS Y ESQUEMAS

Fig.		Pág.
(1 - 2a )	Panel de Control Frontal	2
( 1 - 2b)	Panel de Control Posterior	2
(1 - 3 )	Diagrama Bloque del Sistema a diseñarse	4
( 1 - 4 )	Distribución Interna de Circuitos	6
( 2 - 7 )	Líneas aproximadas de ganancia en exactitud en función del rango de medida.	24
( 3 - 9 )	Diagrama bloque del sistema de Sincronización	43
( 4 - 3 )	Atenuador y Selector	48
( 4 - 7 )	Circuito para mejorar la respuesta de salida del A. O.	55
( 4 - 17)	Circuito completo de entrada y cuadrador	67
( 4 - 22)	Oscilador de 1 MHz	72
( 4 - 34)	Disposición bloque circuitos digitales para el conteo.	88
( 4 - 35)	Conexiones de los circuitos integrados	89
( 4 - 45)	Diagrama total de la fuente estabilizada	106

## FOTOGRAFÍAS

( 1 - 1 )	Medidor de Intervalos Periódicos	IV
( 4 - 17)	Disposición de elementos para entrada y cuadrador.	67
( 4 - 22)	Disposición de elementos del oscilador	72
( 4 - 35)	Disposición de Circuitos digitales	90
( 4 - 46)	Disposición de la Fuente estabilizada	107

## C A P I T U L O   I

### DESCRIPCION DEL MEDIDOR

La tesis propuesta, fue sugerida por el Ing. Mauricio Vega, y apreciando la utilidad inmediata que se le puede dar en el laboratorio de Electrónica, se ha tratado de darle la mayor aplicación posible.


#### 1-A Descripción del Aparato.

El aparato mide la duración de un ciclo completo o a elección del operador, la parte positiva de un ciclo de la señal de entrada, y en el caso de tratarse de señales de Frecuencia relativamente elevadas, con el fin de disminuir algunos de los errores propios del sistema de medir tiempos por conteo de impulsos, se efectuará un promedio de 10 - 100 O 1000 ciclos de la señal, debiendo por lo tanto e importante para las mediciones, que sea periódica la señal.


El medidor de señales periódicas, pueden responder con un error aceptable para intervalos desde 10 segunds hasta 1,66 micro-segundos por ciclo ( .1 a 600 Kilo Hertz)

Para darle un conocimiento más directo al lector respecto al equipo, abordaré en primera instancia la distribución -

# MEDIDOR DIGITAL DE SEÑALES PERIODICAS



(a) VISTA FRONTAL



(b) VISTA POSTERIOR

FIG. (1-2).



del panel frontal.

1-A1 Panel de Control.

Tiene como accesorios para el operador:

- El interruptor que permite encender todo el equipo, acoplado a una lámpara que indicará la salida del voltaje continuo teniendo un fusible protector a la línea.
- Un medidor de amplitud, acoplado al selector de atenuación y un control de ganancia fina, para establecer una amplitud de entrada apropiada para el comparador que constituye la entrada a los circuitos contadores. La entrada de la señal puede efectuarse en línea abierta o coaxial.
- Un selector para rangos de tiempo, yendo en aumento, por 10 desde .1 micro-segundo/ciclo hasta 10 segundos/ciclo, cómo otro para escoger si queremos una medición completa de solamente la parte positiva de un ciclo.
- El indicador numérico de lectura utilizando indicadores de cuerpo 6 x 3.5 milímetros, que son de buena visibilidad. El punto indicará cantidades de unidades que deberán ser multiplicados con el valor del selector de períodos.
- Dos pulsadores, siendo uno para dar el momento de inicio del conteo y el otro permitirá encender todos los contadores para comenzar otra medida.

Fig. ( 1- 2a ) muestra una distribución total.

A más de cumplir la finalidad propuesta fue necesario diseñar y construir una fuente de rectificación lo más estable - que exigen los circuitos integrados de + 15v , - 15v y + 5 volts. De voltaje continuo ( D.C. ) , con el deseo de darle una mayor utilidad, ésto es que pueda ser aplicado en el Laboratorio.

como fuente, por medio de interruptores ( switch ) separamos - la alimentación al medidor, dando salida a los terminales en la parte posterior del aparato, con una corriente máxima de 500 miliamperios para  $\pm 15\text{v Dc}$  y 1 amperio para  $+ 5 \text{vDC}$ .

La Fig. ( 1 - 2b ) muestra su parte posterior del aparato, teniendo el fusible de protección a la entrada y los terminales de salida de la fuente, son sus respectivos interruptores.

### 1-B2 Descripción del Proceso de Medida.

El principio basado para las mediciones, fue la de convertir la señal a medirse a dos niveles exigidos para proceso digital, ésto es, al ciclo a medirse cambie de estado "0" a "1", manteniéndose hasta que cumpla su período y regrese a "0"

Esta señal permitirá activar un sistema de compuertas que cierren en el momento de pasar la señal, dando paso a una sucesión de pulsos cuya frecuencia se deriva de un oscilador estable a cristal de cuarzo, se tomará como unidad base de medida, al contarse por contadores decimales con código binario ( B.C. D. o binary coded. decimal ), yendo directamente a un indicador numérico de diodos luminiscentes, por medio de un decodificador.

Al término del período, se abre la compuerta impidiendo , que sigan pasando más pulsos de medida a los contadores, pero el indicador mantendrá su más alta numeración alcanzada hasta cuando se encere o siga contando más pulsos.

Para frecuencias altas, la duración de un ciclo de pocos micro-segundos y por eso una variación de un pulso en el conteo daría un error de algunos números por ciento ( Ejemplo: un error puede ser reducido a un error pequeño, contando la duración de 10, 100 o 1.000 ciclos de la frecuencia a medirse.

Este proceso se efectuará, saltandose un ciclo de señal, donde no contaría hasta cumplir el promedio.

Lográndose a su vez disminuir el error en una proporción inversa al número de promedios, para compensar errores propios del equipo.

Un diagrama bloque de la distribución nos permitirá aclarar el sistema.





Fig. ( 1 - 3 ) Diagrama bloque del sistema a diseñarse.

La lectura o indicadores de medición, constan de cuatro dígitos decimales, siendo bastante su rango.

Otra de las aplicaciones dadas al aparato aprovechando -

el servicio que daba un oscilador de 1 Mega-Hertz para la unidad de medida, se previó una salida del aparato sin que men- gue el servicio del medidor, con una impedancia mínima de car- ga de 300 ohmios y su amplitud 5 volts. pico a pico.

Todos éstos circuitos, acoplados convenientemente al cha- sis del aparato, tienen según la Fig. ( 1 - 4 ) ésta distribu- ción.



VISTA SUPERIOR

DISPOSICION DEL CHASIS

FIG. 1-4

## C A P I T U L O    I I

### VISION GENERAL DE LAS MEDICIONES

Al tratarse de un aparato de medida, esbozaremos en primer término un estudio relativamente profundo de los tipos de señales y luego, previo el diseño interesa conocer los posibles errores propios del aparato, principalmente conociendo su finalidad.

#### 2-A    Tipos de Señales Periódicas.

Al referirnos en forma general a señales periódicas a medirse, enfocamos a diversa gama de señales sean éstas sinusoidales, cuadrada, triangulares....., como también la parte positiva a intervalos de tiempo constante.

La versatilidad del aparato, logra medir el período de todo tipo de señales. En forma general suma la duración de varios de los mismos períodos sacando un promedio.

La señal a tratarse es atenuada o amplificada a un nivel conveniente y luego pasado a un comparador cuya salida es de aproximadamente 3 voltios positivo, para cualquier entrada positiva de más de unos pocos milivoltios.

Para cualquier entrada negativa a la salida del comparador es negativo con un décimo de voltio, ( 0 a - .5 volts) éstos dos niveles son apropiados para los circuitos digitales, que hacen el conteo de los intervalos de tiempo.

Puede responder el aparato, desde una amplitud de 400 volts. hasta .8 volts.




Fig. ( 2 - 1 ) Ejemplo de señales a tratarse convertidas a señal propia del aparato.

La medida de un determinado período puede ser sujeto a errores. De los errores dependientes de factores allegados al proceso de conteo, los principales serían:

- Error del comparador de voltaje a dos niveles binarios.
- Error por cuantización del período
- Error aleatorio de iniciación y finalización de un período.
- Error diferencial de comienzo y finalización del conteo.
- Error sistemático por frecuencia de reloj.




Fig. ( 2 - 2 ) Aproximación de forma de medición a efectuarse.

Tomando en cuenta las variaciones por errores, que intervienen podremos agruparlos en ésta forma:




Fig. ( 2 - 3 ) Errores de medición.



La discusión posterior trata de un cálculo aproximado - del error diferencial y sistemático, en el último capítulo tra taremos los dos restantes.

## 2-B Principio de Medición.

Teniendo la señal a tratarse a dos niveles, la medición - del período será efectuada por un reloj muy preciso de señales cuadradas, cuya frecuencia es muy estable. Considerando en - tiempo la relación del período a medirse y período del reloj, tendremos:

$$T \gg t \quad (2-1)$$

$T$  = tiempo en segundos del período de la señal.

$t$  = tiempo en segundos del período de la frecuen cia del reloj  $f_c$ , siendo por lo tanto:

$$t = \frac{1}{f_c} \quad (2-2)$$

El contador debe contar el número de períodos de reloj - comprendidos en el período a medirse, así:




Fig. ( 2 - 4 ) Período a medirse  $T$  , con el número  $n_0$  de períodos de reloj a frecuencia  $f_c$ .

$$\begin{aligned}
 T &= n_0 \cdot t \\
 &= \frac{n_0}{f_c} \qquad ( 2 - 3 ) \\
 n_0 &= \text{número de períodos de reloj.}
 \end{aligned}$$

Para tener una lectura directa de los ciclos por segundo aconsejables será necesario que  $f_c$  sea una frecuencia decimal, por ejemplo 1 MHz, 100 MHz, 10 MHz. y el corrimiento del punto decimal nos dará la lectura real directamente en microsegundos o milisegundos.

El contador debe trabajar en función de la entrada, permitiendo por medio de compuertas que cierren y abran en el período  $T$  , surgiendo el problema a tratarse en éste capítulo.

Notaremos que la frecuencia del reloj, y la señal de entrada son totalmente independientes, dando lugar a un posible error de  $\pm 1$  período de reloj, porque el tiempo de iniciación del conteo y finalización son completamente aleatorios. La Fig. ( 2 - 5 ) muestra las variantes que pueden surgir.




Fig. ( 2 - 5 ) Error introducido en el conteo de pulsos.

En la figura es notorio que existe una diferencia de un pulso en el conteo. Considerando que:

- El período a medirse es constante
- Frecuencia del reloj muy estable y
- El defasamiento introducido por los elementos constante.

Podemos disminuir el porcentaje de tiempo aleatorio o mi nimizar el error de lectura por uno de los métodos posibles:

- 1° Aumentar la frecuencia del reloj
- 2° Efectuar varias medidas sucesivas del período y promediarlas.

#### 2-B1 Aumentar la Frecuencia del Reloj.

Un cuadro posible, con un error de lectura de  $\pm 0,05\%$  para un buen rango de períodos a medirse, variando la frecuencia para mantener constante  $N_0$  al ser los cuatro dígitos de lectura:

$T$ seg/ciclo	$N_0$	$f_c$ cicl/seg.
$10$	$10^4$	1 Kc
1	"	10 Kc
$10^{-1}$	"	100 Kc
$10^{-2}$	"	1.000 Kc = 1 Mc

Podemos tomar como base, la frecuencia más alta, luego bajarlas por divisores de frecuencia al rango expuesto en la tabla para  $f_c$ . Notaremos si deseamos tener un gran rango de mediciones (  $10$  a  $10^{-3}$  seg/ciclo ), sería necesario una frecuencia de base 10 MHz ( Mega-Hertz ) dando problemas a los con-

tadores y cableado.

Aconsejable también hubiera sido , el tener contadores de varios dígitos decimales si no queremos bajar la frecuencia con divisores, pero debemos limitarnos a lo existente en el laboratorio. Diseñando para cuatro dígitos decimales, podría ampliarse sin mayor problema.

Luego el segundo método resolvería el problema de medir períodos cortos ( frecuencias altas ) siendo además solución adoptada en éste trabajo.

## 2-B2 Efectuar Varias Medidas Sucesivas Del Período y Promediarlas.

Al efectuar repetidamente la medida de un período resulta distintos números de períodos  $N_0$  o  $N_0 + 1$  independientemente.

En general todos los errores debido a defectos del instrumento los llamaremos sistemáticos y pueden ser corregidos o calculados con aparatos patrones de medida.

Pero aún hechas éstas correcciones subsisten unos conteos por defecto y otros por exceso, siendo éstos errores tan complejos que no es posible controlar pero si se puede calcular a proximadamente, llamarémosles accidentales o aleatorias.

Al efectuar numerosas observaciones comprobaremos que:

- a) Para un número de observaciones constantes, los errores, en porcentaje son tanto más grandes, cuanto más se reduce el período.
- b) A un período constante, su promedio de error está en proporción la raíz inversa al crecer el número de observaciones.

2-C Cálculo Teórico de los Errores de Medida.

El proceso a seguir es efectuar  $N$  mediciones sencillas diferentes y promediarlas, luego en cada medición tendríamos  $n_{ow}$  pulsos acumulados de reloj. El número total  $n$  de pulsos acumulados en  $N$  períodos, será:

$$n = \sum_{w=1}^N n_{ow} \quad (2-4)$$

La diferencia de cualquiera de las mediciones sencillas será menor o a lo más igual a 1.

$$u_{ox} - u_{oy} \leq 1$$

Considerando la ecuación (2-3)  $T' = n_o \cdot t$

Para una medición sencilla, más al efectuar el promedio  $N$  tendremos un total  $n$  pulsos de reloj acumulado, luego:

$$NT' = n \cdot t \quad \text{con ecuación (2-3)}$$

$$NT' = \sum_{w=1}^N n_{ow} \cdot t$$

$$T' = \frac{1}{N} \sum_{w=1}^N n_{ow} \cdot t \quad (2-5)$$

$$T' = \frac{1}{N} \sum_{w=1}^N n_{ow} \cdot \frac{1}{f_c} \quad (2-6)$$

Ecuación general del período a medirse en función del promedio de mediciones sencillas, por el número de períodos de reloj en una medición sencilla a frecuencia de reloj  $f_c$ .

Un cuadro posible para un buen rango de medición considerando como frecuencia de base 1 Mc. para luego bajarlo por divisores de 100 Kc, 10 Kc y 1 Kc. con una lectura directa permitida para 4 bits ó dígitos, ó sea  $10^4$ , y un error cuadrático máximo de  $\pm 0,159\%$ .

SEÑAL	PROMED.		FREC. RELOJ
$T$ seg./ciclo	N	$\frac{n}{N} = n_0$	$f_c$
10	1	10.000	1 Kc
1	10	1.000	1 Kc
$10^{-1}$	100	100	1 Kc
$10^{-2}$	100	100	10 Kc
$10^{-3}$	100	100	100 Kc
$10^{-4}$	100	100	1 Mc
$10^{-5}$	1.000	10	1 Mc

Tabla ( T - 2 ) Cuadro general de rango de mediciones posibles.

Siendo de gran interés conocer el rango de error admisible para un contador de frecuencia y mucho más al ser por promedio de medidas, lo dividiremos en dos partes siendo éstas:

- 1° Error aleatorio por período
- 2° Error por promedio

#### 2-01 Error Aleatorio por un período.

Considerando un período de la señal según Fig. ( 2 - 5 ) donde al tomar un intervalo de período aleatorio de reloj, decíamos en forma aproximada, era igual a la ecuación ( 2 - 3 ), más considerando un error promedio tendríamos:

$$T = n_0 \cdot t + \Delta x \cdot t \quad ( 2 - 7 )$$

Donde  $\Delta X$  representa el error aleatorio no contado por los contadores ya que éstos responden o cuentan, solamente cuando la señal baja de nivel o cambia de 1 lógico a 0 lógico.

De la Fig. ( 2 - 5 ) las dos posibilidades de conteo en un período, son definidos por:

$$T = n_o . t$$

$$T = (n_o + 1) . t$$

Al efectuar el promedio de varias medidas por período, llegaremos a la demostración de ésta incertidumbre  $\Delta X$ .

Para un estudio bastante aproximado del error promedio por período, consideremos al ver el medidor para diferentes frecuencias un período promedio aleatorio de :

$$T_p = (n_o + \frac{1}{2}) . t$$

$$T_p = n_o . t + \frac{1}{2} . t$$

( 2 - 8 )

Siendo por lo tanto: el error promedio:

$$\Delta T_p = \frac{1}{2} . t$$

Este nos permite determinar para diferentes pulsos de reloj por período, el error relativo  $\underline{C_r}$

$$C_r = \frac{T_{med.} - T_{exact.}}{T_{exact.}} = \frac{\Delta T}{T}$$

$$\begin{aligned} \mathcal{E}_r &= \frac{n_0 \cdot t - (n_0 + \frac{1}{2}) \cdot t}{(n_0 + \frac{1}{2}) \cdot t} = - \frac{1}{2n_0 + 1} \\ &= \frac{(n_0 + 1) \cdot t - (n_0 + \frac{1}{2}) \cdot t}{(n_0 + \frac{1}{2}) \cdot t} = + \frac{1}{2n_0 + 1} \end{aligned}$$

Resumiendo  $\mathcal{E}_r = \pm \frac{1}{2n_0 + 1}$

Que en tanto por ciento tendremos:

$$\mathcal{E}_r \% = \pm \frac{1}{2n_0 + 1} \times 100 \% \quad (2-9)$$

Ejemplo:

$$T = 1 \text{ seg/ciclo, corresponde } n_0 = 1.000$$

$$\mathcal{E}_r = \pm \frac{1}{2 \times 1000 + 1} \times 100\% \approx 0,05\%$$

En la tabla ( T - 3 ), muestra los rangos de frecuencia posibles a medirse con los errores máximos relativos.

## 2-c2 Error Promedio

Tomando en cuenta, solamente el tiempo aleatorio de  $\pm 1$  período de la ecuación ( 2 - 7 )

$$T = (n_0 + \Delta x) \cdot t$$

Sabiendo que  $\Delta x$ , representa el error aleatorio de  $\pm 1$  período, éste no debería ser:



$$-\frac{1}{2} \leq \Delta x \leq \frac{1}{2}$$

Llamaremos error absoluto a la diferencia entre el valor exacto  $T$  y el valor aproximado  $n_o.t$ .

$$\mathcal{E}_a = n_{o_x}.t - T \quad (2 - 10)$$

y el promedio de los errores absolutos será:

$$\mathcal{E}_p = \frac{\sum_{a=1}^N \mathcal{E}_a}{N} = \frac{\sum_{u=1}^N (n_{o_u}.t - T)}{N} \quad (2 - 11)$$

Al tomar la media aritmética  $M$  de los valores observados que será:

$$M = \frac{1}{N} \sum_{u=1}^N n_{o_u}.t$$

$$NM = \sum_{u=1}^N n_{o_u}.t \quad \text{reemplazando en (2 - 11)}$$

$$\mathcal{E}_p = \frac{\sum_{u=1}^N n_{o_u}.t - NT}{N} = \frac{NM - NT}{N}$$

$$\mathcal{E}_p = M - T \quad (2 - 12)$$

De donde podemos concluir, el promedio de los errores absolutos es igual al error del promedio de los valores observados.

Llamaremos error aparente a las diferencias conocidas entre los valores observados y su media aritmética, es decir:

$$\Delta r = n_{o_x} \cdot t - M \quad (2 - 13)$$

por lo cual al tomar el sumatorio de todas las medidas del promedio:


$$\sum \Delta r = \sum n_{o_x} \cdot t - N M = 0$$

Esta eliminación demuestra claramente el acápite b) donde decía que un período constante, su promedio de error tiende hacia cero, al crecer el número de observaciones.

Se justifica la propiedad de la media aritmética, al hacer mínima la suma de los cuadrados de diferencias con los  $N$  valores de  $n_{o_x}$ . En efecto si:

$$\epsilon_p = \Delta r - \epsilon_o \quad (2 - 14)$$

más claramente en una figura:



más el interés es encontrar el error medio cuadrático o eficaz para tener una aproximación del error de varias mediciones sencillas.

Elevando al cuadrado las magnitudes de error, ecuación ( 2 - 14 ) cuadrado de la magnitud de error será:

$$\epsilon_p^2 = \Delta r^2 - 2 \Delta r \epsilon_a + \epsilon_a^2 \quad \text{al sumar las } N \text{ ve-$$

ces tenemos:

$$\sum \epsilon_p^2 = \sum \Delta r^2 + N \epsilon_a^2 \quad ( 2 - 15 )$$

eliminándose el doble producto, según  $\sum \Delta r = 0$

Luego cualquiera que fuera "T" la suma de los cuadrados de distancias a los puntos N es mayor que para el punto M y solamente sería igual, si  $\epsilon_p = 0$ , decir  $M = T$ .

Llamando Error medio Cuadrático, o simplemente error - medía a un sistema, la raíz cuadrada del promedio de cuadrados de sus errores absolutos.

$$\mu^2 = \frac{\sum (\epsilon_p)^2}{N} \quad ( 2 - 16 )$$

$$\text{y análogamente } \omega^2 = \frac{\sum \Delta r^2}{N} \quad ( 2 - 17 )$$

promedio cuadrático de los errores aparentes. De la ecuación ( 2 - 15 )

$$\mu^2 = \omega^2 + \epsilon_a^2 \quad \therefore \epsilon_a^2 = \mu^2 - \omega^2$$

Reemplazando  $\epsilon_a$ , de ecuación:

$$\mathcal{E}_a^2 = \left( \frac{\sum \mathcal{E}_p^2}{N} \right) = \frac{(\sum \mathcal{E}_p^2)^2}{N^2} = \frac{\sum \mathcal{E}_p^2}{N^2} + 2 \frac{\sum \mathcal{E}_p \mathcal{E}_{(p-1)}}{N^2} + \dots$$

$$\mathcal{E}_a^2 = \frac{\mu^2}{N^2} + \frac{2 \sum \mathcal{E}_p \mathcal{E}_{(p-1)}}{N^2} + \dots$$

$$\mu^2 - \omega^2 = \frac{\mu^2}{N^2} + 2 \frac{\sum \mathcal{E}_p \mathcal{E}_{(p-1)}}{N^2} + \dots$$

$$\mu^2 = \frac{\omega^2 N}{N-1} + 2 \frac{\sum \mathcal{E}_p \mathcal{E}_{(p-1)}}{N^2} + \dots$$

despreciando  $\frac{2 \sum \mathcal{E}_p \mathcal{E}_{(p-1)}}{N} = 0$ , al tender a cero aproximadamente

tendríamos una fórmula fundamental.

$$\mu^2 = \frac{\omega^2 N}{N-1} = \frac{\sum \Delta r^2}{N} \cdot \frac{N}{N-1}$$

$$\boxed{\mu^2 = \frac{\sum \Delta r^2}{N-1}}$$

teniendo el erro cuadrático más probable, y :

$$\mathcal{E}_a^2 = \frac{\mu^2}{N^2} + \frac{2 \sum \mathcal{E}_p \mathcal{E}_{(p-1)}}{N^2}$$

$$\boxed{\mathcal{E}_a^2 = \frac{\sum \Delta r^2}{N(N-1)}}$$

que expresa el error -  
absoluto más probable.

Tomando solamente el error absoluto, determine una fi  
gura de errores en función de la relación período de reloj a -  
período de señal, para varios promedios.




Fig. ( 2 - 6 ) Error máximo admisible a rangos de período a me dirse.

La figura permite combinar líneas de probabilidades para un buen rango de señal máxima de  $1,66 \mu$  seg/ciclo con un error de 0.159% máximo.

A continuación un cuadro de las variantes o combinaciones como además errores, por período y error cuadrático de los pro medios.

Tabla ( T - 3 ) Rango total de mediciones, que nos limitaremos.

$T$ $\frac{\text{seg}}{\text{ciclo}}$	$F$ $\frac{\text{cicl}}{\text{seg.}}$	$N$	$f_c$	$\epsilon_r$ % relativo	$\epsilon_a$ % cuadrat.
10	.1	1	1 Kc	$\pm .005\%$	$\pm .005\%$
1	1	10	1 Kc	$\pm .05\%$	$\pm .0162\%$
$10^{-1}$	10	100	1 Kc	$\pm .495\%$	$\pm .0501\%$
$10^{-2}$	100	100	10 Kc	$\pm .495\%$	$\pm .0501\%$
$10^{-3}$	1 Kc	100	100 Kc	$\pm .495\%$	$\pm .0501\%$
$10^{-4}$	10 Kc	100	1 Mc	$\pm .495\%$	$\pm .0501\%$
$10^{-5}$	100 Kc	1000	1 Mc	$\pm 4.975\%$	$\pm .159\%$

Tabla ( T - 3 )

Demostrándonos claramente la ventaja o ganancia en exactitud de las medidas.

La figura a continuación, trata de recalcar más claramente la ventaja de los promedios en disminución de error en función del período.




Figura a escala logarítmica de los Errores, sean estos unitarios de periodo o mediciones sencillas, y error promedio cuadrático, para todo el rango de frecuencia a medirse.

Fig. ( 2 - 7 ) Líneas aproximadas de ganancia en exactitud en función del rango a medirse.

Concluyendo, el estudio de errores nos permite para los capítulos posteriores del diseño la forma de combinar promedios y frecuencias para cumplir con el rango expuesto de medida y a la vez nos será muy útil para la calibración general del equipo.

## C A P I T U L O    I I I

## DISEÑO LOGICO DEL SISTEMA

Tomando como base, el estudio general del capítulo anterior, debería diseñar y construir el equipo que cumpla con las características:

## 3-1 Rango de Mediciones:

Con el fin de mantener un error menor del 0.1%, el ancho de banda posible de medir será desde.

$$10 \rightarrow 1/6 \times 10^{-5} \text{ seg/ciclos}$$

$$\delta \quad ( 0.1 \rightarrow 600 \text{ Kilociclos/seg. } )$$

## 3-2 Amplitud de señales:

Para que supla un rango de amplitud de señales sin necesidad que sea atenuado ó amplificado con aparatos periféricos responderá a un rango de:

$$0.1 \text{ volt} \rightarrow 400 \text{ volts.}$$

001628

## 3-3 Tipos de Señales:

Con el fin, de *que sea* más versátil posible, deberá me-



dir intervalos positivos de señales cómo lo especifica la tesis, pero también podremos medir períodos completos de señales con intervalos de la misma secuencia hasta cumplir el promedio.

Con todas éstas características, comenzaremos haciendo un estudio general de etapas a seguir en una manera lo más minuciosa.

### 3-A Circuitos de Entrada.

Decíamos en el capítulo II , que podría efectuar o medir cualquier tipo de señal, al interezar solamente el intervalo periódico. Por trabajar con circuitos digitales, donde en su mayoría responde a dos estados "1" lógico ( 2 a 5 volt) y "0" lógico ( 0 a 0.8 volt ). La variada gama de señales posibles de medición, lo unificaremos en amplitud al sistema binario, según Fig. ( 2 - 1 ).

Un atenuador permitirá bajar la amplitud a un rango aconsejable, luego introduciría a un comparador de voltaje disparando a niveles mayores que cero, a 2,2 volt o "1" lógico y menores se mantendrá en 0 voltios o "0" lógico.

El nivel que responde un comparador de circuitos integrados según manuales y comprobaciones, es:

"0" lógico o 0 volt. a amplitudes  $e_0 < 0$  volts.

"1" lógico o 3 volt. a amplitudes  $2mv < e_0 < 5$  volts.

Al poner divisores de amplitud o atenuadores, en aparatos de medida, principalmente intereza, la precisión de éstas y aun que la posición no deberá ser muy rígida, deberemos tomar en cuenta su retraso y deformación a frecuencias altas o cambios de estado.

Un circuito lo más general, es el siguiente:




Fig. ( 3 - 1 ) Atenuador tipo L

Para obtener un buen acoplamiento, interés principal es la independencia de <sup>FRECUENCIA AL</sup> acoplamiento. Conociendo que el segundo será para acoplar a un amplificador operacional, por ventajas luego expuestas y por lo cual la impedancia de entrada.....  $Z_o = 1 M\Omega$ , considerando la impedancia de entrada del atenuador  $Z_{im} = 1 M\Omega$ , conveniente para no sobrecargar aparatos donde se desea efectuar la medición.

Sus ecuaciones inmediatas:

$$i = \frac{e_{in} - e_o}{R_1} = \frac{e_o}{R_2 // 1M\Omega} \quad (3-1)$$

$$1M\Omega = R_1 + R_2 // 1M\Omega \quad (3-2)$$

Efectuando las simplificaciones:

$$R_1 = 10^6 \left( 1 - \frac{e_o}{e_{in}} \right) \quad (3-3)$$

$$R_2 = \frac{\left( \frac{e_{in}}{e_o} - 1 \right)}{\left( \frac{e_{in}}{e_o} - 1 \right)} \quad (3-4)$$

Los valores que seleccionaremos de atenuación deberán cumplir los valores seleccionados, siendo éstos:

El rango en amplitud de entrada de la señal, para la variación posible que puede responder el comparador normalmente.

- 40 db.  $\delta \div 100$  de amplitud
- 34 db.  $\delta \div 50$  " "
- 20 db.  $\delta \div 10$  " "
- 0 db.  $\delta \div 1$  " "

Cubriendo a breves rasgos las condiciones, más deseables con el fin de que el aparato responda a señales aún más débiles, colocaremos un amplificador.

El amplificador a acoplarse, también ayudará, en las siguientes razones:

- Al conectar, como seguidor de voltaje, tendría impedancia de entrada muy alta y de salida baja.
- Aumentaría la ganancia a señales muy débiles, para los valores requeridos del comparador de voltaje.

Con éstos principios adopté el uso del amplificador operacional, permitiendo un mayor control de ganancia por realimentación.

El amplificador deberá cumplir algunos requisitos, para ser utilizado como "Operacional" siendo éstos:

- La ganancia ( sin realimentación ), deberá ser muy alta siendo más o menos  $A = 10^3 \rightarrow 10^5$
- El ancho de banda deberá cubrir un rango, para nuestro caso ( D.C. a 800 Kc ciclos/seg.).
- La impedancia de entrada muy grande.

Un circuito general, de lo que vendrá en el diseño es:




Fig. ( 3 - 2 )

Sin realimentación, será:

$$e_o = A \cdot e_{in}$$

Al poner la realimentación, tendremos:

$$e_o = (e_{in} - e_a) A$$

Considerando  $Z_{in} \rightarrow \infty \quad \therefore i_3 \rightarrow 0$

$$i_2 = i_4$$

$$\frac{e_o - e_a}{R_f} = \frac{e_a}{R_t}$$

$$e_o = \frac{R_t}{R_f + R_t} e_a$$

$$\beta = \frac{R_t}{R_f + R_t} \quad \therefore e_a = \beta e_o$$

reemplazando en ( 3 - 5 )

$$e_o = e_{in} \cdot \frac{A}{1 + \beta \cdot A}$$

( 3 - 6 )

donde aproximando  $\beta \Delta \gg 1$

$$G = \frac{e_o}{e_{in}} \approx \frac{1}{\beta} \quad (3-7)$$

Demostrando uno de los acápites ya mencionados al decir, que podemos controlar la ganancia variando los parámetros.

Demostraremos ahora, que impedancia de entrada aumenta - mucho más con realimentación.

$$\begin{aligned} Z_{in} &= \frac{e_{in}}{i_b} = \frac{e_{in}}{\frac{e_{in} - e_o}{R_{in}}} = R_{in} \cdot \frac{e_{in}}{e_{in} - \beta e_o} \\ &= R_{in} \cdot \frac{e_{in}}{e_{in} \left(1 - \beta \frac{\Delta}{1 + \beta \Delta}\right)} \\ \boxed{Z_{in} = R_{in} (1 + \beta \Delta)} \end{aligned} \quad (3-8)$$

Según la conexión del amplificador Operacional, la ganancia es positiva (+), por lo cual no existe inversión

### 3-B Sistema Convertidor a dos Niveles ó Comparador:

Al trabajar con circuitos integrados digitales, en especial los contadores exigen la forma de impulso de entrada sea bien definida, en cuanto a la amplitud y tiempos de transición. Más la señal o la información que se ha de medir llega en forma de onda arbitraria.

### 3-B1 Protección de los Circuitos Integrados.

Deberemos primeramente protegerlos ya sea el amplificador operacional como el comparador, contra sobrevoltajes en la unión base-emisor de sus transistores de entrada. Esta protección la efectuaremos mediante diodos de retención, como lo indica la figura.




Fig. ( 3 - 3 ) Diodos de retención.

Impidiendo por medio de  $D_1$  que  $e_o$  sobrepase del valor  $V_A$  y diodo  $D_2$  evita que  $e_o$  caiga por debajo de  $V_B$ . La resistencia en serie "R" permite la caída del voltaje sin sobrepasar la corriente nominal del diodo, además de la protección, debemos adoptar las señales a los niveles de entrada apropiadas para el contador y los otros circuitos lógicos:

### 3-B2 Sistema Disparador

Interés nuestro es lograr contar un período o un ancho de pulso positivo, por lo cual debemos lograr que la señal al aumentar el voltaje desde nivel 0 ó menor, en el menor tiempo posible cierre las compuertas para el paso de pulsos de reloj y contándolos, siendo el equivalente al tiempo transcurrido, para luego al regresar a 0 abrirse nuevamente dejando de pasarlos y suspendiendo el conteo.

Es decir que para señal de entrada negativa los circuitos lógicos deben recibir una señal de 0 lógico ( 0 a 0.8 volts. ) y para 1 lógico ( 2,4 a 5 volts. )

Esto obliga a conseguir una conformación acorde con las

necesidades de una transición rápida, uno de los más usuales es el disparador de Schmitt, circuito que cambia de estado de acuerdo con el nivel de entrada C.C. produciéndose una acción rápida, independiente, de la velocidad de variación - de la tensión de entrada.

Otro de los métodos, es amplificar la señal y recuadrarla por el método de saturación y corte de un transistor. Este método será adoptado para nuestro convertidor, teniendo - la ventaja de obtenerse en circuitos integrados.

En una manera general, el circuito integrado, consiste de un amplificador diferencial balanceado, acoplado a un sumador de señal, un amplificador con saturación del transistor y un seguidor de emisor para salida. En el diseño será desarrollado claramente su funcionamiento completo del comparador.

### 3-B3 Amplificadores Diferenciales:

Por la importancia que tiene éste circuito y basándonos en que la utilizamos para el comparador de voltaje como para el diseño de la fuente estafilizada, efectuaremos un estudio de su funcionamiento.

El amplificador diferencial, muy utilizado en C.I. por su ventaja de utilizar el menor número de capacitores y resistores facilitando su construcción. Pero aún mayor en utilidad al poder tener una amplificación lineal desde C.C. a V.H.F. H.F., adaptándose a múltiples aplicaciones como limitación de señal, multiplicación de frecuencias, etc. y además por su generador de corriente constante a los bornes de los emisores se consigue una estabilidad dentro de un amplio rango de temperatura.

En forma general, el amplificador diferencial, consta de lo siguiente:




Fig. ( 3 - 4 ) Amplificador Diferencial Balanceado

El amplificador diferencial, consta de dos semicircuitos simétricos y si los parámetros y transistores son idénticos - permitiría una distribución igual de corriente.

Al ser las entradas en magnitud iguales, sus salidas en colector la será del mismo nivel, pudiendo comprobarse en forma analítica, considerando:

$$I_{c1} = \alpha_1 \cdot I_{E1} \quad (3-9)$$

$$I_{c2} = \alpha_2 \cdot I_{E2} \quad \alpha = \frac{\Delta I_c}{\Delta I_E}$$

El factor de amplificación de corriente directa  $\alpha$ , considerando los iguales para los dos transistores, facilitará el desarrollo.



$$\alpha_1 = \alpha_2 = \alpha$$

$$I_{E_1} = \frac{I_{C_1}}{\alpha} \quad \therefore \quad I_{E_2} = \frac{I_{C_2}}{\alpha} \quad (3-10)$$

La curva teórica de tensión corriente de un diodo, siendo la misma relación de juntura base-emisor (pequeña variación dependiente del voltaje colector a emisor). Podemos determinar una ecuación representativa en función de los parámetros más importantes.




Fig. (3-5)

$$I_E = I_s \left( e^{\frac{eV_{BE}}{kT}} - 1 \right)$$

donde  $h = \frac{k \cdot T}{e}$  (3-11)

$$I_E = I_s \left( e^{\frac{V_{BE}}{h}} - 1 \right) \quad (3-12)$$

Donde  $k$  constante de Boltzman ( $1,38 \times 10^{-23}$  W/seg/°C) siendo la relación de energía de la partícula (electrón hueco) en función de la temperatura.  $T$  relación de temperatura ambiente en grados Kelvin (°K) y  $e$  carga eléctrica del electrón... ( $1,6 \times 10^{-19}$  Coulb.). Determinando la constante  $h$  para el medio ambiente existente, de 27° C

$$h = \frac{k \cdot T}{e} = \frac{1,38 \times 10^{-23} \text{ joule/}^\circ\text{K} \times (273 + 27)^\circ\text{K}}{1,602 \times 10^{-19} \text{ coulomb}} \quad (3-11)$$

$$h = 2.57 \times 10^{-2} \frac{\text{Joul}}{\text{Coulb}}$$

$$\approx 26 \text{ mil. volts.}$$

Tendríamos:

$$I_E = I_s \left( e^{\frac{V_{BE}}{.026V}} - 1 \right) \quad (3 - 13)$$

Despreciando la corriente reversa, al ser muy pequeña en comparación a la corriente directa, teniendo la corriente de emisor igual a:

$$I_{E1} = I_s e^{\frac{V_{BE1}}{.026V}} \quad (3 - 14)$$

$$I_{E2} = I_s e^{\frac{V_{BE2}}{.026V}}$$

Luego, la fuente de corriente constante, será igual a la suma de éstas.

$$I_o = I_{E1} + I_{E2}$$

$$= I_s \left( e^{\frac{V_{BE1}}{.026V}} + e^{\frac{V_{BE2}}{.026V}} \right) \quad (3 - 15)$$

Factor común para los dos voltajes:

$$I_o = I_s e^{\frac{V_{BE1}}{.026V}} \left( 1 + e^{\frac{V_{BE2} - V_{BE1}}{.026V}} \right)$$

$$I_o = I_s e^{\frac{V_{BE2}}{.026V}} \left( 1 + e^{\frac{V_{BE1} - V_{BE2}}{.026V}} \right)$$

reemplazando con (3 - 14)

$$I_o = I_{E1} \left( 1 + e^{\frac{V_{BE2} - V_{BE1}}{.026V}} \right)$$

$$= I_{E2} \left( 1 + e^{\frac{V_{BE1} - V_{BE2}}{.026V}} \right)$$

podremos definir al ser las entradas diferenciales como:

FE DE ERRATAS

Pág.      Párrafo      DEBE QUEDAR

36            5            Reemplazando con ecuación ( 3 - 10 ) y despejando la corriente de colector para tenerla en función del voltaje diferencial de entrada.

$$I_o = \frac{I_{c1}}{\alpha} \left( 1 + e^{\frac{-\Delta V}{.026V}} \right)$$

$$I_{c1} = \frac{\alpha I_o}{1 + e^{\frac{-\Delta V}{.026V}}} \quad ( 3 - 17)$$

$$I_{c2} = \frac{\alpha I_o}{1 + e^{\frac{\Delta V}{.026V}}}$$

Dando valores a el voltaje diferencial, podremos por medio de una figura apreciar la transferencia de Amplificación, claramente.

Ejemplo: Si  $\Delta V = 0$                        $I_{c1} = \frac{1}{2} \alpha I_o$

$$I_{c2} = \frac{1}{2} \alpha I_o$$

37            5            Conocer los factores más influyentes, luego si:

$$\Delta V = V_{BE1} - V_{BE2} \quad (3 - 16)$$

por lo cual tendríamos:

$$I_o = I_{E1} (1 + e^{\frac{-\Delta V}{.026}})$$

$$I_o = I_{E2} (1 + e^{\frac{\Delta V}{.026}})$$

Reemplazando con ecuac. (3 - 10) y diferencial, podremos por medio de una figura apreciar la transferencia de amplificación más evidentemente.

Ejemplo: Si  $\Delta V = 0$

$$I_{c1} = \frac{1}{2} \alpha I_o$$

$$I_{c2} = \frac{1}{2} \alpha I_o$$

Si  $\Delta V = + .026$

$$I_{c1} = .73 \alpha I_o$$

$$I_{c2} = .27 \alpha I_o$$




Fig. (3 - 6).

Su mayor importancia del amplificador diferencial, radica en tener su máxima amplificación en el punto  $\Delta V = 0$  definida como transconductancia efectiva.

Su importancia es menester para el caso, ya que intereseza conocer los factores más dependientes, luego si:

$$I_{c1} = \frac{\alpha I_0}{1 + e^{-\frac{\Delta V}{.026}}}$$

la pendiente de  $I_{c1}$ , será :  $\frac{dI_{c1}}{d\Delta V} = g_m$  (3 - 16)

$$\frac{d}{dx} \left( \frac{U}{V} \right) = \frac{V \left( \frac{dU}{dx} \right) - U \left( \frac{dV}{dx} \right)}{V^2}$$

si  $U = \alpha I_0$   $\frac{dU}{d\Delta V} = 0$

$$V = 1 + e^{-\frac{\Delta V}{.026}} \quad \frac{dV}{d\Delta V} = -\frac{1}{.026} e^{-\frac{\Delta V}{.026}}$$

reemplazando:

$$\frac{dI_{c1}}{d\Delta V} = \frac{-\alpha I_0 \left( -\frac{1}{.026} e^{-\frac{\Delta V}{.026}} \right)}{\left( 1 + e^{-\frac{\Delta V}{.026}} \right)^2} \quad (3 - 17)$$

para la "transconductancia" al punto  $\Delta V = 0$

$$\frac{dI_{c1}}{d\Delta V} = \frac{-\alpha I_0 \left( -\frac{1}{.026} e^{-\frac{\Delta V}{.026}} \right)}{\left( 1 + 1 \right)^2} = \frac{\alpha I_0}{4 (.026)}$$

$$g_m = \frac{\alpha I_0}{4 (.026)} \quad (3 - 18)$$

Su amplificación en voltaje será :

$$A_v = \frac{\alpha I_0 R_L}{4 (.026)} \quad (3 - 19)$$

Sacando cómo conclusión que:

- La función de transferencia varía, con milésimas de voltaje diferencial.
- La máxima ganancia, se logra a voltajes de polarización iguales a la "base de los transistores"
- La ganancia se puede controlar variando la corriente .

### Fuente de Corriente Constante:

El cálculo desarrollado, se basó en la importancia de tener una fuente de corriente constante para asegurar su ganancia.

Para lograr que una fuente de corriente se mantenga constante debés presentar una impedancia interna grande, para lograr que la corriente varíe poco en cambios de voltaje, por lo cual al variar una de las corrientes de los transistores ocasiona una rebaja forzada de la otra.

Existen varios tipos de fuentes para amplificadores operacionales, con el fin de lograr una gran estabilidad en beneficio de la ganancia, dos tipos bastante aplicados por su sencillez son:




Fig. ( 3 - 7 ) Amplificador diferencial balanceado utilizando cómo fuente de corriente ( a ) una resistor ( b ) un transistor con diodo de compensación térmica.

Como fuente de corriente, para el control de la fuente - estabilizada, se adopta el resistor de pequeño valor que al - compensarse por la conductancia vista al colector a base abierta.

$$Z_e = \frac{\delta V_{ce}}{\delta I_c} = \frac{\delta V_{ce}}{\delta V_{be}} \cdot \frac{\delta V_{be}}{\delta I_c}$$

$$\approx \frac{1}{h_{re}} \cdot (\delta z + R_e) \approx 9 \cdot 10^6$$


En los circuitos integrados, éste punto es de mayor cuidado por lo que se adopta un tercer transistor, con un diodo a base para compensar variaciones de temperatura.

### 3-C Sistema de Control

Se mencionó en el capítulo II , la importancia de una unidad patrón adoptándose los pulsos de reloj, para lo cual - necesitamos un generador lo más estable posible de frecuencia alta que en nuestro caso sería 1 MHz.

El oscilador estable sirve de patrón y la dividiremos para obtener también 100 KHZ, 10 KHZ y 1 KHZ. El circuito oscilador a transistores tiene un cristal de cuarzo como elemento determinante de la frecuencia en virtud de su Q extremadamente elevado (ancho de banda estrecho y su gran estabilidad de frecuencia sobre un buen rango de variación de temperatura).


Para rebajar la frecuencia, utilizaremos contadores, módulo 10.



La sumación de pulsos de reloj  $N$ , se efectuará por contadores codificados en sistema decimal, por su mayor facilidad para la indicación, necesitando luego 4 contadores de 10, al ser la salida de 4 dígitos decimales.

El principio seguido, para contadores en circuitos integrados, es el sistema binario y específicamente para cambios-decimales lo efectúan por control de señales de entrada a los biestables, <sup>por</sup> las 4 salidas del binario. Todas éstas ya normalizadas permiten acoplarse a decodificadores según necesidades.

En la indicación se utilizan conjuntos de diodos luminiscentes que vienen dispuestos, como lo indica la figura.







Siendo, por lo tanto siete franjas y 1 punto, los diodos que al pasar una corriente de aproximadamente 6 m. amp. emiten luz a una longitud de onda de  $6.500 \text{ \AA}$  del espectro rojo.

Los decodificadores son circuitos combinatoriales que aceptan entradas y controlan el paso de corriente a los diodos luminiscentes para formar los dígitos, decimales.

La frecuencia máxima a la entrada a los contadores es de 1 MHz. Como éstos pueden contar frecuencias de hasta 20 MHz, tienen respuesta más que suficiente para ésta aplicación.



Para los promedios ó  $N$  pulsos de señal a medirse, también lo efectuaremos por contadores decimales y siendo su máximo promedio de  $10^3$ , deberemos utilizar tres más, siendo - sus salidas así:



Para indicar el promedio del tiempo de varios ciclos de la señal de entrada, el contador debe recibir impulsos del reloj durante cada ciclo y luego retener lo contado hasta el comienzo del ciclo siguiente o para la indicación después de terminar cada medición completa.

### 3-D Sistema de Sincronización:

Es necesario un circuito de arranque, que nos permita contar los impulsos de reloj durante un número de ciclos enteros de la señal de entrada, aunque el cierre del interruptor no esté sincronizado con la señal. Al ser el tiempo muy reducido, y no pudiendo cerrar y abrir en un lapso menor. Podemos efectuarlos por un circuito simple de descarga, de un condensador a través de una resistencia y un biestable tipo J - K.

El diagrama es el siguiente:




Fig. ( 3 - 8 ).

El pulso que dará el inicio, se logra con la descarga del condensador  $C$  a través de la resistencia  $R_2$ , de .....  $3\text{ v} \rightarrow 0\text{ v}$  al ser las entradas del biestable seguidores de emisor. El segundo pulso no afectará al circuito pero por precaución se puso un condensador  $C'$  limitante.

El biestable Flip Flops ( Master / Slave ) cambiará - de estado de "0" a "1" lógico con un retraso máximo de .. 20 n-seg. Este no permitirá que se comience el conteo, debi do a que no existe una relación con la entrada, pudiendo darse el caso de comenzar el conteo cuando ha dado ya comienzo - un intervalo, arrastrando un error de medida.

Un segundo biestable nos será útil al considerar tres - señales importantes:

- 1° Arranque
- 2° Parada
- 3° Señal a contarse.

Para obtener una señal que, cierre las compuertas al - contador n pulsos de reloj y N promedio de señal, solamen te al finalizar un período de ésta, para luego de cumplirse - el promedio de intervalos, abrir las compuertas indefinidamen te.

El circuito es el siguiente:




Fig. ( 3 - 9 )

La Figura, también muestra las compuertas que cerrarán y abrirán la señal a medirse y el paso de pulsos de reloj en forma lo más general.

## CAPÍTULO IV

### DISEÑO ELECTRONICO Y CONSTRUCCION

Otra de las características importantes de un aparato de medida, es que sea lo más compacto posible permitiendo, su desplazamiento a cualquier parte que exija su utilidad, y siendo un factor de diseño se tomó en cuenta para la construcción.

#### 4-A Atenuador de Entrada.

Aunque el atenuador tipo L, es muy limitado en comparación al tipo T o  $\Pi$  por ser de dos resistencias, su ventaja radica en que podremos variar la atenuación con un sólo circuito.

Las ecuaciones ( 3 - 3 ) y ( 3 - 4 ) determinadas en el capítulo anterior me permitió determinar las resistencias, para los rangos de atenuación, así:

$$- 40 \text{ db. } \quad \delta \quad \div 100$$

$$( 3 - 3 ) \quad R_1 = 10^6 \left( 1 - \frac{1}{100} \right) = 900 \text{ K}\Omega$$

$$R_2 = \frac{10^6}{\frac{100}{1} - 1} = 10.1 \text{ K}\Omega$$

- 34 db	6 ÷ 50	$R_1 = 980 \text{ K}\Omega$	$R_2 = 24.4 \text{ K}\Omega$
- 20 db	6 ÷ 10	$R_1 = 900 \text{ K}\Omega$	$R_2 = 111 \text{ K}\Omega$

Teniendo los valores de resistencias para cada atenuación se dispuso de la forma mostrada en la Fig., para cumplir con los rangos establecidos de atenuación con sus salidas respectivas.




Fig. ( 4 - 1 ) Atenuador distribuido.

#### 4-A1 Resistencia de Paso.

Cuando el conmutador, el atenuador está en la posición ÷ 1, la resistencia  $R_p$ , Fig. ( 4 - 1 ), protege el circuito de entrada del amplificador, al hacer caer voltaje cuando la señal sobrepase del rango normal de  $\pm 10$  volts pico a pico. Su valor fue determinado para el caso más extremo que será, por error cuando el selector en 0 db., ó directo con la máxima señal posible de 400 volts. pico.

Al tomar la corriente aconsejable de los diodos de corte, 7 miliamp.

$$R_p = \frac{E_{imp} - E_R}{I_{imp}} = \frac{400 - 10_v}{7_{mil. A.}} = 56 \text{ K}\Omega$$

4-A2 Efectos de la Frecuencia.

En frecuencias bajas o medias, las unidades o elementos resistivos que conforman el atenuador se comportan como resistencias puras y el funcionamiento es independiente de la frecuencia.

Sin embargo a frecuencias altas y transiciones rápidas de señales cuadradas como pulsos, deberemos tomar en cuenta las diversas reactancias residuales inductivas y capacitivas, de las resistencias, como se notará en la Fig.




Fig. ( 4 - 2 ) Reactancias Residuales en un Atenuador.

La Fig. toma en cuenta la reactancia inductiva de las unidades de resistencia, de las conexiones, etc., mientras que los capacitores representan las capacitancias de los elementos resistivos y las capacitancias de las conexiones en masa. Como también para  $R_2$  intervendrá la capacidad en paralelo de la carga, en éste caso la capacidad de entrada del amplificador.

Los efectos capacitivos, predominan cuando el nivel de resistencia del atenuador es alto, por ejemplo por orden de 100 K $\Omega$  ó 1 M $\Omega$  y en éste caso los efectos inductivos son muy pequeños.

Se logra menorar los errores de frecuencia, fijando la capacitancia C asociada en paralelo a las resistencias R principalmente las que van en serie al circuito para equilibrar la circulación de corriente, compensándose el atenuador para independizarle de frecuencia.

Esta equilibración se logra teóricamente cuando:

$$R_1 C_1 = R_2 C_2 \quad (4-1)$$

permitiendo que la relación de transferencia de voltaje sea máxima según la atenuación.

El circuito definitivo, quedó




Fig. ( 4 - 3 ) Atenuador y Selector.



#### 4-A3 Selector de Atenuación:


Utilizamos un selector de 5 posiciones con la última posición a tierra, protegiendo las entradas de cualquier señal arbitraria, cuando no está en uso. Para luego ir pasando progresivamente desde la más alta atenuación, hasta 0 db. permitiendo buscar rango adecuado de amplitud para el trabajo normal del equipo, con una variación fina y lineal de ganancia, que veremos posteriormente.

#### 4-A4 Diodos de Retención:

La plaqueta que lo llamaremos A o ENTRADA y COMPARADOR tiene como primer circuito los diodos de retención. Dada la idea de su funcionamiento en el capítulo ( 3 - B1 ) utilizaremos dos diodos de frecuencias medias, ya que el medidor trabajará hasta una frecuencia aproximada de 1 MHz, siendo la corriente de los diodos máxima temporal de hasta 100 miliamp.

El amplificador  $\mu A 741$ , admite como señal máxima pico de  $\pm 15$  v. más la protección a voltajes de referencia será de  $\pm 9.7$  v. sin afectar en nada el proceso de la señal adoptada por precauciones mayores.


Los voltajes de referencia, los tomaremos de la fuente de  $\pm 15$  volts. y una corriente aconsejable de 7.7 miliamp. para no variar mucho el voltaje de referencia, cuando los diodos se encuentren en corto sumándose las corrientes.



$$R_1 = \frac{15\text{v} - 9.7\text{v}}{7.7\text{mil.k.}} = 690\ \Omega$$


$$R_2 = \frac{9.7\text{v}}{7.7\text{mil.k.}} = 1.270\ \Omega$$

Al tomar el caso extremo, cuando el sobre-voltaje es mayor que lo nominal de entrada tendremos el diodo en corte circuito y por lo tanto mostraría el circuito siguiente:



Determinaremos el voltaje  $V_{ab}$ , con el objeto de comprobar que no pasa del voltaje nominal especificado al encontrarse en corte el diodo, la resistencia  $350\ \Omega$  representa la resistencia del diodo.


Aplicando el teorema de THEVENIN, para la fuente  $\pm 15\text{v.}$  - tendremos:



$$V_{ab} = \frac{15v}{1.960} \times 1.270 = 9,72 \text{ volts.}$$

$$R = \frac{1270 \times 690}{1270 + 690} = 446 \Omega$$

Considerando el sobre-voltaje, tendremos:



$$I = \frac{400v - 9.72v}{73.796 \Omega} = 5,3 \text{ miliamp.}$$

$$V_{ab} = 400 - 73,3 \text{ K} \times 5,3 \text{ miliamp.} \\ = 12 \text{ volts.}$$

Sin que sufra ningún sobre-voltaje a la entrada del amplificador.

#### 4-B Amplificador Operacional:


Utilizaremos un amplificador Operacional, para tener una impedancia alta, a la entrada del circuito de comparación y a la vez tener ganancia de voltaje para las señales débiles.

El circuito integrado  $\mu A$  741C, nos será útil para nuestro caso, sus características principales son:

Voltaje aplicado	$\pm 15$ Vd.c.
Resistencia de Entrada	1 MΩ
Ganancia de Voltaje máximo	$\pm 13$ V <sub>p.p.</sub>
Potencia de Consumo	70 mil W.

Importante: No sobrepasar el voltaje de entrada de  $\pm 15$  volts. pico con respecto a tierra de cualquiera de las entradas.

Su respuesta de frecuencia del amplificador es la siguiente:



Convendríamos por la Fig., que su respuesta de frecuencia es muy limitada para nuestro propósito, al considerarse que deberá responder en frecuencia el aparato desde  $0.1 \rightarrow 600 \text{ KHZ}$ , - con realimentación, para regular su entrada al comparador, así por ejemplo, para una frecuencia de  $500 \text{ KHZ}$ , su ganancia es  $\approx 2 \text{ db}$ . muy pequeña para ganancia de señales pequeñas. También deberé hacer notar que deberá trabajar para mediciones de intervalos ó ondas cuadradas, donde intereza su respuesta transitoria, siendo de  $.3 \mu\text{seg}$ , existiendo de echo un error teórico de  $5\%$ .

La solución adoptada, para tener un ancho de banda mucho más grande, fue acoplar una salida complementaria que aumente - considerablemente la respuesta, ya sea en frecuencia como ganancia.

#### 4-B1 $\Psi$ Mejora de Respuesta de Salida del $\Delta$ .O.

Al tener una salida transitoria-complementaria semejante a clase B , que permite una mayor rapidez para cargar y descargar una carga capacitiva, utilizada principalmente para amplificadores de realimentación.

El circuito adicional se puede considerar como una etapa más de amplificación.




Fig. ( 4 - 6 ) Circuito Acoplado.

El amplificador  $\mu A$  741, tiene como etapa de salida los transistores  $Q_4$  y  $Q_3$  , pero al no ser de gran potencia se prevee una protección al poner resistencias a los emisores. Luego los transistores  $Q_2$  y  $Q_1$  trabajan como una nueva etapa, pero de mayor corriente circulante o corriente "buffer" (propriamente una carga extra de mayor capacidad que aísla la carga a acoplarse del amplificador operacional, como aumenta su ganancia.

Los transistores  $Q_1$  y  $Q_2$  , tienen luego como papeles prin

cipales el de fuente de corriente de carga y la impedancia dinámica de entrada es la producida por la resistencia de carga y la amplificación de corriente es factor de  $Q_1$  y  $Q_2$ .

Los dos transistores acoplados, tienen dos pares de transistores complementarios al amplificador, siendo por lo tanto  $Q_1$  complementario del transistor interno  $Q_3$  y  $Q_2$  complemento de  $Q_4$ .

La resistencia  $R_1$  de carga de salida del amplificador y  $R_2$  resistencia de entrada al circuito adicional, determina la relación de aumento en la respuesta de salida, siendo:

$$\frac{e_o}{e_{in}} = \frac{R_2}{R_1} \quad (4-2)$$

La relación adoptada, fue para una ganancia de 6,7 al tener:

$$\frac{R_2}{R_1} = \frac{2.200 \Omega}{330 \Omega} = 6,7$$

Siendo teóricamente como ejemplo de voltaje de salida del amplificador  $\approx \pm 1$  volts., a la salida tendríamos  $\pm 6,7$  volts.

El circuito, completo quedó:




Fig. ( 4 - 7 )

Pruebas efectuadas, para comprobar la validez del circuito en los dos extremos de realimentor del potenciómetro nos muestra en la Fig. ( 4 - 8 )




Fig. ( 4 - 8 )

#### 4-B2 Tensión de desajuste o Voltaje offset.

En todo amplificador operacional, interesa mucho, al tener una realimentación, la salida a una entrada 0 a tierra. Esto debido a reflejarse a la salida un factor multiplicante a la ganancia y peor al tener un lazo cerrado.

A más de multiplicarse a la ganancia, éste voltaje offset o desajuste, puede ocasionar desbalance al punto de operación - en D.C. ocasionando distorsión en amplitud.

El desajuste puede anularse, en los amplificadores manteniendo iguales, la polarización a las bases del amplificador diferencial de entrada. Los métodos son variados, más el aplicado para nuestro amplificador, es el siguiente:




Fig. ( 4-9 ) Circuito Para Anular Voltaje de Desajuste.

#### 4-B4 Ganancia de Amplitud por Realimentación.

Como realimentación negativa tenemos una resistencia variable con el objeto de regular la ganancia, para la entrada del - comparador.






Fig. ( 4 - 10 ) Ganancia de Amplitud.

Siendo por lo tanto, sus valores extremos de ganancia al encontrarse el cursor en el punto A .

$$(3-7) \quad G = \frac{1}{\beta} = \frac{R_f + R_t}{R_t} = \frac{0 + 1.050K}{1.050K} = 1$$

y en punto B

$$G = \frac{(1000 + 50)K}{50K} = 21$$

Suficiente para señales muy pequeñas.

#### 4-B5 Medidor de Amplitud.

A la salida del Amplificador operacional tenemos un voltímetro ( miliamperímetro ) de voltaje continuo por lo cual tiene un rectificador de onda completa y filtro para indicar si la señal tiene una amplitud máxima apropiada en la entrada del comparador.




Fig. ( 4 - 11 ) Medidor de Amplitud.

Para obtener una zona aconsejable de variación en el medidor, adoptamos como máximo de voltaje 10v ( escala máxima .... 100  $\mu$ A del miliamperímetros ) teniendo una resistencia :

$$R = \frac{10v}{100\mu A} = 100 K \Omega$$

La constante de tiempo del filtro, puede ser cambiada por un conmutador ( selector de señal ) para evitar movimientos excesivos de la pluma del medidor como lento cuando las entradas es de frecuencias bajas ó frecuencias altas respectivamente.


El indicador para el rango normal de trabajo debe ser entre .5 volt. a 4,5 volts. ( 5 miliamp. hasta 4,5 miliamp. ) de indicación.

#### 4-B6 Protección del Comparador.

Las entradas del comparador, deben ser protegidas contra

señales mayores de  $\pm 5v$ ; Utilizando nuevamente diodos de protección de la misma manera que fueron utilizados en la entrada del A.O. .

El voltaje de referencia será de  $\pm 4,4$  volts.



Protección del comparador.

$$R_1 = \frac{15v - 4.4v}{7.7 \text{ miliA.}} = 1380 \Omega$$


$$R_2 = \frac{4.4v}{7.7 \text{ miliAmp}} = 580 \Omega$$

El equivalente THEVENIN para un caso de corte de los diodos a  $\pm 15$  volts. de salida del A.O. ., siguiendo el mismo procedimiento de ( 4 - A4 ).

tendríamos:

$$V_{ab_{\text{ve}}} = 580 \frac{15}{1960} = 4,44 v$$

$$R = \frac{1380 \cdot 580}{1.960} = 408 \Omega$$



$$I = \frac{15 - 4.44 \text{ v}}{4.4 \text{ K}\Omega + 400 \Omega + 408 \Omega} = 2,04 \text{ mAmp.}$$

$$V_{ab \text{ máx}} = 15 \text{ v} - 4,7 \text{ K} \cdot 2,04 \text{ mAmp.}$$

$$\approx 5.4 \text{ volts.}$$

Voltaje que no alterará, la entrada del comparador y además tiene un capacitor en el punto de referencia de  $10 \mu\text{F}$  para anular variaciones muy rápidas.

#### 4-C Sistema Cuadrador o Comparador de Voltaje.

Para acoplar la señal a los circuitos integrados, según mencionáramos en el capítulo III. Se utilizó un circuito integrado SN 72 710 comparador diferencial.

Sus características principales:

Fuente de alimentación	$V_{cc} + = 12 \text{ v}$
	$V_{cc} - \approx - 6 \text{ v}$
Resistencia de salida	$200 \Omega$
Potencia de disipación	$90 \text{ mW}$
Tiempo transitorio	$40 \text{ n. seg.}$
Corriente suplida positiva	$5,2 \text{ mil. Amp.}$
Corriente suplida negativa	$4,6 \text{ mil. Amp.}$

Básicamente el circuito es el siguiente:




Fig. ( 4 - 12 )

En el capítulo III ya fué explicado el funcionamiento del amplificador diferencial como la fuente de corriente, el objetivo será explicar en una manera general el disparo o cambio de estado.

Los transistores  $Q_1$  y  $Q_2$  trabajan como amplificador diferencial lineales, siendo sus entradas las conexiones o bases. La fuente de corriente es el transistor  $Q_4$  siendo:

$$I_B = \frac{V_{BE} + V_D - V}{R_6 + R_7} = \frac{-6 + 1.2v}{1.77 K\Omega} = -2,7 \text{ m A.}$$

$$V_Z = -2,7 \text{ mA} \cdot x 68 = -185 \text{ mV}$$

$$= \bar{I}_{E_0} = I_0 = \frac{185 \text{ mV}}{100} = 1,85 \text{ mA}$$

Con voltajes de entrada iguales a nivel cero y  $V_c \approx 6,8v$  y  $I_{c_1} = 0,95 \text{ mA}$ . Al tener una pequeña variación de voltaje Ejem-

ple (  $-1 \text{ mV}$  y  $+1 \text{ mV}$  ) con una ganancia de 10 , su variación a primera instancia, sería  $+10 \text{ mV}$  y  $-10 \text{ mV}$ ; Al considerar  $Q_5$  constante, el segundo amplificador  $Q_3$  y  $Q_4$  notaremos tiene 2 amplificadores independientes al tener un generador de voltaje constante a emisor. Más bien lo llamaremos amplificador duplicador de señales, donde  $Q_3$  trabaja linealmente.

Al tener una variación de ganancia con respecto al colector  $Q_1$  varía su polarización a  $Q_5$ , aumentando el voltaje a base al bajar la corriente  $I_3$  ocasionando una subida de voltaje a las resistencias  $R_1$  y  $R_2$ , aumentando la ganancia de los transistores  $Q_1$  y  $Q_2$ . Debido a que está variando la corriente ( aumentándose ) de colector ó sea la fuente de corriente constante del amplificador diferencial, que al ser directamente proporcional a la ganancia.

$$(3-19) \quad A = \frac{\alpha I_o R_L}{4 (.026 \text{ v})}$$

El transistor  $Q_4$  recibiendo ésta señal, trabaja en saturación y corte pasando luego a un acoplador directo al tener la impedancia de salida baja, tanto en el estado "1" como en el "0" lógico, esto por la acción de los transistores  $Q_7$  y  $Q_8$  que funcionan como "totem-pole" o abierto-cerrado.

El diodo Zener permite bajar la amplitud para lo normalizado de

$$\begin{aligned} \underline{1} \text{ lógico} &\rightarrow 3,2 \text{ volts.} \\ \underline{0} \text{ lógico} &\rightarrow .5 \text{ volts.} \end{aligned}$$

Además el transistor  $Q_8$  ayuda a absorber corriente al cambio de estado  $Q_8$  de los circuitos acoplados, que en general entran a emisor de un transistor o diodos.

4-C1 Fuente de + 12 volts. y - 6 volts.

El comparador, según las características funciona a + 12 volts. y - 6 volts., para lo cual, de la misma fuente  $\pm 15v$  DC lo aplicaremos.

Para el voltaje positivo, un transistor como seguidor de emisor conviene para mantener lo más estable. El transistor - 2N 3704 fue utilizado, siendo sus características principales:

Potencia disipada	350 mW.
Voltaje colector emisor	30 v
corriente.	120 m. Amp.

Pudiendo trabajar normalmente, siendo el circuito:




Fig. ( 4 - 13 )

Se puede calibrar éste voltaje al depender del punto de polarización a la base.

Para el voltaje negativo - 6v DC , su estabilidad no es muy necesaria al estar independiente del influje de la señal , por lo cual se adopta la caída de voltaje a través de una resistencia variable, para la calibración.




Fig. ( 4 - 14 ) Condensadores a tierra menorarán el rizado posible.

#### 4-C2 Realimentación Positiva.

Al presentarnos entradas diferenciales el comparador, y siendo el deseo en primera instancia de contar pulsos positivos intereza, nuevamente no sufra inversión la señal, por lo cual, de la salida del amplificador operacional y pasando por la resistencia de ~~colida~~ de voltaje para picos altos, irá a la entrada no invertida, quedando la entrada negativa conectada al chasis o tierra por medio de una resistencia de 220  $\Omega$  .

Las pruebas efectuadas luego del diseño y construcción demostraron un defecto muy importante. El cambio de estado o tiempo transitorio a la salida y por la misión que efectuará de cerrar y abrir el sistema de compuertas, deberá corregirse.

Existe un momento de oscilación en el tiempo de transicion muy notoria principalmente cuando la amplitud y frecuencia son muy bajas, acarreando una demora al cambio de estado de 80 a 100 n-seg.







Fig. ( 4 - 15 ) Muestra el estado transitorio.

La figura nos demuestra, no encontrarse definida su estabilidad en este tiempo, para luego normalizarse al entrar en saturación o corte el transistor.

Un sistema, depende principalmente de tres estados, Estables, No-estable y uno intermedio de oscilación, el diagrama de coordenadas es más evidente:



al considerar la función de transferencia:

$$H(s) = \frac{F_o(s)}{E_{in}(s)} \quad (4-3)$$

Siendo la función de transferencia una fracción, y determinando el denominador la respuesta del estado. Al igualar a 0 este denominador, podremos determinar la posición de los polos en el cuadrante, permitiéndonos determinar la respuesta.

Al tener oscilación en éste intervalo de tiempo, indica que se encuentra los polos en el eje imaginario.





FIG (4-16)

Para determinar un cambio más definido, debemos buscar la inestabilidad del sistema para que el transistor entre en saturación más rápidamente. En teoría desplazarlos polos a la zona de No estabilidad. o parte real, eliminará oscilación.


El método más sencillo una reconfiguración positiva, al conectar la salida a la entrada No-invertida por medio de una resistencia  $100\text{ K}\Omega$ , disminuyendo el tiempo de transición, como muestra la Fig. (4-16b)



Teniendo la señal procurada en estado binario, permitirá ahora sig controlar el sistema de compuertas, para el paso a los contadores.

La Fig. ( 4 - 17 ) muestra el circuito completo, construido y representa la placa A con sus conexiones periféricas , sean éstas el selector de atenuación de entrada, potenciómetro para ganancia fina y las salidas al medidor de amplitud y selector de onda para la selección del rizado y finalmente la señal procesada a los dos estados posibles, para trabajar en los circuitos binarios.

Acompaña luego una fotografía de la placa A donde se indica la posición de los elementos.




#### 4-D Sistema de Conteo

Siguiendo el órden propuesto, terminaré los circuitos periféricos que rodean a todos los circuitos lógicos referentes - al sistema mismo de conteo y control, como las salidas.

#### 4-D1 Osciladores de Cristal.

Al referirnos a la "frecuencia patrón" que nos servirá de base, para luego bajarla, por medio de divisores de frecuencia a los rangos requeridos, se daba importancia primordial a - la estabilización en un rango de temperatura y la tolerancia posible a un largo tiempo de trabajo.

Todas éstas ventajas en su mayor parte se puede lograr en un oscilador tipo "piezo" o más claramente un "cristal piezoeléctrico" que vibre a la frecuencia propia ó resonancia mecánica del cristal. El circuito equivalente eléctrico, de las características de vibración mecánica, es el mostrado:



Las propiedades  $R_x$ ,  $L_x$  y  $C_x$  son propias del cristal y  $C_0$  representa la capacidad de los dos electrodos, aplicados a las caras del mismo, ésta disposición permite funcionar en serie o paralelo.

Si la frecuencia de resonancia es entre  $L_x$  y  $C_x$  presentará una menor impedancia, al predominar el circuito serie, ó - más exactamente sería las características vibratoriales mecáni-

cas.

$$\omega_1 = \frac{1}{\sqrt{L_x \cdot C_x}}$$

a frecuencias mayores que sería la combinación  $L_x$  y  $C_x$  produce una reactancia inductiva, al ser mayor


$$X_L = j\omega L_x > X_C = \frac{1}{j\omega C_x}$$

Reencontrándose en una nueva resonancia paralela cuando  $X_L - X_{C_x} = -X_{C_0}$ .  $C_0$  siempre es mayor que  $C_x$  o con cualquier capacitancia acoplada al circuito del cristal.

La Frecuencia de ésta resonancia es aproximadamente:

$$\omega_2 \approx \omega_1 \left( 1 + \frac{C_x}{2 C_0} \right)$$

Una curva aproximada de la variación de la reactancia en función de la frecuencia del circuito equivalente eléctrico es:



Para el caso específico el cristal utilizado es de 1 MRZ de la casa INTERNACIONAL de una tolerancia de  $\pm .005\%$  en un rango de temperatura  $-30^\circ\text{C}$  a  $60^\circ\text{C}$ .

Esto determina, a que se diseñe el circuito mostrado.





Fig. ( 4 - 20 ) Oscilador de 1 MHz

El transistor 2N 3904 de la Texas Instrument. cuyas características lo tenemos en la página ( 117 ) fue utilizado para tener una ganancia en A.C., de  $\approx 300$  como demostraré al considerar el circuito equivalente.



$$h_{i_e} = 25 \times 10^{-6} \text{ } \Omega$$

$$h_{f_e} = 6 \times 10^{-4}$$

$$h_{i_e} = 2.000 \text{ } \Omega$$

$$h_{f_e} = 100 \approx \beta$$

Despreciando  $h_f$  y  $h_r$  para el caso, al no influir directamente, tenemos.


$$\begin{aligned} e_a &= i_o (h_i + 20) + 20 \beta i_o \\ &= [ h_i + (\beta + 1) 20 ] i_o \end{aligned}$$

$$e_o = -R_L \beta i_o$$

$$A = \frac{e_o}{e_a} = - \frac{\beta R_L}{h_i + (\beta + 1) 20}$$

para el circuito específico:  $A \approx -300$ .

El circuito de oscilación, es una versión del circuito "colpitts" al efectuarse la realimentación por capacitores, -  
siendo propiamente.



La corriente  $I_B$  de base, mantiene un voltaje al condensador  $C_1$  permitiendo una realimentación de corriente a través del circuito de oscilación.

$$I_B = \frac{V_{C_1}}{h_i}$$

$$\therefore I_E = \beta \cdot I_B = \beta \cdot \frac{V_{C_1}}{h_i}$$

Teniendo una inductancia pequeña, solamente con el fin de darle polaridad a  $C_2$

$$V_{C_2} = Z_E \cdot I_E \quad Z_E = X_{C_2} // R_E \quad (4-B)$$

$$= \beta Z_E \frac{V_{C_1}}{h_i}$$

Los condensadores  $C_1$  y  $C_2$ , son independientes de la oscilación del cristal y trabajan más como polarizantes, para una corriente circulante  $I_0$  a través del cristal.



$$i_o = \frac{V_{c_2}}{X_{c_2}} = V_{c_2} j\omega C_2$$

$$i_o = \frac{V_{c_1}}{X_{c_1}} = V_{c_1} j\omega C_1$$

$$V_{c_2} j\omega C_2 = V_{c_1} j\omega C_1$$

$$V_{c_2} = V_{c_1} \frac{C_1}{C_2} \quad (4 - 8)$$

Reemplazando, en la ecuación (4 - 8) se puede determinar los parámetros, al tener


$$1 < \beta \frac{Z_E \cdot C_2}{h_i \cdot C_1}$$

Los capacitores que conforman el circuito Colpitts, acoplados al cristal en serie, deben encontrarse por el orden de 20 pF especificados en las características.

$$\frac{1}{C} = \frac{1}{0 \rightarrow 30 \text{ pF}} + \frac{1}{1.500 \text{ pF}} + \frac{1}{680 \text{ pF}} = \frac{1}{0 \rightarrow 30 \text{ pF}}$$

Por lo que, se puede calibrar la frecuencia nominal, con el condensador C en un rango de  $\pm 0,001\%$ .

El circuito total, del oscilador muestra la Fig. (4 - 22) donde se encuentra en cascada un seguidor de emisor, para acoplamiento de carga. Su salida es del orden de 5 volts. pico a pico a una impedancia mínima de 300  $\Omega$ .



<b>MEDIDOR DE INTERVALOS PERIODICOS</b>	
Oscilador de 1 MHz con salida al medidor y al panel frontal.	Tesis de Grado
	Luis E. Barajas S.
	Mayo, 1973

4-D2 Conversor de Pulsos.

En primera instancia, se creería necesario la señal sinusoidal del oscilador pasar a un cuadrador, para definirla a niveles apropiados para los circuitos lógicos.

En la práctica los contadores cambian de estado, al pasar de "1" lógico a "0" y la magnitud de salida del oscilador es suficiente para tener los dos estados, efectuándose el cambio lógico con tiempo de transición suficientemente rápido para contarlo.

4-D2 Contadores Digitales:

Los circuitos digitales, para la conmutación y almacenamiento se puede obtener en una gran variedad, por su variedad de funciones, como por sus estados lógicos.

Para el medidor propuesto, los elementos utilizados son compuertas NAND y AND y biestables (Flip, Flops) tipo R.S J.K y T, para un voltaje de alimentación +5 volts. DC. estable y sus estados lógicos, de lógica positiva.

Estado lógico	Valor de Voltaje
"1"	+ 3 volts., $\pm$ .4 volts.
"0"	+ .5 volts, $\pm$ .4 volts.

Todos los circuitos utilizados, son de construcción sólida, lo cual conlleva una rapidez de funcionamiento, aproximadamente 20 nano-segundos ( n - seg. ) en cambio de nivel, y sus ventajas inmediatas, mayor confiabilidad que los circuitos hechos de elementos individuales, reducido tamaño y costo.

a) Compuertas NAND

Son de lógica transistor transistor ( T.T.L. Transistors, Transistors, logic. ) , y sus entradas van a transistor de emi-  
sores múltiples, por lo cual a entrada abierta tenemos lógica -  
"1"

a-1) Circuito tip SN 7400, de dos entradas, siendo sus termi-  
nales:





TABLA DE VERDAD

ENTRADAS		SALIDA
A	B	Y
0	0	1
1	0	1
0	1	1
1	1	0

Expresión lógica.

$$Y = \overline{A \cdot B}$$

a-2) Circuito tipo SG 142 de las mismas características ló-  
gica pero de conexiones diferentes.



a-3) Circuito tipo SG 133 de cuatro entradas.




TABLA DE VERDAD

ENTRADAS				SALIDA
A	B	C	D	Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	1	0	0	1
1	0	0	0	1
-	-	-	-	-
-	-	-	-	-
1	1	1	1	0

Expresión lógica

$$Y = \overline{A \cdot B \cdot C \cdot D} = \overline{A} + \overline{B} + \overline{C} + \overline{D}$$


b) Compuertas AND., tipo SN 7409 de 2 entradas.

TABLA DE VERDAD

ENTRADAS		SALIDA
A	B	Y
0	0	0
0	1	0
1	0	0
1	1	0

Expresión lógica.

$$Y = A \cdot B, \quad \begin{array}{|l} B = 1 \text{ o } B = \bar{A} \\ Y = A \end{array}$$

c) Elementos biestables ( Flip - Flops )

Un circuito de retención, de un dígito binario, se llama biestable ( F - F ) y se logra con circuitos de conmutación o com-

puertas , por ejemplo.

### c-1) Multivibrador Biestable R - S

Al conectarse dos etapas NAND o NOR de forma que la salida de uno de ellos vaya a la entrada del otro, se tendría un elemento biestable y sus características serían:





tabla de verdad, será:

S	R	$Q_{n+1}$	$\bar{Q}_{n+1}$	$Q_n =$ estado actual
0	0	1	1	$Q_{n+1} =$ estado posterior.
0	1	1	0	
1	0	0	1	
1	1	$Q_n$	$\bar{Q}_n$	

*estado prohibido* (pointing to the 0,0 input case)




S	R	$Q_{n+1}$	$\bar{Q}_{n+1}$
0	0	$Q_n$	$\bar{Q}_n$
0	1	1	0
1	0	0	1
1	1	0	0

*estado prohibido* (pointing to the 1,1 input case)

### c-2) Multivibrador biestable J - K (Master - Slave )


El circuito consta de dos biestables básicos y para una mayor comprensión, el diagrama por compuertas es el siguiente:



El circuito se diferencia de un biestable S - R principalmente por su control también, de las entradas del primer biestable por las salidas invertidas del segundo biestable.

Este control determina que se tenga definidas las salidas y no incurra en estados prohibidos, luego a una aparición de un pulso ascendente en CLOCK y dependiendo de los estados en que se encuentren J y K pueden almacenar o no en el primer biestable (Master). Al cambio descendente del mismo impulso de disparo. Considerando la información obtenida en el primer biestable y la inversión del CLOCK para al segundo biestable, manteniendo el estado. El Clear permite también controlar su salida al dejarla trabajar o anularla.

Un diagrama en cambio de fases de la salida Q en función de los estados J - K y "Clear" para una sucesión de pulsos permitirán aclarar lo mencionado.




Resumiendo:

TABLA DE VERDAD

ENTRADAS

J	K	$Q_n$	$Q_{n+1}$
0	X	0	0
1	X	0	1
X	1	1	0
X	0	1	1

( X = estado indiferente)



Con este principio enfocaré los circuitos contadores, el sistema de conmutación y control.

### c-3) Contadores Binarios.

Los contadores se dividen a "grosso modo" en dos clases sincrónicos y Asincrónicos.

Contadores Sincrónicos: Son varios elementos biestables donde - todas las etapas actúan simultáneamente bajo el mando de un pulso, alcanzándose una velocidad de conmutación máxima, más no siempre son aplicadas por un mayor costo.






TABLA DE VERDAD

Z	Y	X
0	0	0
0	0	1
0	1	0
1	0	0

Contadores Asincrónicos: son varios elementos biestables, conectados en cascada, donde su cambio se origina al pasar de lógico "1" a "0" de un biestable, hace cambiar el estado del siguiente por lo cual se obtiene un contador binario progresivo




TABLA DE VERDAD

C	B	A
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0

#### c-4) Contadores Decimales:

Son los contadores decimales, con una aplicación de los contadores con código binario, con la particularidad de que llegados a determinado valor ( $n - 1$ ) pasan a 0 cero todas las salidas a un pulso del reloj iniciándose nuevamente el conteo.

Este tipo de contadores se puede lograr, ya sea conectados en cascada como contadores sincrónicos o contadores asincrónicos.

El contador decimal, aplicado en el medidor, es del tipo a sincrónico SN 7490 y consiste de 4 biestables ( F.F. ), un biestable como divisor de 2 y 3 restantes controlando las - entradas para obtener un divisor de 5 .

Para el divisor por 2 bastaría con que las entradas J y K tengan lógica "1" ( quedan abiertas ), para que la salida cambie de estado al bajar de "1" a "0" lógica del reloj.

Para el divisor por 5 por medio de compuertas que controlan las entradas, se logra el regreso a cero "0" al quinto estado.

Nº	Q <sub>D</sub>	Q <sub>C</sub>	Q <sub>B</sub>
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	0	0	0

Una tabla de excitación y transiciones nos permite determinar, como efectuar el control de las compuertas

Recordando la tabla de verdad del biestable J - K.

J	K	Q <sub>n</sub>	Q <sub>n+1</sub>
0	X	0	0
1	X	0	1
X	1	1	0
X	0	1	1

Tabla de estados de contador decada:

Nº	Q <sub>B</sub>	J <sub>K</sub>	K <sub>B</sub>	Q <sub>C</sub>	J <sub>C</sub>	K <sub>C</sub>	Q <sub>D</sub>	J <sub>D</sub>	K <sub>D</sub>
0	0	1	X	0	0	X	0	0	X
1	1	X	1	0	1	X	0	0	X
2	0	1	X	1	X	0	0	0	X
3	1	X	1	1	X	1	0	1	X
4	0	0	X	0	0	X	1	X	1

Se puede lograr directamente, con un poco de habilidad, - determinar las funciones que intervienen para el control en compuertas de cada biestable, pero ahondaremos un poco para determinar, por el método de las tablas de "KARNAUGH".

	00	01	11	10	
Q <sub>0</sub>   0	0	1	3	2	
Q <sub>0</sub>   1	4	X	X	X	X = estado indiferente

	00	01	11	10	
Q <sub>0</sub>   0	1	X	X	1	
Q <sub>0</sub>   1	0	X	X	X	

$J_B = \bar{Q}_0$

	00	01	11	10	
Q <sub>0</sub>   0	X	1	1	X	
Q <sub>0</sub>   1	X	X	X	X	

$K_B = 1$

	00	01	11	10	
Q <sub>0</sub>   0	0	1	X	X	
Q <sub>0</sub>   1	0	X	X	X	

$J_C = Q_0$

	00	01	11	10	
Q <sub>0</sub>   0	X	X	1	0	
Q <sub>0</sub>   1	X	X	X	X	

$K_C = Q_0$

	00	01	11	10	
Q <sub>0</sub>   0	0	0	1	0	
Q <sub>0</sub>   1	X	X	X	X	

$J_D = Q_B Q_C$

	00	01	11	10	
Q <sub>0</sub>   0	X	X	X	X	
Q <sub>0</sub>   1	1	X	X	X	

$K_D = 1$

Resumiendo: para el contador completo:

$J_A = 1$	$K_A = 1$
$J_B = \bar{Q}_D$	$K_B = 1$
$J_C = Q_B$	$K_C = 1$
$J_D = Q_B Q_C$	$K_D = 1$

Siendo el circuito del contador decada:





Fig (4-28)

Se puede simplificar el control de compuertas si notamos en la tabla de estados, para el contador, que el biestable 6 se complementa todas las veces que hay un cambio en el anterior  $Q_B$  de "1" a "0", lo mismo a  $D$  respecto a  $Q_C$ , por lo que bastará con las conexiones al Clock.

Contador tipo SN 7490



SN 7490

Permite pues utilizarlo, como contador de 5 pulsos o para "10" con efectuar externamente la conexión pin ( pata ) 12 a pin(1).

Tiene acoplado al contador, un sistema para regresar a "0" todas las salidas o a salidas binarias del estado 9 con aplicar "1" lógico a las entradas  $R_{(0)}$  o  $R_{(9)}$  respectivamente.

Con éste principio facilitará las conexiones para utilizar los contadores en decada, al conteo promedio (N), conteo de pulsos de Reloj ( $\mathcal{N}$ ), y divisores de frecuencia que ya fue mencionado en el capítulo III .

#### 4-F Sistema de Sincronización y Disparo.

El capítulo III , fue suficiente explícito en las condiciones de disparo y sincronización para dar comienzo a un conteo. Los cambios efectuados no alterarán al circuito original, siendo el primer biestable ( 1/2 SN 74107 ) A . El arranque da una señal lógica "1" a  $Q_A$  en el momento de disparo efectuado por el pulsador CLOCK , luego regresará a "0" cumplido el promedio por la señal llegada a CLEAR.

El segundo biestable ( 1/2 SN 74107 ) B. recibida ésta señal de  $Q_A$  compara con la señal a medirse, con el fin de dar comienzo definitivo cuando ha terminado un ciclo que podría haber iniciado anteriormente, para luego dar por terminado al recibir señal del promedio.

El circuito quedó, Fig. (4X-29a)

y para una mayor comprensión acompaña un diagrama de tiempos importantes de las salidas principales Fig. (4X-29b)

#### 4-F1 Medición de Intervalos o Períodos:

En el capítulo II determina la posibilidad de medir intervalos positivos o períodos, lográndose ésta dualidad por un biestable J -K ( 1/2 SN 74107 ) a entradas J y K lógica "1" ( abiertas ) y la señal al reloj CLOCK.




FIG (4-29a)





FIG (4-29b)



Para medir intervalos, pasará directamente la señal y para períodos al pasar por el biestable, cambiará de estado cada período, ésto por medio del selector de señal Fig. (4f - 30a)


#### 4-F2 Compuertas de Entrada a los Contadores.

La compuerta AND ( 1/4 SN 7409 ) permitirá que la señal pase, cuando solamente el control de señal lo permita. De la salida de la compuerta irá directamente al contador promedio y además controlará el pase de la señal ( pulsos de reloj ) por medio de otra compuerta AND ( 1/4 SN 7409 ) para cada intervalo, hasta cumplirse el promedio Fig. (4f-30b).

#### 4-F3 Compuertas Selēctoras de Promedios.

En la práctica se comprobó, existir interferencia a los estados lógicos del promedio que no permitirá una lectura con fiable, siendo necesario y solución el control de selección por compuertas lógicas, controladas por voltaje continuo que viene del conmutador, o selector de intervalos.

Cuatro compuertas NAND ( SG 142 ) donde una entrada va a la señal promedio y otra al selector, permitiendo controlar - cual deberá pasar luego otro NAND ( 1/2 SG 133 ) de cuatro entradas para reunir las salidas del promedio.




$$Y = \overline{A.C_A} + \overline{B.C_B} + \overline{C.C_C} + \overline{D.C_D}$$

$$= A.C_A + B.C_B + C.C_C + D.C_D$$


#### 4-G Medidor de Señales Periódicas.

Si el medidor fuera a utilizarse exclusivamente para medir el tiempo de señales periódicas, se puede eliminar el error de cuantización por período, necesario para períodos, teniendo un solo muestreo de pulsos hasta cumplir el período como la ilustra la Fig. ( 4 - 32 )



Para lo cual deberemos efectuar dos cambios importantes - en el equipo:

- 1ª Mantener el selector de señal en directo o intervalos
- 2ª Efectuar el cambio de conexiones en las compuertas de entrada.






Los rangos de medición se mantienen, es decir el promedio sigue siendo de 1, 10, 100, y 1000 veces al señal y la unidad de tiempo pulsos de reloj de 1 KHZ, 10 KHZ, 100 KHZ y 1 MHz .


La figura ( 4 - 34 ) siguiente reúne todas las conexiones a los circuitos integrados tratados desde el conversor de pulsos siendo éstos sistema disparado, contadores digitales, divisores de frecuencia, salida y Entradas, a selectores e indicadores numéricos.

Luego las conexiones a los circuitos integrados en su posición definitiva Fig. ( 4 - 35 ) y acompaña una fotografía de la plaqueta.



#### 4-H Forma de Lectura

Los diodos luminiscentes, son simplemente un diodo semiconductor de unión PN , cuya recombinación de portadores de carga en sentido directo da lugar a la emisión de radiación visible o infrarroja en la región activa.



Al aplicarse una polarización en sentido directo es con el fin de disminuir la barrera de potencial en la región activa lo cual, huecos de la región P penetrarán en la región N como algunos electrones pasan de la región N a P . Este desplazamiento de portadores de carga, en una región activa hace que se recombinen con cargas del sentido opuesto, lo cual libera energía.

Esta energía que se libera, se manifiesta en forma de energía térmica y de energía radiante ( fotones ) o radiación óptica. Dependiendo de la diferencia de energía entre las bandas de conducción y la valencia del material.


Los diodos emisores de luz LED, MAN 4 fueron utilizados para la visualización del número, en función de las entradas binarias que la tenemos de los contadores n , deberemos decodificarla o controlar el flujo de corriente de los diodos luminiscentes

centes, para cada caracter o número.

El decodificador NSD047 efectuará tal mención, con la consideración de que normalmente deja pasar corriente a los diodos y el control consiste en corto-circuitar el diodo, apagandole.

El esquema básico de aplicación ayudará a determinar el sistema de decodificación.

ENTRADA BINARIA				SALIDA DEL DECODIFICADOR							SEÑAL DE VISUALIZACION
d	c	b	a	A	B	C	D	E	F	G	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9



El método del mapa de KARNAUGH, permitirá la simplificación para el control de cada diodo con las entradas binarias, así:

		00	01	11	10	
c	d	00	1	0	1	1
		01	0	1	1	0
		11	X	X	X	X
		10	1	1	X	X

$$\bar{A} = a \bar{b} \bar{c} \bar{d} + \bar{a} c$$

		$\overline{d} \quad \overline{b}$			
00	01	11	10		
1	1	1	1	00	} c } d
1	0	1	0	01	
X	X	X	X	11	
1	1	X	X	10	

$$\overline{B} = \overline{b} a c + b \overline{a} c$$

1	0	1	1
0	1	0	1
X	X	X	X
1	0	X	X

$$\overline{D} = a \overline{b} c + \overline{a} b c + a b c$$

1	0	0	0
1	1	0	1
X	X	X	X
1	1	X	X

$$\overline{F} = a b + b \overline{c} + a \overline{c} d$$

		$\overline{a} \quad \overline{b}$			
00	01	11	10		
1	1	1	0	00	} c } d
1	1	1	1	01	
X	X	X	X	11	
1	1	X	X	10	

$$\overline{C} = \overline{c} b \overline{a}$$

1	0	0	1
0	0	0	1
X	X	X	X
1	0	X	X

$$\overline{E} = a + \overline{b} c$$

0	0	1	1
1	1	0	1
X	X	X	X
1	1	X	X

$$\overline{G} = \overline{b} \overline{c} \overline{d} + a b c$$

Siendo las conexiones a las compuertas en su forma básica la siguiente:






FIG (d-36)

El diagrama completo de compuertas del decodificador SD similar al SN 7447 A y acompaña en la página siguiente.



El diagrama completo de compuertas del decodificador SD 047 es similar al SN 7447 A y acompaña en la página siguiente.

functional block diagram





#### 4-F Fuente de Alimentación.

Siendo necesario para el funcionamiento del sistema, una fuente de tensión continua, concretamente  $+ 15 V_{DC}$ ,  $- 15 V_{DC}$  y  $+ 5 V_{DC}$ , se obtendrá a partir de la línea de energía eléctrica comercial por medio de un proceso de adaptación, ya que no resulta nada conveniente el uso de baterías por su poca duración.

Todo el proceso de diseño se efectúa con un potencial mayor, al recordar que se utilizará como fuente de alimentación para pruebas de laboratorio.

Lo delinearé en cuatro pasos importantes:

- 1ª Transformador de acoplamiento
- 2ª Rectificador de onda
- 3ª Filtrado de señal.
- 4ª Regulador o estabilizador de señal.

#### 4F1 Transformador de Acoplamiento

Para los requerimientos exigidos, fue necesario construirlo a las características deseadas. Siendo así se toma en cuenta primera la potencia aproximada de consumo.

+ 5 volts.DC	≈ 7 volts.	corr. máx. 1,2 amp.
+ 15 volts. DC	1,5 "	120 mA
+ 15 volts.DC	1,5 "	120 mA

Al pasar luego de la rectificación a un estabilizador, que será en circuito serie, limitando el voltaje, lo compensaremos calculando para voltajes mayores al secundario, así para:

5V <sub>DC</sub>	→	8 volts.
+15V <sub>DC</sub>	→	19 volts.

Efectuando el cálculo, a una sección del entre-hierro que de paso será de plaquetas tipo B o barra central, tendremos, 7,6 vueltas por voltio.

Siendo por lo tanto:

PRIMARIO	100 V <sub>RMS</sub> :	760 vueltas
	110 "	840 "
	120 "	920 "

#### SECUNDARIO

Debió incrementarse en un 5% , el número de vueltas para compensar pérdidas por acoplamiento y siendo las salidas para una rectificación de onda completa, tendremos:

8 V <sub>pp</sub>	→	85 vueltas, con terminal central
19 V <sub>pp</sub>	→	215 " " " "

Calibre de alambre al depender directamente de la corriente - circulante, tenemos:

$$I_{amp.} = \frac{Pot.}{E_{rms.}}$$

Primario	$\phi = .25$ ms	N <sup>2</sup> = 30
Secundario	+ 15V <sub>DC</sub> $\phi = 1,02$ mms.	N <sup>2</sup> = 18
	+ 15V <sub>DC</sub> $\phi = .25$ mms.	N <sup>2</sup> = 30

#### 4-F2 Rectificador de Onda

La rectificación de onda completa, reducirá notablemente

el rizado primordial para los circuitos integrados.

Los diodos de la casa MOTOROLA IN 4003 fueron útiles por sus características.

Corriente directa  $I_0$  1,2 amp.  
 Caída de Voltaje directo ,8 volts.  
 Voltaje de pico inverso 200 volts.

Los circuitos adoptados, muestra la Fig.




Fig. ( 4 - 38 )

#### 4-F3 Filtros:

Un filtro más aplicable por su sencillez es logrado con condensadores en paralelo, debiendo ser bastante grande para que el decrecimiento

$$e^{-t/RC}$$

sea pequeño teniendo un rizadoa aceptable.

El voltaje aproximad de DC , seña:

$$E_{DC} = \frac{E_{m\acute{o}v}}{1 + \frac{1}{4f R_c C}}$$

y para voltaje variable o alterno

$$E_{L\Delta C} = \frac{E_{\text{máx}}}{1 + \frac{1}{4fR_L C}} \cdot \frac{1}{4\sqrt{3} f R_L C}$$

Por lo cual el rizado, será igual a

$$\gamma = \frac{\text{Valor R.H.S. de component. alterna}}{E_{Ldc}} = \frac{E_{L\Delta C}}{E_{Ldc}}$$

que reemplazando:

$$\gamma = \frac{1}{4\sqrt{3} f R_L C}$$

Determinando para:

$$\begin{aligned} \pm 15V_{DC} \quad \text{con} \quad E_{mx} &= 19V \\ I_{mx} &= 300 \text{ mA} \\ R_L &= 63 \Omega \\ C &= 1000 \mu F \end{aligned}$$

$$\begin{aligned} E_L \text{ dc} &\approx 18 \text{ volts}_{oc.} \\ \gamma &= 0,039 \end{aligned}$$

$$\begin{aligned} + 5 V_{DC} \quad \text{con} \quad E_{mx} &= 8 V \\ I_{mx} &= 1,2 \text{ amp.} \\ C &= 11.000 \mu F \quad R_i = 6,7 \Omega \end{aligned}$$

$$\begin{aligned} E_L \text{ dc} &\approx 7,6 \text{ volts.} \\ \gamma &\approx 0,033 \end{aligned}$$

#### 4-I4 Estabilizador

El rizado que se obtiene hasta ahora es muy alto principal mente para circuitos integrados donde, será necesario obtener me nos que  $\gamma = 0,001$ , se hace necesario pues un estabilizador

control de fluctuaciones debidos a cambios de voltaje de carga y la línea.

El diagrama de bloques ( 4 - 39 ) es un estabilizador de tensión tradicional con un número discreto de componentes.





Fig. ( 4 - 39 ) Estabilizador.

La regulación se efectúa comparando una muestra de señal- ( C ) de salida ( estabilizada ) con una muestra de referencia estable ( D ), al existir error ésta es amplificada ( B ) y controla el transistor serie ( A )

a) Voltaje de Referencia (bloque D )

El voltaje de referencia para las tres fuentes, fue tomado de un divisor de voltaje muy estable, al controlarse éste por un diodo zener HEF 103



Características del diodo zener

Potencia máx.	1 watt
Corriente máx.	161 mA
Voltaje estable	6.2 volts

Fig. ( 4 - 40 ) Voltajes de Referencia

Calculándole los parámetros, con la consideración que circula por el diodo una corriente de 20 mAmp. y por los divisores de voltaje 6 mAmp.

Los voltajes de referencia 5 volts, para las fuentes de - y + y - 15 volts. y 3 volts. para la fuente de + 5 volts. Estos valores son: de referencia, por lo que se toma de un potenciómetro, con el fin de calibrar el voltaje, variando la referencia

b) Fuente de + 15 volts<sub>DC</sub>

La muestra de la señal lo, tomamos con un divisor de voltaje a la salida estabilizada.

$$\frac{5 \text{ volts.}}{15 \text{ volts.}} = \frac{R_{B2}}{R_{B1} + R_{B2}}$$




Fig. ( 4 - 41 ) Fuente de + 15 volts<sub>DC</sub>

Dos transistores 2N 3704 conectados en forma de amplificador diferencial, aplicados a sus bases, los dos voltajes referencia y muestra de la salida, amplificarán el error al existir diferencia.

Fuente de corriente, la resistencia  $R_E$

$$R_E = \frac{5v - 0.6v}{I_{c1} + I_{c2}} = 560 \Omega$$

Donde las corrientes de colector deberán ser iguales para una alta ganancia y se consideran tomando en cuenta la corriente máxima que circulará por el transistor serie  $Q_3$ .

$$I_{B3} \approx \frac{I_{m\gamma}}{\beta_{Q3}}$$

$$I_{c2} = I_{c1} = 4 \text{ mA.} \gg I_{B3}$$

El voltaje en la base del transistor  $Q_7$  deberá ser +15.6 volt. por lo cual.

$$R_{o2} = \frac{E_{in} - V_{B3}}{I_{c2} + I_{B3}} = \frac{18 - 15.6}{5 \text{ m. Amper}} = 500 \Omega$$

$$R_{o1} = \frac{E_{in} - V_{c1}}{I_{c1}} = \frac{18 - 12v}{5 \text{ mA}} = 1.5 \text{ k}\Omega$$

c) Fuente de -15 volts.

El circuito es el siguiente:




Fig. ( 4 - 42 ) Fuente de  
- 15 volts<sub>DC</sub>

La referencia, es tierra y la muestra lo tomamos por el mismo principio con + 5 V, para poder regular el voltaje de salida.

$$V_B = 5v - (R_{B2} + R_{P2}) \frac{-15v - 5v}{R_{B1} + R_P + R_{B2}} \approx 0$$

Al ser los transistores Q11 y Q10 ( 2N 404 ) de ganancia baja  $\beta = 60$  fue necesario para una mayor amplificación del error un multiplicador de B al transistor Q9 ( HEP 52 ) por Q8 - ( 2N 3704 ).

El error amplificado ( invertido ) en primera instancia - por el amplificador diferencial va a la base de Q8 y amplificado por un factor B , va a la base del transistor serie Q9.

d) Fuente de + 5 volts.

El mismo principio de la fuente de + 15 v pero con un transistor Q4 ( AD 161 ) de potencia mucho más grande al circular 1,2 amp. máxima. El  $\beta = 50$  del transistor serie, hace necesario una conexión Darlington para aumentar la resistencia de entrada al transistor serie, al ser la carga muy pequeña. Para poder controlar una corriente relativamente grande por una señal pequeña de control.






Fig. ( 4 - 43 ) Fuente de + 5 volt<sub>DC</sub>

A la salida de las 3 fuentes, estabilizadas, se puso condensadores electrolíticos con el fin de disminuir aún más el rizado y la impedancia a altas frecuencias, protegidas sus salidas con fusibles en serie para posibles sobre-cargas o corto-circuitos imprevistos.

Pruebas de Eficiencia de la Fuente fueron efectuadas:

1ª Determinan el rizado a plena carga, siendo sus valores

Para + 15 V<sub>DC</sub>                      E<sub>o</sub> AC = 60 mV p.p.    Im<sub>DC</sub> = 25 mAmp.

$$\gamma = \frac{E_{o\text{ rizado}}}{E_{o\text{ DC}}} = \frac{60\text{ mV}}{2\sqrt{2} \times 15} = 1.41 \times 10^{-3}$$

$$\gamma = 0,0014$$

Para - 15 V<sub>DC</sub>                      E<sub>o</sub>bc = 50 mV p.p.                      Im<sub>DC</sub> = 250 mAmp.

$$\gamma = 0,0011$$

Para + 5 V<sub>DC</sub>                      E<sub>o</sub>bc = 40 mV p.p                      Im<sub>DC</sub> = 1 Amp.

$$\gamma = 0,0028$$

2ª Otra de las pruebas importantes es determinar su estabilización en función de la frecuencia, así:







Fig. ( 4 - 44 )

Habiéndose obtenido los siguientes resultados:


Fuente + 15 V<sub>D</sub>

G = 20 Log

$$G = 20 \log \frac{e_o}{e_a}$$



La Fig. ( 4 - 45 ) muestra el diagrama total de la Fuente estabilizada, como una fotografía de la disposición de los elementos discretos.



## C A P I T U L O   V

### ERRORES EN LA MEDICION Y EVALUACION

El capítulo II ya inició el estudio de los errores posibles del sistema o equipo, como menciona importantes factores - que determinan la exactitud en la medida.

Para una mayor facilidad el estudio, seguiremos el paso - de la señal a medirse.

- Error a entrada de la señal
- Error sistemático del sistema
- Error aleatorio.

#### 5-A Error a Entrada de la Señal.

Se insistió en la necesidad de que, sea muy definida y - sus intervalos lo más constantes, por cuanto el comparador responde a señales muy pequeñas, en la que puede darse el caso de la aparición de un pulso fugaz, variando notablemente la medida del promedio de señal.

Este defecto no será muy molesto al medir períodos, de una señal sinusoidal donde un cambio transitorio es lento y uniforme. Mejora la medida al efectuar los cambios mencionados en

el capítulo ( 4 - G ) para solamente períodos.

### 5-B Error Sistemático del Sistema.

Involucra éste a todos los errores propios del sistema y allegados al conteo.

$$\Delta T = \Delta t_c + \Delta t_{cf} + \Delta t_{frc}$$

$\Delta t_c$  = Error del comparador de voltaje

$\Delta t_{cf}$  = Error diferencial de comienzo y finalización del sistema.

$\Delta t_{frc}$  = Error por frecuencia de reloj

— La señal al pasar por el amplificador operacional sufre un retraso de .5 v/us. de entrada siendo muy baja a voltajes pequeños, por ejemplo 10 volts. de una onda cuadrada el retraso de tiempo será:

$$\frac{10}{.5v/seg} = 20 \mu segg.$$


muy grande para nuestro trabajo específico, éste se elimina al mejorar la respuesta de salida del A. O. sección ( 4 - B )

Para no cometer el menor error la señal deberá tener un voltaje alterno = 0 , con el fin de que el comparador responda al cambio de señal al crecer de nivel 0 .

La respuesta también depende de la magnitud de entrada ya que a amplitudes pequeñas el tiempo de transición es muy grande - 90 n - seg. Un tiempo aceptable con la realimentación positiva es 40 n - seg. y éste se verá luego para fines de cálculo, te memos:

$$\Delta t \approx 20 n - seg.$$

— Los circuitos digitales tienen como gran ventaja su respuesta transitoria que va por el orden de 20 n - seg. máximo, y si miramos la secuencia que debe seguir para dar el inicio - como más aún cumpliendo el promedio abrir las compuertas.



Para el inicio: El diagrama de tiempos (pág 84) nos facilitará el comienzo de un conteo de los pulsos lo determina la compuerta de promedios, y ésta depende de bies table B luego  $\Delta t = 280 \text{ n - seg}$ . de retraso ésto para fines de medida no es aconsejable, pero analicemos más profundamente y veremos que la señal de control sufre el retraso más - no el conteo a los pulsos, debido a iniciar el conteo en el pulso siguiente de la señal, luego máximo.

$$\Delta t_{in} \approx 20 \text{ n - seg.}$$

En la finalización, todavía será mejor el tiempo transitorio, pero primeramente ya habrá sido abierto por la señal a medirse antes que el pulso final, en total como máximo

$$\Delta t_{+t.} = 40 \text{ n - seg.}$$

— El error sumado por efecto de la frecuencia patrón, es otro de los importantes, si consideramos que las pruebas de medi

da tomado como unidad de conteo los da el oscilador de cristal luego:

$$t = \frac{1}{f}$$

$$\frac{\Delta t}{t} = - \frac{\Delta f}{f}$$


Esta relación muy importante fue ya comprendida por lo que se justificará el oscilador de cristal. Considerando su exactitud para 1 MHz, la variación más notoria se debe a la temperatura y tiempo de trabajo.

Una tolerancia aceptable de la frecuencia normal es:

$$\pm 0,005\% \quad \text{desde } - 55^{\circ}\text{c a } + 105^{\circ}\text{c}$$

Pruebas efectuadas al oscilador patrón, nos dió los siguientes datos en un lapso de cuatro horas.

EQUIPO MEDIDOR: CONTADOR ELECTRONICO  
 MODELO 5248  
 HEWLETT RACKARD



A un valor de la frecuencia patrón

$$1'000,017 \text{ ciclos/seg.} \quad \frac{\Delta t}{t} = 0,0017\%$$

Divisores de Frecuencia	Medido	
100 Kc	100.001,7	$\frac{\Delta t}{t} = 0,0017\%$
10 Kc	10.000,2	$\frac{\Delta t}{t} = 0,002\%$
1 Ic	1.000,01	$\frac{\Delta t}{t} = 0,001\%$

### 5-C Error Aleatorio

Este tipo de errores ya fue suficientemente estudiado en el capítulo II .

Como término al trabajo realizado, se efectuó algunas pruebas, siendo éstas a una frecuencia dada, y se midió el período y la parte positiva de la señal.



Frecuencia 500 ciclos /seg.

Período = 0,002 Seg/ciclo.

PROMEDIO	PERIODO COMPLETO				
	1°	2° $\times 10^{-3}$	3°	4°	5° $\times 10^{-6}$
.0,002.	002.0	02.07	2.002	984.6	
.0,002.	002.0	02.09	2.002	964.8	
0002.	001.9	02.07	2.000	984.4	
0002.	002.0	02.07	2.000	925.1	
0002.	002.0	02.09	2.001	984.1	
0002.	002.0	02.07	2.001	966.8	
0002.	002.0	02.07	2.002	984.7	
0002.	002.0	02.07	2.003	964.4	
0002.	002,0	02.08	2.001	984.6	
0002.	002,5	02.07	2.001	984.6	

MEDIO		PERIODO		
0001.	001.0	01.12	1.002	975.7
0001.	001.0	01.12	1.004	985.4
0001.	001.9	01.12	1.003	985.2
0001.	001.0	01.13	1.004	985.4
0001.	000.9	01.13	1.004	985.5
0001.	001.0	01.12	1.003	985.5
0001.	001.0	01.12	1.004	985.2
0001.	001.0	01.13	1.002	985.6
0001.	001.0	01.12	1.003	985.2
0001.	001.0	01.12	1.982	985.4

Frecuencia 50 Kilociclos/seg. Período =  $20 \times 10^{-6}$  seg/ciclo.

7 <sup>o</sup>	PERIODO COMPLETO			POSICIÓN
	6 <sup>o</sup>	5 <sup>o</sup>	4 <sup>o</sup>	
0.328	20.33	021.6	0.039	
0.312	20.33	021.8	0.040	
0.330	20.33	021.9	0.040	
0.326	20.35	021.6	0.041	
0.327	20.33	022.0	0.040	
0.308	20.31	021.6	0.039	
0.329	20.34	022.0	0.040	
0.316	20.32	021.8	0.040	
0.331	20.33	021.8	0.040	
0.326	20.32	021.6	0.039	
0.329	20.32	021.6	0.039	

MEDIO PERIODO			
0.799	10.40	011.6	0.029
0.800	10.41	011.6	0.031
0.798	10.39	012.0	0.031
0.398	10.41	011.8	0.030
0.397	10.40	011.6	0.028
0.389	10.33	012.1	0.029
0.398	10.39	011.6	0.030
0.402	10.40	011.6	0.029
0.397	10.29	011.6	0.029
0.392	10.40	011.5	0.031
0.398	10.31	011.6	0.039

## REFERENCIAS

Matemáticas Avanzadas Para Ingeniería

ERWIN KREYSZIG

Análisis Matemático

J. REY PASTOR

Capítulo III

Estadística

MURRAY R. SPIEGEL

Transistor Circuits and Applications

LAWRENCE G. COWLES

Transistores, Circuitos - Diseño

Ing<sup>s</sup>. TEXAS INSTRUMENTS INCORPORATED

Electronic Switching Circuits.

MATTHEW MANDL

Circuitos de Pulsos Digitales y de Conmutación

JACOB MILLMAN

Análisis y Diseño de Circuitos Electrónicos

PAUL M. CHIRLIAN

Piezo-electric Crystals and Their Application to Ultrasonics

WARREN P. MASON

Diseño de un Telemetro Optoelectrónico con Componentes a Estado  
solido

FERNANDO VEGA VASCONEZ

Tesis de Grado

## MANUALES Y CATALOGOS

Preferred Semicconductors and Components from Texas Instruments

1° September 1969

TEXAS INSTRUMENTS

The Integrated Circuits Catalog for Design Engineers

TEXAS INSTRUMENT

1.971

Precision Made Crystals & Equipment

INTERNATIONAL CATALOG

Linear Integrated Circuits.

R.C.A.

1.970

Directory Of GA AS Lite

PRODUCTS MONSANTO

Semiconductor Manual 1.966/67

SIEMENS

REVISTA Electrónica

MC GRAW - HILL PUBLICATION

September 25 - 1.972



— Silicon Rectifier —

IN4001 thru IN4007

$I_O = 1 A$   
 $V_R = \text{to } 1000 V$

Low-current, passivated silicon rectifiers in subminiature void-free, flame-proof silicone polymer case. Designed to operate under military environmental conditions.

100-10


**MAXIMUM RATINGS** (At 60 cps Sinusoidal Input, Resistive or Inductive Load)

Rating	Symbol	IN4001	IN4002	IN4003	IN4004	IN4005	IN4006	IN4007	Unit
Maximum Reverse Voltage (Maximum Voltage)	$V_{RM(rep)}$ $V_R$	50	100	200	400	600	800	1000	Volts
Maximum Forward Voltage	$V_F$	35	70	140	280	420	560	700	Volts
Maximum Half-Wave Rectified Forward Current (75°C Ambient) (100°C Ambient)	$I_O$	1000 750	1000 750	1000 750	1000 750	1000 750	1000 750	1000 750	mA mA
Maximum Current 25°C (Maximum Average, 50 cps)	$I_{MS(ave)}$	30	30	30	30	30	30	30	Amps
Maximum Average Forward Current	$I_{FM(rep)}$	10	10	10	10	10	10	10	Amps
Operating and Storage Temperature Range	$T_J, T_{stg}$	-55 to +175							C


**ELECTRICAL CHARACTERISTICS**

Characteristic	Symbol	Rating	Unit
Maximum Forward Voltage Drop (at 100 mA Continuous DC, 25°C)	$V_F$	1.1	Volts
Maximum Full-Cycle Average Forward Voltage Drop (at 100 mA Current @ 25°C)	$V_{F(AV)}$	0.8	Volts
Maximum Reverse Current @ Rated DC Voltage (25°C) (100°C)	$I_R$	0.01 0.05	mA
Maximum Full-Cycle Average Reverse Current (at Rated PIV and Current, as Half-Wave Rectifier, Resistive Load, 100°C)	$I_{R(AV)}$	0.03	mA

**TYPICAL FORWARD CHARACTERISTICS**



**MAXIMUM DC OUTPUT**




CHARACTERISTICS :

TRANSISTOR PNP HEP 51

DIODE ZENER HEP 103

SILICON  
PNP




HEP 51 — Transistor

Care should be taken not to exceed the device ratings.  
MAXIMUM RATINGS (T<sub>A</sub> = 25°C)

Characteristics	Symbol	Rating	Unit
Collector-Base Voltage	V <sub>CB0</sub>	30	Vdc
Collector-Emitter Voltage	V <sub>CE0</sub>	25	Vdc
Emitter-Base Voltage	V <sub>EB0</sub>	4.0	Vdc
Collector Current	I <sub>C</sub>	600	mA
Total Dissipation @ 25°C	PD	600	mW
Small-signal Cut-off Freq.	f <sub>t</sub>	150	MHz
Current Gain (beta)	h <sub>FE</sub>	80 Typical	

For detailed cross-reference of HEP devices with JEDEC and manufacturer's numbers refer to the latest edition of the HEP Cross-Reference Guide.

NOTE: This device has the collector connected to the metal case.



HEP 103 — Zener Diode

Care should be taken not to exceed the device ratings.  
MAXIMUM RATINGS (T<sub>A</sub> = 25°C)

Characteristics	Symbol	Rating	Unit
Nominal Zener Voltage @ I <sub>ZT</sub>	V <sub>Z</sub>	6.2	Volts
Test Current	I <sub>ZT</sub>	41	mA
Zener Impedance @ I <sub>ZT</sub>	Z <sub>1T</sub>	3	ohms
Maximum Zener Current	I <sub>ZM</sub>	146	mA
Peak Reverse Surge Current	I <sub>RS</sub>	730	mA
Operating and Storage Junction Temperature Range	T <sub>J</sub> Stg	-65 to +125	°C


For detailed cross-reference of EP devices with JEDEC and manufacturer's numbers refer to the latest edition of the HEP Cross-Reference Guide.

2N2102

2N2102

Transistor

SILICON N-P-N TRIPLE-DIFFUSED PLANAR TYPE  
 For Small-Signal and Medium Power Applications  
 in Industrial and Military Equipment  
 Dimensions . . . . . See Outline TO-5 in General Section  
 Terminal Diagram: . . . . . BOTTOM VIEW



INDUSTRIAL SERVICE

MAXIMUM RATINGS, Absolute-Maximum Values

Collector-to-Base Voltage	$V_{CB0}$	120	V
Collector-to-Emitter Voltage	$V_{CE0}$	80	V
Base open	$V_{CE0}$	65	V
Emitter-to-Base Voltage	$V_{EB0}$	7	V
Collector Current	$I_C$	1	A

Transistor Dissipation

At case temperatures: <sup>a</sup>			
From -65° to 25° C	$P_T$	5	W
Above 25° C		Derate linearly 0.029 W/°C	
At free-air temperatures: <sup>b</sup>			
From -65° to 25° C	$P_T$	1	W
Above 25° C		Derate linearly 0.006 W/°C	

Temperature Range


Operating (Junction)	$T_{opr}$	-65 to 200	°C
Storage	$T_{stg}$	-65 to 300	°C
Lead-Soldering Temperature <sup>b</sup>	$T_L$	300	°C

ELECTRICAL CHARACTERISTICS

Unless otherwise specified, electrode-voltage and electrode-current values for given test conditions are dc at case temperature = 25° C


Collector-to-Base Breakdown Voltage, $I_C = 0.1$ mA, $I_E = 0$	$BVC_{B0}$	120	V
	$I_{min}$		Min
	$I_{max}$		Max

Typical Collector Characteristics



COLLECTOR-TO-EMITTER VOLTS ( $V_{CE}$ )

9253-22657



RCS-1266

CARACTERISTICAS DEL TRANSISTOR

2N 2102



RADIO CORPORATION OF AMERICA  
 Electronic Components and Devices  
 Harrison, N. J.

DATA 2

DATA 1  
 5-60

RADIO CORPORATION OF AMERICA  
 Electronic Components and Devices  
 Harrison, N. J.



# μA741C HIGH PERFORMANCE OPERATIONAL AMPLIFIER FAIRCHILD LINEAR INTEGRATED CIRCUITS



- NO FREQUENCY COMPENSATION REQUIRED
- SHORT-CIRCUIT PROTECTION
- OFFSET VOLTAGE NULL CAPABILITY
- LARGE COMMON-MODE AND DIFFERENTIAL VOLTAGE RANGES
- LOW POWER CONSUMPTION
- NO LATCH UP

**GENERAL DESCRIPTION**—The  $\mu A741C$  is a high performance monolithic operational amplifier constructed on a single silicon chip, using the Fairchild Planar\* epitaxial process. It is intended for a wide range of analog applications. High common mode voltage range and absence of "latch-up" tendencies make the  $\mu A741C$  ideal for use as a voltage follower. The high gain and wide range of operating voltages provide superior performance in integrator, summing amplifier, and general feedback applications. The  $\mu A741C$  is short-circuit protected, has the same pin configuration as the popular  $\mu A709$  operational amplifier, but requires no external components for frequency compensation. The internal 6dB/octave roll-off insures stability in closed loop applications. For full temperature range operation ( $-55^{\circ}C$  to  $+125^{\circ}C$ ) see  $\mu A741$  data sheet.

**ABSOLUTE MAXIMUM RATINGS**


Supply Voltage	$\pm 18$ V
Internal Power Dissipation	500 mW
Differential Input Voltage	$\pm 30$ V
Input Voltage (Note 1)	$\pm 15$ V
Storage Temperature Range	$-65^{\circ}C$ to $+150^{\circ}C$
Operating Temperature Range	$0^{\circ}C$ to $+70^{\circ}C$
Lead Temperature (Soldering, 60 sec)	$300^{\circ}C$
Output Short-Circuit Duration (Note 2)	Indefinite

**PHYSICAL DIMENSIONS**  
in accordance with JEDEC (TO-99) outline





ORDER PART NO. U5B7741393


**SCHEMATIC DIAGRAM**



**CONNECTION DIAGRAMS**



**TYPICAL DUAL IN-LINE PACKAGE**




NOTES: All dimensions in inches.  
Leads are intended for insertion in hole rows, 300 centers.

ORDER PART NO. U6E7741393

- NOTES:**
- (1) For supply voltages less than  $\pm 15$  V, the absolute maximum input voltage is equal to the supply voltage.
  - (2) Short circuit may be to ground or either supply.

\*Planar is a patented Fairchild process.



# HIGH SPEED VOLTAGE COMPARATOR

SIGNETICS MONOLITHIC LINEAR CIRCUITS

The 5710 is a High Speed Differential Voltage Comparator featuring low offset voltage, high sensitivity and a wide input voltage range. It is ideally suited for use as a pulse height discriminator, an analog comparator or a digital line receiver. The output structure of the 5710 is compatible with DTL, TTL and Utilogic integrated circuits.


The 5710 is a pin-for-pin replacement for the  $\mu$ A710.

The S5710 is specified for operation over the MIL. temperature range of  $-55^{\circ}\text{C}$  to  $+125^{\circ}\text{C}$ . The H5710 is specified for operation over the commercial/industrial temperature range of  $0^{\circ}\text{C}$  to  $+75^{\circ}\text{C}$ .


## FEATURES

- FAST RESPONSE - 40ns
- HIGH SENSITIVITY - 1.7V/mV
- LOW OFFSET VOLTAGE  
TEMPERATURE COEFFICIENT -  $3.5\mu\text{V}/^{\circ}\text{C}$
- HIGH INPUT VOLTAGE RANGE -  $\pm 6.0\text{V}$

## BASIC CIRCUIT SCHEMATIC



## PIN CONFIGURATION



## PIN CONNECTIONS

Schematic Reference	"T" Package	"G" Package	"A" Package
A	2	2	3
B	3	3	4
C	8	8	11
D	7	6	9
E	4	5	6
F	1	1	2



## ABSOLUTE MAXIMUM RATINGS

POSITIVE SUPPLY VOLTAGE	$+14.0\text{V}$
NEGATIVE SUPPLY VOLTAGE	$-7.0\text{V}$
PEAK OUTPUT CURRENT	10mA
DIFFERENTIAL INPUT VOLTAGE	$\pm 6.0\text{V}$
INPUT VOLTAGE	$\pm 7.0\text{V}$
INTERNAL POWER DISSIPATION (Note 4)	
TO-99	300mW
TO-91	200mW
OPERATING TEMPERATURE RANGE	
S5710	$-55^{\circ}\text{C}$ to $+125^{\circ}\text{C}$
N5710	$0^{\circ}\text{C}$ to $+75^{\circ}\text{C}$
STORAGE TEMPERATURE RANGE	$-65^{\circ}\text{C}$ to $+150^{\circ}\text{C}$
LEAD TEMPERATURE (Soldering, 60 sec)	$300^{\circ}\text{C}$

Maximum Ratings are limiting values above which serviceability may be impaired.

## N5710G/T/A S5710G/T



### T-PACKAGE (TO-99)



#### NOTES:

- (1) Pin E is internally connected to pin C.
- (2) Thermal resistance from C and T packages from junction case,  $\theta_{JC} = 0.3^{\circ}\text{C}/\text{mW}$ .


### G-PACKAGE (TO-91) (MODULAR GLASS-KOVAR)



#### NOTES:

- (1) Recommended minimum offset before lead bend.
- (2) All leads malleable and solderable.
- (3) Pin E connected to pin C.
- (4) All dimensions in inches.
- (5) Tolerances are non-cumulative.
- (6) Lead spacing dimensioned only to this end only.
- (7) Signetics symbol on flat package located lead No. 1.
- (8) Thermal resistance from G and T packages from junction case,  $\theta_{JC} = 0.7^{\circ}\text{C}/\text{mW}$ .

### A-PACKAGE (TO-11E)




#### NOTES:



- (1) Lead spacing shall be measured within this area.
- (2) Molded glass body.
- (3) Kovar leads.
- (4) Lead spacing dimensioned on non-solderable.
- (5) Thermal resistance from junction to lead tip,  $\theta_{JA} = 0.76^{\circ}\text{C}/\text{mW}$ .
- (6) Leads shown as assembled by Signetics oval inline package carrier.
- (7) All dimensions of plastic package exclude molding compound thickness.

## CIRCUIT TYPES SN5408, SN5409, SN7408, SN7409 ONE-INPUT 2-INPUT POSITIVE AND GATES

Choice of Totem-Pole Outputs (SN5408/SN7408)  
or Open-Collector Outputs (SN5409/SN7409)



Schematics (each gate)



Component values shown are nominal.

Description

These Series 54/74 TTL gates provide the system designer with direct implementation of the positive AND or negative OR functions.

The SN5408/SN7408, with totem-pole outputs, drives 10 normalized Series 54/74 loads at the low output level and 20 loads at the high output level. The SN5409/SN7409, with open collector output, provides additional logic flexibility, as the outputs may be wire-AND connected to extend the AND function. The SN5409/SN7409 will sink sufficient current to drive 10 normalized Series 54/74 loads at the low output level.

The SN5408 and SN5409 are characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ ; the SN7408 and SN7409 are characterized for operation from  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$ .

## CIRCUIT TYPES SN5408, SN5409, SN7408, SN7409

### QUAD 2-INPUT POSITIVE AND GATES

#### SN5408, SN7409

Indicate maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, $V_{CC}$ (see Note 1)	7 V
Input voltage (see Note 1)	5.5 V
Output voltage (see Note 2)	5.5 V
Clamp voltage (see Notes 1 and 3)	5.5 V
Operating free-air temperature range	SN5409 Circuit: -65°C to 125°C
	SN7409 Circuit: 0°C to 70°C
Storage temperature range	-65°C to 150°C

1. All values are with respect to reference voltage, and with respect to ground terminal.
2. The maximum current is from two emitters of a multiple emitter transistor.
3. The maximum voltage which should be applied to the emitter terminal is in the off state.

Recommended operating conditions

	SN5409			SN7409			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.5	4.75	5	5.25	V
Low-level output voltage, $V_{OL}$			1.0			1.0	V
Operating free-air temperature range, $T_A$	0	25	125	0	25	70	°C

Static characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS	SN5409, SN7409		UNIT	
			MIN	TYP † MAX		
High-level input voltage	86				V	
Low-level input voltage	89			0.8	V	
High-level output current	87	$V_{OH} = V_{CC}$ , $V_{IH} = 2 V$ , $I_{OH} = 5.5 mA$		250	$\mu A$	
Low-level output voltage	88	$V_{OL} = 0.4 V$ , $V_{IL} = 0.8 V$ , $I_{OL} = 10 mA$		0.4	V	
High-level input current (each input)	89	$V_{IH} = 2.4 V$		40	$\mu A$	
Low-level input current (each input)	90	$V_{IL} = 0.8 V$		1	mA	
Supply current, high-level output	92	$V_{CC} = 5 V$		11	21	mA
Supply current, low-level output	93	$V_{CC} = 5 V$		20	33	mA

Timing characteristics,  $V_{CC} = 5 V$ ,  $T_A = 25^\circ C$ ,  $N = 10$


PARAMETER	TEST FIGURE	TEST CONDITIONS	SN5409, SN7409		UNIT	
			MIN	TYP MAX		
Propagation delay time, low-to-high level output	93	$C_L = 15 pF$ , $R_L = 400 \Omega$		21	32	ns
Propagation delay time, high-to-low level output				16	24	ns

† Typical values shown as MIN or MAX, use the appropriate value specified for the recommended operating conditions for the applicable device.

†† Test conditions:  $V_{CC} = 5 V$ ,  $T_A = 25^\circ C$ .


# CIRCUIT TYPES SN5400, SN7400 QUADRUPLE 2-INPUT POSITIVE NAND GATES

Schematic (each gate)




NOTE: Component values shown are nominal.

W FLAT PACKAGE  
(TOP VIEW)



J OR N DUAL IN-LINE PACKAGE  
(TOP VIEW)



positive logic: Y = AB

### Recommended operating conditions

Supply Voltage, V<sub>CC</sub>: SN5400 Circuits  
SN7400 Circuits  
Normal Fan-Out From Each Output, N  
Operating Free Air Temperature Range, T<sub>A</sub>: SN5400 Circuits  
SN7400 Circuits

MIN	NOM	MAX	UNIT
4.5	5	5.5	V
4.75	5	5.25	V
		10	
-55	25	175	°C
0	25	70	°C

### Static characteristics over recommended operating free air temperature (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS <sup>1</sup>	MIN	TYP	MAX	UNIT
Logical 1 input voltage required at each input terminal to ensure logical 0 level at output	1		2			V
Logical 0 input voltage required at each input terminal to ensure logical 1 level at output	2				0.8	V
Logical 1 output voltage	2	V <sub>CC</sub> = MIN I <sub>load</sub> = 0 mA	2.4	3.3		V
Logical 0 output voltage	1	V <sub>CC</sub> = MIN I <sub>sink</sub> = 15 mA	0.22	0.4		V
Logical 0 level output current (each gate)	3	V <sub>CC</sub> = MAX V <sub>in</sub> = 0.4 V			-1.6	mA
Logical 1 level output current (each gate)	4	V <sub>CC</sub> = MAX V <sub>in</sub> = 2.4 V			40	μA
		V <sub>CC</sub> = MAX V <sub>in</sub> = 5.5 V			1	mA
Short-circuit output current <sup>2</sup>	5	V <sub>CC</sub> = MAX			20	mA
					55	mA
Logical 0 level supply current	6	V <sub>CC</sub> = MAX V <sub>in</sub> = 0 V		12	22	mA
Logical 1 level supply current	6	V <sub>CC</sub> = MAX V <sub>in</sub> = 0 V		4	8	mA

Timing characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C, N = 10


PARAMETER	TEST FIGURE	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Propagation delay, time to logical 0 level	65	C <sub>L</sub> = 15 pF R <sub>1</sub> = 400 Ω		7	15	ns
Propagation delay, time to logical 1 level	65	C <sub>L</sub> = 15 pF R <sub>1</sub> = 400 Ω		11	22	ns

<sup>1</sup> If test conditions are shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable circuit type.

<sup>2</sup> The test conditions are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

<sup>3</sup> The test conditions are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

# CIRCUIT TYPES SN5473, SN54107, SN7473, SN74107 DUAL J-K MASTER-SLAVE FLIP-FLOPS



## Description

These J-K flip-flops are based on the master-slave principle. Inputs to the master section are enabled by the clock pulse. The clock pulse also redefines the state of the coupling transistors which control the master and slave sections. The sequence of operation is as follows: (See waveform on page 2-26)

1. Isolate slave from master
2. Enter information from J and K inputs to master
3. Disable J and K inputs
4. Transfer information from master to slave.

## Logic

		Q	
J	K	0	1
0	0	Q	Q
0	1	0	0
1	0	1	1
1	1	Q'	Q'

1. Set Q to 1 the time before clock pulse
2. Set Q to 0 the time after clock pulse

## Recommended operating conditions

	SN5473 SN7473			SN54107 SN74107			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	0	5	5.5	0	5	5.5	V
Maximum load per output, N			10			10	
Width of clock pulse, $t_{p(clock)}$ (See Figure 69)	20			20			ns
Width of clear pulse, $t_{p(clear)}$ (See Figure 70)	20			20			ns
Propagation delay, $t_{pd}$ (See Figure 63)	10			10			ns/clock
Setup time, $t_{su}$ (See Fig. 63)	0			0			ns
Operating free-air temperature range, $T_A$	0	25	125	0	25	125	°C

TTL  
MSI

# CIRCUIT TYPES SN5490, SN7490 DECADE COUNTERS

## MSI TTL HIGH-SPEED DECADE COUNTERS

for applications in

- Digital Computer Systems
- Data Handling Systems
- Control Systems

logic

### TRUTH TABLES

BCD COUNT SEQUENCE  
(See Note 1)

COUNT	B	C	A	D
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	0
7	1	1	1	0
8	1	0	0	1
9	1	0	1	1

RESET AND CLEAR (Note 2)

RESET	CLEAR	OUTPUT
0	0	0000
0	1	0000
1	0	0000
1	1	0000
X	X	10001
X	0	COUNT
0	X	COUNT
0	X	COUNT
X	X	COUNT

NC - No internal connection

- NOTES: 1. Output A connected to input BD for BCD count.  
2. X indicates that either a logical 1 or a logical 0 may be present.


### Description and typical count configurations

These high-speed, monolithic decade counters consist of four dual-rank, master-slave flip-flops internally interconnected to provide a divide-by-two counter and a divide-by-five counter. Gated direct reset lines are provided to inhibit count inputs and return all outputs to zero or to a binary coded decimal (BCD) count of 9. As the output from flip-flop A is not internally connected to the succeeding stages, the count may be separated in three independent count modes:


1. When used as a binary coded decimal decade counter, the BD input must be externally connected to the A output. The A input receives the incoming count, and a count sequence is obtained in accordance with the BCD count sequence truth table shown above. In addition to a conventional zero reset, inputs are provided to reset a BCD count for nine's complement decimal applications.
2. If a symmetrical divide-by-ten count is desired for frequency synthesizers or other applications requiring division of a binary count by a power of ten, the D output must be externally connected to the A input. The input count is then applied at the BD input and a divide-by-ten square wave is obtained at output A.
3. For operation as a divide-by-two counter and a divide-by-five counter, no external interconnections are required. Flip-flop A is used as a binary element for the divide-by-two function. The BD input is used to obtain binary divide-by-five operation at the B, C, and D outputs. In this mode, the two counters operate independently; however, all four flip-flops are reset simultaneously.

These circuits are completely compatible with Series 54/74 TTL and DTL logic families. Average power dissipation is 160 mW.

JORN  
DUAL-IN-LINE PACKAGE (TOP VIEW)



W  
FLAT PACKAGE (TOP VIEW)



positive logic: see truth table

## CIRCUIT TYPES SN5490, SN7490 DECADE COUNTERS

absolute maximum ratings (over operating temperature range unless otherwise noted)

Supply Voltage $V_{CC}$ (See Note 3)	7 V
Input Voltage $V_{in}$ (See Notes 3 and 4)	5.5 V
Operating Free-Air Temperature Range:	
SN5490 Circuits	-55°C to 125°C
SN7490 Circuits	0°C to 70°C
Storage Temperature Range	-65°C to 150°C

NOTE 3. These voltage values are with respect to logic ground terminal.

NOTE 4. Input signals must be zero or positive with respect to network ground terminal.

### recommended operating conditions

Supply Voltage $V_{CC}$ (See Note 3):	SN5490 Circuits	MIN	NOM	MAX	UNIT
	SN7490 Circuits	4.5	5	5.5	V
Normalized Fan-Out From Each Output (See Note 5)		4.75	5	5.25	V
Width of Input Count Pulse, $t_{p(in)}$				10	
Width of Reset Pulse, $t_{p(reset)}$		50			ns
		50			ns

NOTE 5. Fan-out from output A to input BD and to 10 additional Series 54/74 loads is permitted.

electrical characteristics over recommended operating temperature range (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
$V_{in(1)}$ Input voltage required to ensure logical 1 at any input terminal	1		2			V
$V_{in(0)}$ Input voltage required to ensure logical 0 at any input terminal					0.8	V
$V_{out(1)}$ Logical 1 output voltage	2	$V_{CC} = \text{MIN}$ , $I_{load} = 400 \mu\text{A}$	2.4			V
$V_{out(0)}$ Logical 0 output voltage	1	$V_{CC} = \text{MIN}$ , $I_{sink} = 16 \text{ mA}$			0.4	V
$I_{in(1)}$ Logical 1 level input current at R0(1), R0(2), Rg(1), or Rg(2)	3	$V_{CC} = \text{MAX}$ , $V_{in} = 2.4 \text{ V}$ $V_{CC} = \text{MAX}$ , $V_{in} = 5.5 \text{ V}$			40 1	$\mu\text{A}$ mA
$I_{in(A)}$ Logical 1 level input current at input A	3	$V_{CC} = \text{MAX}$ , $V_{in} = 2.4 \text{ V}$ $V_{CC} = \text{MAX}$ , $V_{in} = 5.5 \text{ V}$			20 1	$\mu\text{A}$ mA
$I_{in(BD)}$ Logical 1 level input current at input BD	3	$V_{CC} = \text{MAX}$ , $V_{in} = 2.4 \text{ V}$ $V_{CC} = \text{MAX}$ , $V_{in} = 5.5 \text{ V}$			100 1	$\mu\text{A}$ mA
$I_{in(0)}$ Logical 0 level input current at R0(1), R0(2), Rg(1), or Rg(2)	4	$V_{CC} = \text{MAX}$ , $V_{in} = 0.4 \text{ V}$			-1.6	mA
$I_{in(A)}$ Logical 0 level input current at input A	4	$V_{CC} = \text{MAX}$ , $V_{in} = 0.4 \text{ V}$			-3.2	mA
$I_{in(BD)}$ Logical 0 level input current at input BD	4	$V_{CC} = \text{MAX}$ , $V_{in} = 0.4 \text{ V}$			-6.4	mA
$I_{OS}$ Short-circuit output current‡	5	$V_{CC} = \text{MAX}$				mA
$I_{CC}$ Supply current		$V_{CC} = \text{MAX}$	SN5490	-20	-57	mA
			SN7490	-18	-57	mA
			SN5490	32	40	mA
			SN7490	32	53	mA

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the particular circuit type.

‡ All typical values are at  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$ .

§ Not more than one output should be shorted at a time.



# Monsanto


## SEVEN SEGMENT DECODER DRIVER

### MSDO47

#### PRODUCT DESCRIPTION

The MSD 047 is a monolithic BCD to seven segment active low decoder/driver providing high-sink current outputs for driving indicators directly.

#### PACKAGE DIMENSIONS



#### FEATURES

- ▣ Automatic blanking of leading and/or trailing edge zeros
- ▣ Lamp Test
- ▣ Intensity Control
- ▣ BCD inputs are compatible with DTL and TTL devices
- ▣ Sink current per output - 20 mA
- ▣ 16 PIN dual in line package

This device is recommended for use as the four line BCD decoder and driver for Monsanto's MAN 1 seven segment LED display. The MSD 047 is completely compatible with the MDK 100 decade counter and the MQL 105 quadruple latch.

#### ABSOLUTE MAXIMUM RATINGS

Maximum Storage Temperature	-55°C to 135°C
Maximum Operating Temperature	0°C to 70°C
Maximum Supply Voltage $V_{CC}$ (See Note 1)	7.0 volts
Input Voltage (See Note 1 and 2)	5.5 volts
Current into any Input	20 mA
Current into any output (See note 3)	1.0 mA


#### ELECTRICAL CHARACTERISTICS

( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5.0 \pm 5\%$  volts)

SYMBOL	CHARACTERISTICS	MIN	TYP	MAX	UNITS	TEST CONDITIONS
$V_{IL}$	Input voltage required to ensure logic 0			0.8	V	$V_{CC}=4.75$ V
$V_{IH}$	Input voltage required to ensure logic 1	2.0			V	$V_{CC}=4.75$ V
$V_{OL}$	On-state output voltage (a thru g)		0.27	0.4	V	$V_{CC}=4.75$ V, $I_{OL}=20$ mA
$V_{OL(RBO)}$	Logical 0 output voltage at B1/RBO Node		0.30	0.4	V	$V_{CC}=4.75$ V, $I_{OL}=8$ mA
$V_{OH}$	Logical 1 output voltage at B1/RBO Node	2.4	3.70		V	$V_{CC}=4.75$ V, $I_{LOAD}=-20$ $\mu$ A
$V_{OFF}$	Off-state output voltage at a thru g	15			V	$V_{CC}=5.25$ V, $I_{OFF}=250$ $\mu$ A
$I_{IL}$	Logical 0 level input; current at any input except B1/RBO Node			-1.6	mA	$V_{CC}=5.25$ V, $V_{IN}=0.4$ V
$I_{IL(RBO)}$	Logical 0 level input current at B1/RBO Node			-4.2	mA	$V_{CC}=5.25$ V, $V_{IN}=0.4$ V
$I_{IH}$	Logical 1 level input current at any input except B1/RBO Node			1	mA	$V_{CC}=5.25$ V, $V_{IN}=5.5$ V
$I_{OL}$	Output sink current			20	mA	$V_{CC}=4.75$ V
$I_{OS}$	Short circuit output current at B1/RBO Node			-4	mA	$V_{CC}=5.25$ V All inputs open
$I_{CC}$	Supply current		25	55	mA	$V_{CC}=5.25$ V All inputs open

# MSDO47

## FUNCTIONAL DIAGRAM




## TRUTH TABLE


LT	RBI	d	c	b	a	A'	B'	C'	D'	E'	F'	G'	BI/RBO	DISPLAY
0	X	X	X	X	X	0	0	0	0	0	0	0	1	NOTE 6
X	X	X	X	X	X	1	1	1	1	1	1	1	0	NOTE 7
1	0	0	0	0	0	1	1	1	1	1	1	1	1	NOTE 8
1	1	0	0	0	0	0	0	0	0	0	0	1	1	Blank
1	X	0	0	0	1	1	0	0	1	1	1	1	1	Blank
1	X	0	0	1	0	0	0	1	0	0	1	0	1	Blank
1	X	0	1	0	0	0	0	0	0	1	1	0	1	Blank
1	X	0	1	0	1	0	0	0	1	1	0	0	1	Blank
1	X	0	1	1	0	0	0	0	1	1	1	1	1	Blank
1	X	1	0	0	0	0	0	0	0	0	0	0	1	Blank
1	X	1	0	0	1	0	0	0	1	1	0	0	1	Blank
1	X	1	0	1	0	1	1	0	0	1	0	0	1	Blank
1	X	1	0	1	1	1	0	0	1	1	0	0	1	Blank
1	X	1	1	0	1	0	1	1	0	1	0	0	1	Blank
1	X	1	1	1	0	1	1	1	0	0	0	0	1	Blank
1	X	1	1	1	1	1	1	1	1	1	1	1	1	Blank

X = DON'T CARE CONDITIONS

## LOGIC SYMBOL



## INPUT/OUTPUT CIRCUITS



## NOTES


1. These voltage values are with respect to network ground terminal.
2. Input voltage must be zero or positive with respect to network ground terminal.
3. This rating applies when the output is off.
4. Refer to Product Data Sheet for more detailed information on the Monsanto MAN1 Alpha-Numeric Display.
5. The MDA 100 is a compact module display that features built-in resistors. See the product data sheet for more detailed information.
6. When blanking input/ripple-blanking output is open or held at a logic "1", and a logic "0" is applied to lamp-test input, all segment outputs go to a logic "0".
7. When a logic "0" is applied to the blanking input (forced condition) all segment outputs go to a logic "1" regardless of the state of any other input condition.
8. When ripple-blanking input (RB1) is at a logic "0" and A=B=C=D=logic "0", all segment outputs go to a logic "1" and the ripple-blanking output goes to a logic "0" (response condition).

# Monsanto

## ALPHA-NUMERIC DISPLAY

### MAN4

#### PACKAGE DIMENSIONS



#### FEATURES & APPLICATIONS

- 0.190 inch height LED, 7-segment display
  - Low cost
  - Bright red 400 ft-L at 10 mA per segment
  - Red lens for improved contrast ratio
  - Compact spacing - 0.35 inch center-to-center
  - Wide viewing angle
  - Compatible with standard digital IC's
  - Solid state reliability for long operating life
  - Shock resistant
  - Display 0 through 9 and nine letters
  - Pulse tested for multiplexing application
- 
- Digital displays for desk calculators
  - Instruments and portable equipment
  - Film annotation
  - All digital displays

#### ABSOLUTE MAXIMUM RATINGS

Power dissipation @ 25°C ambient	220mW
Derate linearly from 25°C	8 mW/°C
Storage and operating temp	-55°C to 85°C
Continuous forward current	
Total	120mA
Per segment	15mA
Decimal point	15mA
Reverse Voltage	
Per segment	3 volts
Decimal point	3 volts

#### ELECTRO-OPTICAL CHARACTERISTICS

(25°C Ambient Temperature Unless Otherwise Specified)

CHARACTERISTICS	MIN.	TYP.	MAX.	UNITS	TEST CONDITIONS
Brightness (note 1)					
Segment	100	200		ft-L	I <sub>F</sub> =5 mA
Decimal point	100	200		ft-L	I <sub>F</sub> =5 mA
Segment	200	400		ft-L	I <sub>F</sub> =10 mA
Decimal point	200	400		ft-L	I <sub>F</sub> =10 mA
Peak emission wave length	6300		7000	Å	
Spectral line half width		400		Å	
Forward voltage					
Segment		1.7	2.0		I <sub>F</sub> =5 mA
Decimal point		1.7	2.0		I <sub>F</sub> =5 mA
Dynamic resistance					
Segment		7		Ω	I <sub>F</sub> =10 mA
Decimal point		7		Ω	I <sub>F</sub> =10 mA
Capacitance					
Segment		50		pF	V=0, f=1 MHz
Decimal point		50		pF	V=0, f=1 MHz
Reverse current					
Segment			100	μA	V <sub>R</sub> =3.0 V
Decimal point			100	μA	V <sub>R</sub> =3.0 V