ESCUELA POLITECNICA NACIONAL FACULTAD DE INGENIERIA ELECTRICA

INTERFASE MICROCOMPUTADOR - MAQUINA VIP DE TARJETAS UNIVAC

IVAN ENDARA

TESIS PREVIA A LA OBTENCION DEL
TITULO DE INGENIERO ELECTRICO EN
LA ESPECIALIZACION DE ELECTRONI
CA Y TELECOMUNICACIONES



Certifico que el presente trabajo ha sido realizado en su totalidad por el s \underline{e} ñor Iván Endara Prieto

ING. HERBERT JACKOBSON

31 Jawbsm M

DIRECTOR DE TESIS

A DIOS;

A MIS PADRES.

AGRADECIMIENTO

A la Escuela Politécnica Nacional, su alumnado y personal docente; en especial a los Ingenie ros Herbert Jackobson y Malachy J. Foley que han hecho posible la realización de este trabajo.

· I N D I C E

		Pág.
INTRODU	CCION: MICROCOMPUTADORES E INTERFASES	1
CAPITUL	O I: ESTUDIO DE LA MAQUINA PERFOVERIFICADORA DE TARJETAS UNIVAC.	
1.1.	Modos de funcionamiento	5
1.1.1.	Interruptores	6
1.1.2.	Teclas	7
1.1.3.	Indicadores	8
1.2.	Diagrama general de bloques y flujo de señales-	9
1.3.	Memoria	14
1.3.1.	•	14
1.3.2.	Direccionamiento	15
1.3.3.	Habilitación	<u>1</u> 6
1.4.	Transferencia de señales entre memorias y regi <u>s</u>	
	tros	21
1.4.1.	Introducción de datos desde el teclado	22
1.4.2.	Verificación y carga de datos desde la estación	
	de lectura	23
1.4.3.	Secuencia automática de salida de datos	25
1.5.	Primera fase de la secuencia automática de sal <u>i</u>	
	da de datos	27

1.5.1.	Flujo	27
1.5.2.	Períodos importantes	3]
1.6.	Diagrama de tiempos	3 2
1.7.	Referencia para la simbología utilizada	3 3
1.7.1.	Zonas de la máquina	36
1.7.2.	Ubicación de las placas	3 7
1.7.3.	Clases de elementos	38
1.7.4.	Tecnología RTL y niveles lógicos	40
1.7.5.	FLIP-FLOPS	4 4
1.7.6.	Representación en las láminas del manual	4.7
CAPITUL	O II: ESTUDIO DEL MICROPROCESADOR Z-80 DESDE EL PUNTO DE VISTA DE INTERFASES	51
2.1.	Descripción de los pines de Z80-CPU	53
2.2.	Características eléctricas	50
2.2.1.	Características en DC	6 1
2.2.2.	Características en AC	63
2.3.	Diagramas de tiempo para los ciclos de entrada	
	y salida de datos	67
2.4.	Soportes en Hardware para Z80-CPU	69
2.5.	El circuito integrado PIO	70
2.5.1.	Funcionamiento de PIO	71
2.5.2.	Ventajas de PIO	73

2.3.3.	Descripcion interna	7.5
2.5.4.	Pines	78
2.5.5.	Diagramas de tiempo	80
2.5.6.	Características eléctricas; rangos máximos	8.4
CAPITULO	O III: INTERFASE	
3.1.	Diversas posibilidades para el Interfase	8.8
3.2.	Diagrama de bloques para el método escogido	9:5
3.3.	Funcionamiento de cada bloque	97
3.3.1.	Bloque de compatibilidad de niveles eléctricos y	
	control de flujo de datos hacia UNIVAC	98
3.3.2.	Bloque de encodificación	106
3.3.3.	Bloque de decodificación	112
3.3.4.	Bloque de control de flujo A/DE Z80-CPU y den-	
	tro del Interfase	114
3.3.4.1	Bloque de control de flujo de datos desde el	
	bloque de encodificación a PROM	114
3.3.4.2	Bloque de control de flujo desde el bloque de	
	control Lógico a Z80-CPU	115
3.3.4.3	Bloque de control de flujo de datos entre Z80 -	
	CPU y PIO	1 1%
3.3.5.	Bloque PROM	1 19

3.3.6.	Bloque para el borrado del registro de entrada	
	de UNIVAC	122
3.3.7.	Bloque de alimentación de nueva ficha y de bo	
•	rrado general	127
3.3.8.	Bloque PIO	128
3.3.9.	Bloque de control lógico	131
3.3.9.1	Señales provenientes de Z80-CPU	131
3.3.9.2	Direcciones del Interfase	132
	Imposición del estado de espera	134
3.3.9.4	Habilitaciones señaladas por UNIVAC	135
3.4.	Interconexión de bloques	139
3.5.	Programación	139
3.5.1	El status de UNIVAC	143
CAPITULO	O IV: CONSTRUCCION PRACTICA	
4.1.	Ventajas del WIRE-WRAP	145
4.2.	Distribución de los elementos en la PLACA INT	
	FASE	147
4.3.	Extender card y probador lógico	149
4.4.	Instalación	151
4.4.1.	Ruido e interferencia	151
4.4.2.	Alimentación y puesta a tierra	154
4.4.3.	Conectores y enchufes	157

4.4.4.	Las 24 señales en UNIVAC	159			
4.5.	Pruebas	162			
4.5.1.	Pruebas con UNIVAC	163			
4.5.2.	Pruebas con Z80-CPU y la PLACA-INTFASE	163			
4.5.3.	Pruebas con todo el sistema interconectado	165			
4.6.	Funcionamiento	166			
4.7.	Software				
4.8.	Mantenimiento general	170			
4.9.	Costos	171			
CAPITULO	. O V: COMENTARIOS, RECOMENDACIONES Y CONCLUSIONES				
5.1.	Comentarios				
5.2.	Recomendaciones				
5.3.	Conclusiones	180			
Anexo -		183			
Biblioa	rafía	226			

INTRODUCCION

MICROCOMPUTADORES E INTERFASES.

Los microcomputadores son sistemas electrónicos construídos para el procesamiento de cualquier tipo de información, y se componen de un microprocesador, cierta cantidad de memoria y uno o varios "termínales" o "sistemas periféricos" que sir ven para efectuar la entrada/salida de datos en una forma a propiada.

La utilización de los microcomputadores en muchos campos de la vida diaria se ha vuelto común y a veces, imprescindible. Dos factores que han contribuído para que esto suceda son:

- 1. Su relativa facilidad de adquisición;
- 2. Su enorme flexibilidad, que está dada por su capacidad de aceptación y comando de terminales periféricos por medio de lcs "Interfases" o entre-fases.

Se puede, entonces, conformar sistemas de procesamiento de información con características acordes a casi todo propósito. Esta es la finalidad que persigue el diseño de un Interfase.

En forma general se clasifican a los Interfases en cuatro categorías:

a) Interfases Independientes, que permiten el acceso a di<u>s</u>

cos, cintas, memorias masivas en general.

- b) Interfases Interactuantes, para manejo de impresoras, con solas de teclado y video.
- c) Interfases Sensores, utilizados en la adquisición de datos que provienen de algún proceso físico como puede ser, la detección de presión y temperatura de un horno dentro de una fábrica, etc. Estas señales son de naturaleza ana lógica en su mayoría.
- d) Interfases de Control, que se utilizan en el manejo automático de switches, válvulas, generadores de señales, etc.




Figura I.1.1. Esquema de un sistema típico: Microcomputador-Interfases.

Se distinguen dos aspectos en el Interfase:

- 1. El aspecto funcional, que involucra la forma como actúan los distintos elementos que lo constituyen, principalmen te los circuitos integrados y su funcionamiento lógico; así como también el desempeño global del conjunto: y,
- 2. El aspecto eléctrico o de niveles voltamperimétricos, que involucra los requerimientos de corrientes y voltajes pa ra dichos elementos de acuerdo con sus características; aquí se topan asuntos como la correcta alimentación, tiem pos de retardo, ruido, etc.

Estos dos aspectos anotados han sido considerados en el des<u>a</u> rrollo del presente trabajo.

El Interfase aquí tratado cae dentro del grupo de los Interfases Interactuantes y acopla a dos sistemas electrónicos de funcionamiento y características diferentes, cuales son:

- Un microcomputador basado en el microprocesador Z80A (designado Z80-CPU para objeto de simplificación a lo largo del presente); y,
- Una máquina perfoyerificadora de tarjetas con impresión 1710 VIP UNIVAC (designada UNIVAC).

El Interfase permitirá una comunicación bidireccional de da tos, de modo que UNIVAC pueda actuar como terminal de entra da de datos (sea como lectora de tarjetas o por medio de te clado) y/o como terminal de salida de datos en forma de tar jetas perforadas; todo ésto, bajo control automático.

El control automático está determinados por el "sostware" in troducido al microcomputador, en estrecha vinculación con las señales que se produzcan en el mismo Interfase.

Se estudian en primera instancia y por separado ambos sistemas, UNIVAC y Z80-CPU en los capítulos I y II; luego, conociendo sus características particulares y sabiendo de sus funcionamientos, se procede propiamente al diseño del Interfase en el capítulo III.

El capítulo IV considera su construcción práctica.

CAPIIULO I

ESTUDIO DE LA MAQUINA PERFOVERIFICADORA DE TARJETAS UNIVAC

El estudio de la máquina perfoverificadora de tarjetas con interpretación (\underline{V} erifier \underline{I} nterpret \underline{P} uncher, VIP) UNIVAC 1710 ha resultado muy interesante, como podrá notarse a través de los diferentes puntos de este capítulo.

Con estos puntos se va profundizando gradualmente en el examen de UNIVAC, para que así, la comprensión de su funcionamien to no ofrezca mayores dificultades.

UNIVAC es una máquina que no ha sido construída para trabajar con Interfases, por ello ha sido necesario analizar la forma cómo podría ser aprovechada justamente para ésto y de ahí el detenimiento que se ha hecho en su estudio.

1.1. MODCS DE FUNCIONAMIENTO

Los modos de funcionamiento que tiene UNIVAC son:

- Como perforadora de tarjetas;
- como verificadora de tarjetas;
- como interpretadora de tarjetas.

Para ello cuenta con una serie de interruptores, teclas e i<u>n</u>

dicadores, los mismos que se ven en la figura 1.1.




fig. 1.1. TECLADO DE LA 1701 VP Y 1710 VIP
PARA LA LINEA UNIVAC 9000

Solamente en la VIP

1.1.1. INTERRUPTORES

- ZERO FILL/BLANK FILL: determina si las columnas a la izquierda de un campo con justificación a la derecha* deberán ll<u>e</u> narse con ceros ó con espacios en blanco.
- PRINT/OFF: sirve para conectar o desconectar la unidad impresora, de modo que la impresión pueda o no tener lugar, tan

^{*} Se recomienda leer el Manual del Operador de UNIVAC.

to si se está perforando como si se está verificando.

- PUNCH/VERIFY: según la posición de este interruptor, la máquina operará como Perforadora o como Verificadora.
- LOAD PROG/OFF/LOAD DATA: permite al operador cargar programas o datos en memoria a partir de fichas*. Para empezar a perforar es necesario que este interruptor se encuentre en la posición de OFF.
- AUTO/MANUAL: hace que la máquina realice, bajo control manual o bajo control automático, funciones tales como las de salto, duplicación y alimentación.
- PROG 1/PROG 2: mediante este interruptor el operador puede hacer el cambio de un programa a otro con sólo variarlo de posición.

1.1.2. TECLAS

Se explica brevemente el funcionamiento de algunas teclas $e\underline{s}$ peciales.

- INTERPRET START/STOP: inician o detienen la interpretación de fichas perforadas; para ello, el interruptor de impresión

^{*} Se utilizan indistintamente las palabras "tarjeta" o "ficha", para referirse a las conocidas tarjetas Hollerith.

deberá estar situado en posición de PRINT.

- MULT PUNCH: permite la perforación múltiple de cuantos datos se deseen en una misma columna.
- COL. DUP: duplica los datos de la memoria, sin afectarla.
- SKIP: permite saltar hasta la primera columna del siguiente campo, borrando las anteriores.
- PROG. ALT.: escoge uno de los dos programas de memoria, esta<u>n</u> do UNIVAC en el modo automático.

1.1.3. INDICADORES

Hay cinco indicadores luminosos que dan información sobre las condiciones o status de UNIVAC durante su funcionamiento; és tos son:

- Il: indicador de condición general de error.
- I2: indicador de disparidad o diferencia de caracteres durante la verificación.
- I3: indicador de error luego del tercer intento en la verificación de una columna.
- I4: indicador de modo alfabético o numérico de los datos que se digitan.
- I5: indicador de programa principal o alterno.

Ahora, en orden a indagar cómo ejecuta UNIVAC la serie de operaciones anteriores, se trae a continuación el diagrama de bloques de sus circuitos.

1.2. DIAGRAMA GENERAL DE BLOQUES Y FLUJO DE SEÑALES

La figura 1.2. muestra el diagrama general de bloques y fl \underline{u} jo de señales de UNIVAC.

Se da a continuación una idea de lo que es cada bloque.

- READER PHOTOCELL DATA: estación lectora de tarjetas.(Se \underline{a} precia en la Fig. 3.1.c.).
- READER SPROCKET COUNTER: detector de tarjetas para el sin cronismo de la lectura con los ciclos de la máquina.
- READ-VERIFY LOAD DATA OR PROGRAM: circuito lógico que determina el funcionamiento de UNIVAC como lectora, verifica dora ó alimentadora de datos - cambién programas -.
- TRANSLATOR: codificador de caracteres tecleados, en doce lineas que corresponden a las doce zonas en que se divide la tarjeta Hollerith. Se detalla en la Fig. 3.1.b.
- ALPHA: indicador de entrada de caracteres en modo alfabét<u>i</u> co.
- SKIP: salto de columnas en blanco.

- DUPLICATER: duplicador de columnas.
- OPERATIONAL CONTROL: control operacional lógico que automatiza el funcionamiento del flujo de datos de acuerdo al programa alimentado previamente a UNIVAC.
- INPUT REGISTER 12 BITS: registro de 12 bits en para?elo, que almacena un carácter que puede provenir del teclado, de la estación lectora ó de DATA REG, de acuerdo con el ciclo que esté tomando lugar en UNIVAC.
- DATA REGISTER 12 BITS: registro de 12 bits para almacenar un carácter que puede provenir de INPUT REG., de la Memoria de Entrada ó de la Memoria de Salida.
- COMPARATOR: comparador de los caracteres que se encuentran en DATA REG e INPUT REG en un momento dado. Sirve en verificación.
- MISMATCH CHARACTER CONTROL: indicador de caracteres iguales, que actúa una vez realizada la comparación mencionada.
- VERIFY NOT CHARACTER CONTROL: indicador para que se realice o no la comparación de caracteres.
- OUTPUT SEQUENCE COUNTER: contador automático utilizado para indicar las diferentes fases que se suceden en la "Secuencia de Salida de Datos".
- PUNCH SPROCKET: sincronizador de la perforación de tarjetas

- con los ciclos de la máquina.
- CARD MOTION CONTROL: control del desplazamiento de tarjetas.
- PUNCH ODD: perforador de columnas impares.
- PUNCH EVEN: perforador de columnas pares.
- PROGRAM REGISTER: registro que contiene la información de los programas cargados en UNIVAC; dicha información dá el comportamiento que debe tener OPERATIONAL CONTROL para ca da columna de la tarjeta cuando UNIVAC se encuentra en modo automático.
- MEMORY CONTROL: controlador del flujo de datos entre OUTPUT
 MEMORY Ó INPUT MEMORY con DATA REG.
- OUTPUT MEMORY: memoria que contiene los datos de la última ficha leida o perforada; estos datos salen luego hacia DATA REG. Contiene también la información del programa 1.
- INPUT MEMORY: memoria que almacena los datos nuevos pro/ \underline{e} nientes de DATA REG. Contiene también la información del programa 2.
- MEMORY SELECTION CONTROL: seleccionador de una de las dos memorias que posee UNIVAC.
- MEMORY ADDRESS REGISTER: Registro que posee la dirección de una localidad de memoria.
- COLUMN INDEX DISPLAY: indicador que permite la lectura en

1.3. MEMORIA

En primera instancia, un estudio sobre la memoria de UNIVAC resulta conveniente, puesto que de esta forma se va a adquirir una idea más clara de las capacidades y limitaciones que presenta esta máquina.

1.3.1. CAPACIDAD

UNIVAC posee dos bloques de memoria como se ha visto en la figura 1.2. El primero, OUTPUT MEMORY o Memoria de Salida de Datos, contiene los datos que saldrán hacia DATA REG. y de allí hacia las bobinas de perforación y registros de impresión. El segundo, INPUT MEMORY o Memoria de Entrada de Datos, almacena los datos que provienen desde el teclado ó la estación lectora. Se los denomina abreviadamente como OUT. MEM. e IN. MEM.

Cada bloque tiene una capacidad de almacenamiento de 80 $p\underline{a}$ $\ell ab \pi as$ * de 16 bits cada una, con un total de 2.560 bits $e\underline{n}$ tre ambos.

Siendo que una tarjeta contiene 80 columnas, entonces toda su información puede ser introducida a memoria.

Cada bit está construído físicamente por un núcleo de ferr<u>i</u>

^{* &}quot;palabras", "words" o "bytes".

ta, siendo el dato almacenado ahí, no volátil.

Los 16 bits de cada palabra se distribuyen así:

- 12 bits son utilizados para almacenar un carácter alfanumérico. Esto es, los datos contenidos en la memoria, se encuen tran codificados de acuerdo al Código IBM para tarjetas Hollerith (en este código, la tarjeta es dividida en 12 zonas, de manera que cualquier columna de dato equivale a una combinación determinada de estas 12 zonas).

Cuando UNIVAC se halla en el modo de Verificación, el bit de la zona 12 del bloque OUT. MEM. es utilizado para guardar el resultado de la comparación efectuada entre los datos que estan siendo verificados.

- 4 bits son utilizados para almacenar una columna de programa. En dichos 4 bits se codifican las operaciones que debe realizar OPERATIONAL CONTROL cuando UNIVAC se encuentra en el modo automático. En OUT. MEM. se almacena el programa 1 y en IN. MEM. el programa 2.

1.3.2. DIRECCIONAMIENTO

Las 80 localidades que posee cada bloque de memoria son direccionadas en una forma especial.

La figura 1.3.2. representa al Registro de Direccionamiento - de la Memoria con sus circuitos*. Pueden allí verse a los 7 flip-flops utilizados para realizar el direccionamiento, así como algunas señales adicionales que sirven de control y que son generadas en concordancia con las secuencias automáticas que toman lugar en UNIVAC. También se incluyen dos tablas que muestran los estados de los 7 flip-flops para el direccionamiento, tanto de los dígitos de las unidades como de las decenas.

1.3.3. HABILITACION

Cada memoria posee 8 grupos -decenas- que son habilitados en forma individual y, a su vez, cada grupo contiene 10 unidades que son habilitadas en grupos de 5 (figuras 1.3.3.1-2). Las líneas que habilitan a tales grupos y unidades dependen de algunas señales de control y temporización.

Se muestra finalmente la ruta de los 12 bits de datos a través de la memoria en la figura 1.3.3.3. donde se observan cier tos bloques que son los que regulan la intensidad de corriente que pasará a través de los núcleos de ferrita señalando los datos.

^{*} En el punto 1.7. se da una referencia para la simbología empleada en es tas figuras. Por el momento no se requiere ahondar en ello.




Figura 1.3.2. Circuitos que constituyen el Registro de Dire<u>c</u> cionamiento de la Memoria de UNIVAC.




Figura 1.3.3.1. Direccionamiento de los grupos de las decenas de la Memoria.




Figura 1.3.3.2. Selección de las direcciones de unidades de la Memoria.




Figura 1.3.3.3. Ruta de los datos a/de Memoria -habilitación-

En conclusión puede decirse que el acceso directo a la memoria de UNIVAC no es muy sencillo. El lograr artificialmente el direccionamiento y la habilitación de la memoria resulta ser una tarea algo complicada, por lo cual conviene más bien estudiar la forma en que entran y salen los datos por los diferentes registros internos; ésto se lo ha hecho en el siguiente punto.

1.4. TRANSFERENCIA DE SEÑALES ENTRE MEMORIAS Y REGISTROS

El paso de los datos a través de los registros y memorias de UNIVAC se realiza en forma secuencial, siguiendo un orden preciso. Las operaciones se suceden principalmente con intervención de circuitos monoestables, biestables y contadores; estos circuitos se encuentran sincronizados en su mayoría con una se ñal maestra de reloj de UNIVAC.

En la figura 1.2. también se observan los dos registros de da tos que intervienen en la transferencia de señales conjuntamen te con la memoria, éstos son DATA REGISTER e INPUT REGISTER; am bos construídos a base de flip-flops y que resultarían ser un sitio muy favorable para lograr un acceso a los datos desde el exterior.

Algunas operaciones automáticas que se efectúan en UNIVAC (y que se encuentran descritas en el Documento de Servicio de UNIVAC 1710) aclaran la forma como se efectúa la mencionada trans

ferencia de señales, siendo las de mayor interés las siguie<u>n</u> tes:

1.4.1. INTRODUCCION DE DATOS DESDE EL TECLADO

Al presionar una tecla, se da inicio a una serie de hechos que se cumplen en muy corto tiempo internamente en UNIVAC, sea para introducir el dato digitado en IN. MEM., \acute{o} , si el modo en que se encuentra es el de Verificación, efectuar dicha verificación. En estas operaciones intervienen los registros de datos, de direccionamiento, contadores y los dos bloques de memoria.

La forma como se efectúen dichas operaciones, depende del modo en que se encuentre UNIVAC, esto es, en modo de Perforación \acute{o} en modo de Verificación.

a) En el modo de Perforación.- La operación de introducción de datos consta de dos "cíclos básicos de memoria" (un ciclo básico de memoria tiene 8 períodos de 5 μseg. cada uno, por lo tanto dura 40 μseg.)*. El primer ciclo reemplaza el dato de IN. MEM. con el dato que acaba de ser digitado e incrementa en uno el indice de columnas; el segundo ciclo chequea el programa almacenado en la memoria cuando UNIVAC se encuentra en modo automáti

^{*}En el punto 1.6. se explica sobre el"ciclo básico de memoria"

co de operación (más detalles sobre esta operación constan en la tabla 3.1.).

b) En el modo de Verificación.- Utiliza también dos ciclos básicos de memoria; el prime ro realiza la comparación e incrementa el direccionamiento del registro; el segundo chequea el programa almacena do en memoria para el control automático de la operación. Si ocurriera una disparidad, entonces el direccionamiento del registro no es incrementado y son permitidas dos tentativas más para la verificación. Si luego de dichas dos tentativas persistiera el error, el carácter digitado reem plazará al dato que se encontraba en IN. MEM.

Si bien es cierto que los ciclos de memoria se suceden con mu cha rapidez, sin embargo el inicio de los mismos ocurre sola mente una vez que el circuito monoestable de retardo utiliza do para asegurar la estabilidad \dot{c} el dato digitado y así evi tar los problemas de redisparos, rebotes, sobretiros, etc., haya regresado a su estado original luego de unos 12 mseg. de haber sido presionada la tecla.

1.4.2. VERIFICACION Y CARGA DE DATOS DESDE LA ESTACION DE LE \underline{c}

En esta operación, los datos se introducen a través de los

fotodiodos de la estación de lectura y provienen de tarjetas perforadas que se desean verificar ó desde tarjetas perforadas cuyos datos se desean cargar a memoria para luego duplicarlos en otras tarjetas y/o interpretarlos.

En la operación de lectura se utilizan cuatro ciclos de memoria. El primero almacena en IN. MEM: el dato leído, realizan do previamente una comparación entre el dato guardado anteriormente en IN. MEM. con el dato que acaba de leerse; el se gundo almacena el resultado de dicha comparación en OUT. MEM. (sólamente en el modo de Verificación), incrementa la dirección de MEMORY ADDRESS REG. y establece el inicio de la operación de "control de post-lectura".

El control de post-lectura viene a ser una secuencia de conteo efectuada por medio de flip-flops, que toma inicio el momento en que ha atravezado por la estación lectora una colum na cualquiera de la tarjeta que está siendo leída.

El ciclo de memoria para la primera columna ocurre cuando el contador-sincronizador interno de UNIVAC alcanza la cuenta de 46 y los ciclos de memoria para las subsiguientes columnas ocurren cada vez que dicho contador alcanza la cuenta de 16.

Los ciclos básicos de memoria tercero y cuarto, son usados para generar 25 contabilizaciones adicionales de columnas lue go de que ya han sido leidas las 80 columnas de la tarjeta;

hasta que acabe de pasar ésta por la estación visible.

1.4.3. SECUENCIA AUTOMATICA DE SALIDA DE DATOS

El momento en que se digita una de las teclas FEED ó EJECT, ocurre internamente en UNIVAC una secuencia que automáticamente transfiere todo el contenido de IN. MEM. a OUT. MEM., inicia la movilización de la tarjeta hacia la estación visible, luego continúa con su perforación, hasta acabar con la expulsión de la tarjeta hacia el cajetín de salida.

Dicha secuencia puede iniciarse automáticamente cuando UNI VAC se halla bajo el modo automático.

Se ha dividido a esta secuencia en cuatro fases que se des.criben a continuación.

a) La primera fase transfiere los datos de IN. MEM. ¿ OUT. MEM. para lo cual utiliza dos de los siete contadores bá sicos (flip-flops de conteo); y continúa ininterrumpidamente hasta que las 80 columnas han sido totalmente transferidas.

Esta fase opera en forma idéntica en los modos de Permon ración y de Verificación. Para la Interpretación, la trans ferencia puede darse desde IN. MEM. hacia OUTINEMEN. 1916 desde OUT. MEM. hacia OUT. MEM., dependiendo de la posición del switch PROGM/AUTO.

En el punto 1.5. se analiza a esta fase con más detenimiento.

b) La segunda fase se inicia inmediatamente después de com pletada la primera. Aquí, la tarjeta inicia su recorrido hacia la estación de lectura. La dirección del registro de salida es incrementada en uno cada vez que los contadores alcanzan la cuenta de 4. La dirección del registro de salida sirve a su vez de contador para determinar si una tarjeta se encuentra en la estación de lectura o no.

Esta fase se desarrolla a través de 4 ciclos básicos de memoria.

- c) La tercera fase sirve para sincronizar la perforación y la impresión de datos en la tarjeta que se desplaza a través de la estación visible. Los datos salen de OUT. MEM
- d) La cuarta y última fase toma lugar una vez finalizada la anterior. Sirve para remover la tarjeta desde la estación de perforación hasta el cajetín. Se desarrolla a través de 4 ciclos básicos de memoria.

1.5. PRIMERA FASE DE LA SECUENCIA AUTOMATICA DE SALIDA DE DATOS

Como ya se anotó, durante esta fase se vierte todo el contenido de la Memoria de Entrada en la Memoria de Salida.

Los datos van pasando uno a uno por entre los dos registros principales, en períodos predeterminados dentro de cada ciclo de memoria.

Se ofrece de esta manera una buena oportunidad para extraer datos o introducirlos en UNIVAC desde el Interfase, con el auxilio de algunas señales de sincronización provenientes de los registros que controlan esta fase.

Seguidamente se analiza más esta fase.

1.5.1. FLUJO

En la tabla 1.5.1. se describe el desarrollo de esta primera fase de la secuencia automática de salida, desarrollo que ha sido traducido en diagramas de bloques de más fácil comprensión, como se muestran en las figuras 1.5.1.1-2.

Los 10 diagramas ahí indicados equivalen a los 10 pasos que toman lugar durante esta fase; así:

	,					
	121 CICLE	2MD CTCLE	JRD CTCLE	ASH CICLE	FOOK THEYD CLCFE	DATA CYCLE
STA	FEED OPERATION INITIATED BY THE SETTIAN OF START OUR! SEO FF (45); ALL IMPUT OPERATIONS SUS- PENOED (434-003)	·	• .			
	DUPT SEO CIPS = () (452,453)	OUPT SEO CTAS = (1) (452,453)	OUPT SED CTRS = (21) (452,453)	OUPT SEO CTRS = (2-) (452,453)	OUPT SEG CTR = (2-) (452,453) SET INPUT CICLE FF (437-011)	OUPT SEC CTR = ((457 453) CLR INPUT CYCLE FF CYCLE ILERT FF 15 C
T7 &					(INITIATES LOOK AHEAD CTCLE) (INITIATES ₩ER CTCLE (403-004))	CYCLE ALERT FF IS C (437-010) AND THEN 10 FIRST CYCLE OF I OR PERFORM AUTOMATI OPERATIONS DETECTED PREW LOOK AREAD CYC
TP 1		OUPT ADES REG TO MAR (407-027) (ADDRESSES INPUT WER FICEPT WHEN PREX SV SET TO PROX 1 DURING INTERPRET MODE (407-010)	OUFT ADRS REG TO MAR (4072-077) (ADDRESSES OUFT MEM (402-006)		INPUT ADES REG TO MAR (402-015) CHECK PROF SW (430) FOR PROF LOCATION (402-003)	
TF 2		GENERATE READ WEN'STROBE (400-011) IMPUT WEN TO DATA REG (418 THRU 423)	GENERATE READ BET STROBE (403-011)		GENERATE READ MED STROBE (403-011) SELECTED PSCH MEN TO OATA MEG (418 THRU 423) AND PRCH MEG (438)	_
		DATA REG TO 1NPUT REG (425-014)	INCREMENT DUPT ADRS REG (415-004)			
17:3						
T7 4			CLR DATA REG (426-005)	RP NODE. INITIATE COL I PROM SEARCH THEN DUPT AD S REG = 1 (432-001) WHICK SETS INPUT CTCLE LLEFT FF (437-002) AND INPUT PROW CICLE FF (437-022)		
TP 5			INPUT REC TO DATA REG (426-007)	CLR START DUST SEG FF SHEW DUPT ADRS REG = 1 (451-003)	CIR PAGE OPERATIONAL CIRL . (441-001)	
				SET PUSK FF THE" DUPT LORS	SENERATE *AITE *E* STROBE	<u>.</u>
TPs		GENERATE WRITE WEM STROBE (403-015) (DATA TO IMPUT MER)	GENERATE WRITE NEW STROBE (403-015) (G1)A TC OUPT NEW) CLA IMPUT RES (425-015)	SEL TOSK IT THE SOUR AND AND ARE = 1 (451-019) ENERGITE THE PUNCH CLUTCH (476-009) AND ACTIVATE THE CARD PATTER (476-007)	COS-015) SET PROM OPERATIONAL CTRL (441) MHEX IN 4"/O MODE	
17.7	SET OUPT SEG CIR FF 1 AT 1 L. DI TF 7 (451-005.453- 016) INITIATE RER CYCLE (403- 002)	SET DUP! SED CTR FF 2 AT 1.C DF TF 7 (454-005, 453-012) CONTINUE ET = CYCLE	CLR OUF1 SED CTR FF AT T.E. OF TP 7 (454-005. 453-015)	CLR DUPT SFO CTR FF 2 AT 1.E. OF TF 7 (454-005) 457-011) 17 PUSH FF IS CLEIRED FRO- CECO TO FIRST CTCLE OF THIS PHISE IF PUSH FIS SET. UUPT SED CTR FF 7 REMINS SET IND INK LODE, MALO CTCLE OF THIS FASE OCCURS	CLR IMPUT PROV CICLE FF AT TE OF TP 7 (437-012) CLR IMPUT CICLE ALEAT FF IF TIELD DEFINITION CTRL FF IS CLEARED (437-005)	

Tabla 1.5.1. Primera fase de la Operación Automática de Sal \underline{i} da de Datos.

1.5.2. PERIODOS IMPORTANTES

De entre los diez pasos anteriores, el décimo presta mayor facilidad para la transferencia de datos. Es en este momen to en que se escriben los datos en la Memoria de Salida.

Si el modo en que se encuentra UNIVAC es el de perforación, dichos datos son perforados en tarjetas; si se encuentra en el modo de carga de datos, entonces dichos datos son los que fueron leídos de la tarjeta anterior y almacenados en la Memoria de Entrada. Así pues, este paso (10) es tomado muy en cuenta para el diseño del Interfase.

Para el caso de introducción de datos desde el Interfase ha cia el Registro de Datos, es necesario que este registro se encuentre previamente borrado (todos sus bits iguales a ce ro) con el fin de evitar "choques" o interferencias entre da tos diferentes. Este borrado deberá ser efectuado artificial mente por el Interfase, ya que como se ha visto, queda car gado este registro con el contenido de la Memoria de Entra da en el paso 10.

El período en que se tiene mayor facilidad para conseguir - el borrado del Registro de Datos cuando se desea introducir nuevos datos a través del Interfase, viene a ser el sexto (TP6 en la tabla 1.5.1.). Este período contiene a los pasos 4 y 10.

Durante este período se puede lograr el mencionado borrado sin alterar significativamente la normal realización de to da la secuencia, cosa que entrañaría mucho riesgo.

Si en el paso 4 se produjera el borrado del Registro de $E_{\underline{n}}$ trada como se produce en el paso 10, entonces se obtendría en definitiva el borrado del Registro de Datos en el paso 10, como puede deducirse de la figura 1.5.1.2.


Para el caso de lectura de datos desde UNIVAC hacia el Interfase, no hace falta efectuar este borrado ni ninguna otra operación adicional.

1.6. <u>DIAGRAMA DE TIEMPOS</u>


Los períodos y ciclos básicos de memoria a los que se hacia referencia en los puntos anteriores, pueden visualizarse en forma más clara en la figura 1.6.

En esa figura se tiene en la parte superior a la señal maes tra de reloj de UNIVAC denominada "H CLOCK", la cual es ge nerada por un circuito oscilador de frecuencia igual a 200 KHz. Este oscilador entrega pulsos cuadrados de 5 µseg. de período.


Un tren de 8 pulsos -desde tO hasta t7- constituye un "cí-



Inicio (FEED), desarrollo de la Primera Fase (SOSFF) y de las Fases 2-3 y 4 (PUSH FF) de la Secuencia Automática de Salida de Datos.



Desarrollo de la Primera Fase mostrando los Terceros Ciclos Básicos de memoria (FF1.2)



Tercer Cicio Básico de Memoria y escritura del dato en memoria (WR2)

$$t_1 \simeq 0.5 \ \mu s$$
 $t_6 = 80 \ \mu s$ $t_{11} = 5 \ \mu s$ $t_2 = 0.03 \ \mu s$ $t_7 = 40 \ \mu s$ $t_{12} = 2.5 \ \mu s$ $t_3 = 12.79 \ ms$ $t_8 = 120 \ \mu s$ $t_{13} = 2.2 \ \mu s$ $t_4 = 5 \ \mu s$ $t_9 = 25 \ \mu s$ $t_{14} = 0.3 \ \mu s$ $t_5 \simeq 1.1 \ s$ $t_{10} = 2.5 \ \mu s$

Figuras 1.6.2. Diagrama de tiempos de ciertas señales generadas en la S \underline{e} cuencia Automática de Salida de Datos de UNIVAC.

1.7.1. ZONAS DE LA MAQUINA

Se muestran en la figura 1.7.1. En la zona 10 o "Módulo de $Placas"^*$ es donde van a centrarse las conexiones del Interfase.




Figura 1.7.1. Localización de las zonas de la máquina UNIVAC 1710

^{*} Placas o cartas conteniendo a los circuitos electrónicos en este caso.

1.7.2. UBICACION DE LAS PLACAS

La ubicación de las placas dentro del Módulo, así como el fun cionamiento específico de cada una de ellas, se muestra en la figura 1.7.2. Las placas encerradas en líneas cortadas son

1 2 3 4 5 6 7	KEYEQARD C-BLE UPPER: EYEN PUNCH CABLE UPPER: ODD PUNCH CABLE UPPER: COLUMN INDICATOR CABLE UPPER: COLUMN INDICATOR CABLE [3616924 SHORT CARD FEATURE]						
3 4 5	UPPER: ODD PUNCH CABLE UPPER: COLUMN INDICATOR CABLE LOWER: PRINTER CABLE 3616924 SHORT CARD FEATURE						
ц 5 6	UPPER: COLUMN INDICATOR CABLE LOWER: PRINTER CABLE						
5 6	3616924 SHORT CARD FEATURE						
6							
	6 3616906 INPUT. DATA, PUNCH REGISTERS (7-8-9)						
7							
	3616906 INPUT, DATA, PUNCH REGISTERS (1-2-3)						
8	3616906 INPUT, DATA, PUNCH REGISTERS (0-5-6)						
. 9	3616006 INPUT, DATA, PUNCH REGISTERS (12-11-4)						
10	5030394 DATA PATH CONTROLS						
11	3616502 MEMORY TIMING AND DRIVE						
. 12	3616501 MEMORY SENSE AND INHIBIT (9-16)						
13	3616500 MEMORY STORAGE HODULE						
14	3616501 HEMORY SENSE AND INHIBIT (1-8)						
15	5030368 RIGHT JUSTIFY EKSP. SGL COL						
16	5030588 OPERATIONAL CONTROLS						
17	5030826 INTERSPERSED FEATURE						
. 18	23T49 Y11T2UL TK91R 8E30E04						
19	5030379 DATA ENTRY CONTROLS						
20	5032152 YERIFICATION ERROR CTRL. CLICK						
. 21	5030821 KB SPT. READ SPT. START O. S. C.						
22	5030370 PROGRAM CONTROL						
23	5030324 TIMING						
24	3618174 PTR. SPT PRT RELAY DOD EVEN						
. 25	3615163 KE FEED, PUNCH CONTROL						
26	3516905 OUPT SEQ CTR 1-4. AUX IN CTRLS						
27	5030375 HEH. SEL. SHIFT, ADV. PATTER						
28	3617485 FEED, INTERLOCK, PHOTOCELLS						
29	3516917 CLUTCH, BRAKE, EJECT, PADDLE						
30	3618161 OUTPUT SEQUENCE COUNTER 5-7						
31	3616902 UNITS ADDRESS RIGISTER .						
32	3616903 TENS ADDRESS REGISTER						
33	3615922 OUTPUT ADDRESS REGISTER						
34	3616926 READ CTRL, OUPT ADRS REG CTRL						
35	5032382 PRINT CONTROLS AND DELAYS (ODD)						
36	5032382 PRINT CONTROLS AND DELAYS (EYEN)						
. 37	3616921 PRINTER COMPARITOR (000)						
. 38	3616921 FRINTER COMPARITOR (EVEN)						
39	3616929 PTR XLATE, DATA REC 0, PUN FF						
40.	3616930 PTR CTR. CONSTANT DATA CTRLS						
41	3618162 READ CTR. INTERPRET CONTROLS						
Ч2	361816B OUTPUT CTRLS						
. 43	3618158 POD CHECK ACCUMULATOR, CONTROLS						
ដូច	3618166 POD CHECK MULTIPLICAND, CONTROLS						
¥5°	3618149 HOD CHECK MULTIPLIER, CONTROLS						
46	3618152 (3616933) MOD 10 (11) CHECK DIGIT DUTPUT						
¥7	F E.O. DIACNOSTIC MODULE LOCATION A						
пв	F.E.D. DIAGNOSTIC MODULE LOCATION B						

Figura 1.7.2. Ubicación de las Tarjetas en el "Bus"


opcionales, esto es, pueden ser insertadas o no en el "bus" del Módulo y cumplen funciones especiales.


1.7.3. CLASES DE ELEMENTOS

En las placas se tienen circuitos discretos e integrados. Los circuitos integrados son casi en su totalidad de la primera generación, es decir, son construídos en base a la tecnología RTL (Resistor Transistor Logic).

Los seis tipos fundamentales de "chips"* que existen en UNI VAC se muestran en la figura 1.7.3.1. Nótense los pines de alimentación V_{CC} y GND; así también el valor de V_{CC} = +6 V.

^{* &}quot;chips"., I.C., o circuitos integrados, son palabras que se usan indistintamente.





NOTE: I. ALL SCHEMATICS ARE SHOWN TOP VIEW

Figura 1.7.3.1. Clases de circuitos integrados utilizados en UNIVAC

Los bloques nominados "OI" que se aprecian en dicha figura, tienen su equivalencia en una compuerta NOR - ver figuras 1.7.3.2 y 1.7.3.3.




Figura 1.7.3.2. Circuito equivalente al bloque OI




Figura 1.7.3.3. Compuerta NOR equivalente al circuito anterior.

1.7.4. TECNOLOGIA RTL Y NIVELES LOGICOS

Como se ha visto, los chips de UNIVAC giran en torno al transistor y la resistencia.

Se han tratado de obtener en forma experimental los valores

numéricos del circuito equivalente al bloque OI de la figura 1.7.3.1. llegándose a la conclusión -ya expuesta- de que se trata de un circuito perteneciente a la tecnología RTL y con valores de resistencias aproximados a los que se encuentran entre paréntesis en la figura 1.7.3.2.

El valor de los niveles lógicos teóricamente es:

Los valores de corrientes se mantienen relativamente altos en comparación con los de la tecnología TTL utilizada más comunmente.

De la figura 1.7.3.2., para Q en saturación - ON - :

$$I_{c} = \frac{V_{cc} - V_{ce}}{R_{c}}$$

$$I_C \simeq \frac{6V - 0.15V}{640}$$

$$I_C \simeq 9.1 \text{ mA}$$

para Q abierto - OFF -: $I_C \simeq 0 \text{ mA}$

De algunas mediciones realizadas dentro de las placas en ple


no funcionamiento, se han sacado en promedio los siguientes resultados:

$$5.7V \le V_{OH} \le 5.9V$$
 $7 \text{ mA} \le I_{OH} \le 12 \text{ mA}$
 $0.1V \le V_{OL} \le 0.2V$
 $--- \le I_{OL} \le ---$

Las diferentes funciones aritmético-lógicas que efectúan las compuertas AND, CR, NAND; las funciones de los flip-flops, registros, etc., son realizadas por circuitos construidos sóla mente en base a los chips mencionados, conectándose a ellos elementos discretos externos como son resistencias, diodos y condensadores.

Puede anotarse que, utilizando la tecnología TTL por ejemplo, podría reducirse considerablemente el número de placas, el consumo de potencia y además, simplificarse mucho su construcción.

Los circuitos que conforman al "oscilador-reloj maestro", al "oscilador secundario para duplicación automática de columnas" y a los "inversores con tiempos de retardo" largo y corto, se dan a continuación.




Elementos usados en UNIVAC

1.7.5. FLIP - FLOPS

Como se aprecia en las figuras 1.7.5.1-4, los flip - flops son construídos a partir de los chips mencionados, con algunos diodos externos conectados a sus pines.

El flip-flop FF AI/OI de la figura 1.7.5.2., es utilizado para formar los Registros de Datos y de Entrada.






Figura 1.7.5.4. FLIP-FLOPS de UNIVAC y su función lógica

Se explica a continuación su funcionamiento con más detalle. Para ello se ha dibujado un circuito equivalente al flip-flop, que utiliza compuertas AND, NAND y NOR.




Figura 1.7.5.5. Circuito equivalente al flip-flop de la figura 1.7.5.2.

- a) Para poner en DATA un 1 lógico:
 - Poner en las lineas 1 y 9 un 1 lógico; cualquier trans<u>i</u>

ción posterior no afectará el estado del flip-flop.

- Otra forma es poner en 9 un 1 lógico y efectuar una tra \underline{n} sición positiva en 4.
- . Si pasa 9 desde 1 lógico a 0 lógico cuando 1 está en bajo, puede cambiar el estado del flip-flop.
- b) Para poner en DATA un O lógico:
 - Poner la linea 1 en O lógico, 4 en 1 lógico y efectuar \underline{u} na transición positiva en 9.

Cambia el estado del flip-flop con el cambio de cualquie ra de las lineas 1 o 4.

En resumen, para "cargar artificialmente" un dato en el flipflop, debe observarse lo siguiente:

Si se desea poner en DATA un 1 lógico, puede conseguirse és to simplemente haciendo que la línea 2 alcance un nivel de voltage correspondiente a 0 lógico; para cualquier estado previo del flip-flop.

En cambio, para poner en DATA un O lógico, deberán cumplirse ciertas condiciones previas en algunas líneas del flip-flop,

lo cual complica esta operación.

Por ello es conveniente <u>poner</u> <u>sólamente</u> <u>los datos correspondientes a l lógico</u>, <u>borrando previamente el contenido</u> <u>del flip-flop</u>, para evitar el caso de que éste posea un l lógico en DATA sin que se haya escrito ningún dato desde el exterior.

1.7.6. REPRESENTACION EN LAS LAMINAS DEL MANUAL

Todos los elementos existentes en UNIVAC son perfectamente identificados en las láminas del Manual de Servicio. Esta identificación incluye, como se encuentra indicado en las figuras 1.7.6.1-3, los siguientes aspectos:

- tipo de elemento; dado por el grupo de letras mayúsculas que están en la parte superior del bloque;
- número de la lámina en que se halla dibujado; que son los 3 números de la izquierda ubicados bajo el grupo de letras mencionado anteriormente;
- número con el que consta dentro de dicha lámina; que son los 3 números a continuación de los anteriores;
- su ubicación física en la máquina, dado por los siguientes items:

narlo con los niveles activos de las demás líneas que entran o salen del elemento.

Low

► Hi

- Los dos grupos de letras y números a la entrada de un bloque, señalan el pin correspondiente en la tarjeta y el pin del chip; de igual manera con las letras y números ubicados a la salida del bloque.

Para concluir este capítulo, cabe decir que se ha logrado \underline{a} barcar en éste lo más útil en lo que concierne al sistema \underline{e} léctrico y a la estructuración de UNIVAC; sin topar el aspe \underline{c} to mecánico.

Lo escrito hasta aquí, permite proseguir con certeza en el logro del Interfase con UNIVAC. Toca seguidamente hacer lo propio con el microprocesador Z-80.

CAPIIULQ II

<u>ESTUDIO DEL MICROPROCESADOR Z-80 DESDE EL PUNTO DE VISTA DE</u> INTERFASES

El microprocesador Z-80* es en materia de microprocesadores, uno de los más avanzados que se han construído últimamente..

Su diseño parte del microprocesador INTEL 8080 poseyendo sin embargo sobre éste, muchas ventajas, así:

- 158 instrucciones básicas;
- frecuencia de reloj de hasta 4.5 MHz en el modelo Z-80A;
- 5 líneas dedicadas a la comunicación con sistemas perifér \underline{i} co;
- alimentación simple de 5 V/90 mA;
- capacidad de realizar el "refresh" o refresco para memorias dinámicas;
- excelentes soportes en software como en hardware; etc.
- * En realidad se ha realizado en la práctica el Interfase con Z-80A que es la versión más veloz del Z-80 aunque en todo lo demás muy similar a este.

La capacidad que tiene Z80-CPU para aceptar interfases es a \underline{m} pliada enormemente por la serie de chips que se han constru \underline{i} do expresamente para tal fin y que se describen en el punto 2.4.

Un estudio a fondo de este microprocesador no viene al caso, mas bien se ha pretendido dar en este capítulo una somera visión de cómo se podría utilizar a Z80-CPU en el diseño y construcción de Interfases.

En el anexo, punto A.2.3, se incluyen las 158 instrucciones b $\underline{\acute{a}}$ sicas de Z80-CPU y otros datos de importancia. De esta forma, este capítulo se dedica únicamente al aspecto del hardware.




Figura 2.a. Diagrama en bloques de Z80-CPU




Figura 2.b. Los 22 registros de Z80-CPU

2.1. DESCRIPCION DE LOS PINES DE Z80-CPU

La descripción de los pines que tiene el chip Z80-CPU ofrece rá una idea panorámica de los dotes de este microprocesador al mismo tiempo que un conocimiento certero sobre la natura leza de las señales que entran y salen de él, de manera que se tendría ya la información suficiente para juzgar cuáles se ñales podrían ser utilizadas en el Interfase y cuáles son sus garacterísticas funcionales.

Los 40 pines o patas que posee el circuito integrado Z80-CPU se muestran en las figuras 2.1.1-2. En ellas se indica la no tación de cada una de las 40 señales de entrada/salida de CPU así como también el número de pin que ocupan.




Figura 2.1.1. El circuito integrado Z80-CPU




Figura 2.1.2. Pines de Z80-CPU agrupados según sus funciones

Seguidamente se explican las señales:

- AO-A15 : (address Bus); son 16 líneas que constituyen la vara o bus de direccionamiento de 16 bits en parallelo con una capacidad de hasta 64Kbytes de direc

cionamiento directo de memoria.

Son lineas "tristate"* de salida de CPU y lógica positiva - se activan en "High" (ver V_{OH} en la table 2.2.1.1) - .

- DO-D7 (Data Bus); son 8 líneas que constituyen la vara de datos. Sirven para el intercambio de palabras (bytes) de 8 bits con memoria y/o periféricos.

Son líneas tristate bidireccionales y de lógica positiva.

- M1 (Machine Cycle one); indica que el ciclo de máquina que está tomando lugar cuando se activa -se pone en "Low" (ver Vol en la tabla 2.2.1.1)- es el correspondiente al inicio de una nueva instrucción.

La señal sale de CPU y tiene lógica negativa.

- $\overline{\text{MREQ}}$ (Memory Request); indica que la vara de direccionamien

^{*} Las palabras "tristate" o "three-states" se usan para indicar que la $1\dot{1}$ nea o pin que sale del chip puede pasar a un estado de alta impedancia (high Z) que no es ni $1_{\rm L}$ ni $0_{\rm L}$.

to posee una dirección válida para la lectura o e<u>s</u> critura en memoria.

Es tristate, de salida de CPU y lógica negativa.

- TORQ (Input/Output Request); indica que la mitad inferior de la vara de direccionamiento contiene una di rección válida de entrada/salida para una operación de lectura o escritura en algún terminal periférico*. Se activa también cuando una interrupción está siendo reconocida, para indicar que puede ser colocado en la vara de datos un vector de respuesta a interrupciones.

Es tristate, de salida de CPU y lógica negativa.

- RD (Memory Read); indica que CPU se dispone a leer un dato desde la memoria o desde algún periférico (es ta línea debería ser utilizada para realizar la habilitación del elemento requerido).

Es tristate, de salida de CPU y lógica negativa.

- \overline{WR} (Memory Write); indica que la vara de datos conti<u>e</u>

^{*} Pueden estar conectados hasta 256 (28) terminales periféricos:

ne un dato válido para ser almacenado en memoría ó escrito en algún periférico.

Es tristate, de salida de CPU y lógica negativa...

- RFSH (Refresh); indica que los 7 bits inferiores de la vara de direccionamiento contienen una dirección de memoria que va a ser "refrescada"* y que la señal-MREQ debería ser usada para realizar una lectura de refresco a todas las memorias dinámicas.

La señal sale de CPU y tiene lógica negativa.

HALT (Halt state); indica que CPU ha ejecutado una instrucción dada por software de "alto" ("Halt") y que se encuentra aguardando una interrupción "no enmas canada" (cuando la máscara está habilitada) antes que la operación pueda concluirse. Mientras está aguardando, CPU ejecuta ciclos de "no-operación" para mantener la actividad del negresh o refresco de memorias:

La señal sale de CPU y tiene lógica negativa.

^{*} esto es, los mismos datos son sobreescritos para evitar su pérdida (oca sionada en las memorias dinámicas por una degradación de sus niveles a lo largo del tiempo).

- WAIT

(Wait); indica a Z80-CPU que la memoria o periféri co direccionado no se encuentra listo para la transferencia de datos. CPU entonces entra a un estado de espera que durará tanto como dure la actividad de ésta y durante todo este tiempo no podrá ejecutar ninguna operación.

La señal entra en CPU y tiene lógica negativa.

- <u>INT</u>

(Interrupt Request); esta señal es generada por al gún periférico y es atendida al término de la instrucción que está siendo ejecutada si el "flip-flop de habilitación de interrupciones controlado por software" se encuentra habilitado y la señal de BUSRQ no está activada.

La señal INT entra en CPU y tiene lógica negativa.

- NMI

(Non Maskable Interrupt); esta señal tiene mayor prioridad que INT y es siempre reconocida al final de la instrucción en curso, independientemente del status del flip-flop de habilitación de interrupciones. Cuando esta señal ha ocurrido, Z80-CPU se ubica automáticamente en la localidad 0066_H.

La señal entra en CPU y tiene lógica negativa.

- RESET (Reset); señal que inicializa a CPU de la siguiente manera:
 - vuelve a su estado original al flip-flop de habilitación de interrupciones;
 - encera al contador del programa (registro PC), así como a los registros I y R;-y
 - pone el modo de interrupción como en 8080A.

Durante el tiempo de "reset", las varas de datos y direccionamiento pasan a un estado de alta impedan cia y todas las señales de control que salen de CPU pasan al estado inactivo, de suerte que otros periféricos puedan ganar el control de estas varas y señales.

La señal RESET entra en CPU y tiene lógica negativa.

- BUSRQ (Bus Request); es usada cuando algún periférico ne cesita ganar el control de las varas de datos y cireccionamiento así como también de las señales de control tristate de salida. Todas ellas pasan a un estado de alta impedancia cuando esta señal se ha activado.

La señal entra en CPU y tiene lógica negativa.

- BUSAK (Bus Acknowledge); es la señal de reconocimiento de CPU que sirve para indicar al periférico que ha activado la línea BUSRQ, que en ese momento se encuentran ya las varas en su estado de alta impedancia y que el periférico puede empezar a controlarlas.

La señal sale de CPU y tiene lógica negativa.

- ϕ (Clock); es la señal de reloj que debe ser introde ducida a CPU hasta 4.5 MHz para Z-80A -.
- +5V, GND son las señales de alimentación del chip.

Hasta aqui la descripción de los 40 pines de Z80-CPU en su parte funcional. Empero, es necesario además saber sus carac terísticas eléctricas y rangos máximos para sus conexiones. Esto se precisa en el siguiente punto.

2.2. CARACTERISTICAS ELECTRICAS

Para completar el estudio iniciado sobre los pines de Z80 - CPU, es indispensable, sobre todo si se lo enfoca desde el punto de vista de la construcción del Interfase, el poseer la necesaria seguridad en el plano eléctrico, es decir, ana lizar las características eléctricas, rangos mínimos, máxi

mos y típicos y, en lo posible, tolerancias y capacitancias en la carga.

Como se entenderá, este análisis hecho cabalmente podría ll<u>e</u> var muchas páginas; pero puede también hacerse en forma co<u>n</u> cisa, agrupando a los principales parámetros con sus rangos, en cuadros que sean válidos para cualesquiera de los 40 pines que posee Z80-CPU.

En lo que se refiere a las características eléctricas que poseen los pines, éstas pueden ser agrupadas en:

- a) Características en DC o para el estado estable;
- b) características en AC o para el estado transitorio.

2.2.1. CARACTERISTICAS EN DC

Las características en DC para Z80-CPU se resumen en la ta bla 2.2.1.1 en la que pueden observarse también los rangos mínimos, típicos y máximos.

Los diferentes parámetros voltamperimétricos de los pines de Z80-CPU resultan ser totalmente compatibles con los niveles TTL. Los pines, sin embargo, poseen un reducido "{an-out"*

^{*} El "fan-out" es una característica de los IC's que da el número máx \underline{i} mo de circuitos similares que pueden ser alimentados por una misma \underline{i} nea de salida.

Absolute Maximum Ratings

Temperature Under Bias Storage Temperature Voltage On Any Pin with Respect to Ground Power Dissipation 0°C 10 70°C -65°C 10 +150°C -0.3V 10 +7V

1.5 W

11 250 mA para 280A 12 250 neeg, pora 2-80A

*Comment

Stresses above those listed under "Absolute Maximum Rating" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other condition above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may after device reliability.

D.C. Characteristics

TA = 0°C to 70°C. Vcc = 5V = 5% unless otherwise specified

Symbol	Parameter .	Min.	Тур.	Max.	Unit	Test Condition
VILC	Clock Input Low Voltage	-0.3		0.45	٧	
, AIHC	Clock Input High Voltage	V _{ce} [1]		V _{cc}	٧	
v _{IL}	Input Low Voltage	-0.3		0.8	ν	
v _{IH}	Input High Voltage	2.0	•	Vec	٧	
^V OL	Output Low Voltage			0,4	V	l _{OL} =1.5mA
V _{OH}	Output High Voltage	2.4			v	l _{OH} = -100μ _A t
lcc	Power Supply Current		90	200	nιA	t _c = 400nsec 12
I _{LI}	Input Leakuge Current			10	μΑ	V _{IN} =0 to V _{ec}
1 _{LOH}	Tri-State Output Leakage Current in Float			10	μА	V _{OUT} =2.4 to V _{cc}
LOL	Tri-State Output Leakage Current in Float			-10	μА	OLT=0.4/
l ^{LD}	Data Bas Leakage Current in Input Mode			=10	μΑ	0 < V _{IN} < V _{cc}

Tabla 2.2.1.1. Características en DC de Z80-CPU

siendo por ello conveniente el conectarlos a buffers de mane ra de poder conseguir el tener conectado a las varas un mayor número de cargas.

El valor máximo de capacitancia que tienen las líneas en DC se resume en la tabla 2.2.1.2.; y en la figura 2.2.1. se mues tra la forma más conveniente de realizar la conexión para la señal de reloj ϕ en Z80-CPU.

T_A = 25°C, f = 1 MHz, unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit	
СФ	Clock Capacitance	20	pF	
c ^{IM} .	Input Capacitance	5 .	pF	
c _{out}	Output Capacitance	10	рŀ	

Tabla 2.2.1.2. Capacitancia en los pines de Z80-CPU




Figura 2.2.1. Circuito que cumple los requerimientos para la señal ϕ en A.C. y D.C.

2.2.2. CARACTERISTICAS EN AC

En la tabla 2.2.2. constan las principales características \underline{e} léctricas en AC para las 38 señales de Z80-CPU (V_{CC} y GND se incluyen en las características en DC).

La figura 2.2.2.2. complementa a la tabla, definiendo gráficamente los diversos tiempos que se hallan simbolizados.

Algunas notas adicionales sobre las características en AC:

- 1. Los datos deberían ser habilitados hacia el bus de datos de CPU el momento en que \overline{RD} se active. Durante el recono cimiento de una interrupción, los datos deberían ser habilitados cuando $\overline{M1}$ y $\overline{10RQ}$ se encuentren ambos activados.
- 2. Todas las señales de control se hallan internamente sincronizadas, así, pueden a su vez encontrarse totalmente a
 sincrónicas con respecto a la señal de reloj φ.
- 3. La señal de $\overline{\text{RESET}}$ deberá permanecer activa por lo menos du rante 3 ciclos de reloj para lograr su fin.
- 4. $t_W^{(\phi H)}$ tiene garantizado un valor máximo de 200 µseg. para Z-80A.
- 5. Las señales de control y de direccionamiento (AO-A15) ti \underline{e} nen un retardo adicional de 30 nseg. para una carga capa citiva de 100 pf.

Con ésto se ha podido repasar prontamente sobre las características eléctricas y algo importante se ha concluído: todas
esas características son totalmente compatibles con los nive
les, velocidades de respuesta y lógica del sistema TTL.

 $T_A = O^{\circ}C$ to $70^{\circ}C$. $V_{CC} = +5V \pm 5\%$. Unless Otherwise Noted.

Signal	Symbol	Parameter	Min.	Max.	Unit	Test Condior
	I _c	Clock Period	4	2	psec	
φ	t _w . (ΦΗ)	Clock Pulse Width, Clock High	180		IISCC]
•	ι _{ν.} (ΦL)	Clock Pulse Width, Clock Low	180		nsec	1
	r. f	Clock Rise and Fall Time		30	nsec	
A ₀₋₁₅	¹ D (AD) ¹ F (AD) 1 _{acm}	Address Output Delay		200	nsec	C
		Delay to Float Address Stable Prior to MREO (Memory Cycle)		100	uzec	
			[1]		nsee	
	¹ aci	Address Stable Prior to TORQ, RD or WR (1/O Cycle) Address Stable From RD or WR	[2]		nsec	
	lca caf	Address Stable From RD or WR During Float	[4]		nsec	
_		Data Output Delay		350	nsec	
	¹ D (D)	Delay to Float During Write Cycle		100	пьес	
	(F (D)	Data Setup Time to Rising Edge of Clock During MT Cycle	100	145	nsec	· .
D ₀₋₇	^L SΦ (D) ^L SΦ (D)	Data Setup Time to Falling Edge at Clock During M2 to M5	100		nsec	C _L =100pF
0-7	dem	Data Stable Prior to WR (Memory Cycle)	[5] nsec			
	t _{dc1} .	Data Stable Prior to WR (1.0 Cycle)	[6]		ince	
	^t edf	Data Stable From WR	[7]			
	ιн	Any Hold Time for Setup Time	U.		nsec	
	¹DL⊕(MR)	MREQ Delay From Falling Edge of Clock, MREQ Low		130	nsec	
	DH4(MR)	MREQ Delay From Rising Edge of Clock, MREQ High		130	nsec	1
MREQ	TDH (MR)	MREQ Delay From Falling Edge of Clock, MRFQ High		150	nsev	C ₁ =50pF
	1w (MRL)	Pulse Width, MREQ Low	[8]] nsec	
	tw (MRH)	Pulse Width, MREQ High	[9]		nsec	
	^L DL <u>Ф (</u>]R) ^L DLФ (]R) ^L DHФ (]R1	TORO Delay From Rising Edge of Clock, TORO Low TORO Delay From Falling Edge of Clock, TORO Low TORO Delay From Rising Edge of Clock, TORO High		110	lisec	
IORQ				130	115Cc	(L=50pF
				130	nsec	
	IDHΦ (IR)	TORQ Delay From Falling Edge of Clock, TORQ High		150	iiset 	
	¹DLΦ(RD)	RD Delay From Rising Edge of Clock, RD Low		130	nsec	- C _L =50pF
RD.	IDL T(RD)	RD Delay From Falling Edge of Clock, RD Low		150	nsec	
	^t DHΦ (RD)	RD Delay From Rising Edge of Clock, RD High		130	usec	
	^t DHΦ (RD)	RD Delay From Falling Edge of Clock, RD High		150	usec	
	¹ DLΦ (WR) ¹ DLΦ (WR) ¹ DHΦ (WR) ¹ w (WRL)	WR Delay From Rising Edge of Clock, WR Low WR Delay From Falling Edge of Clock, WR Low WR Delay From Falling Edge at Clock, WR High Pulse Width, WR Low	<u> </u>	110	nsec	C _L =50pF
WR				130	nsec	
,,, , ,			4101	150	fisec	
			[10]	<u> </u>	nsec	
<u>M1</u>	¹ DL (M1) ¹ DH (M1)			160	nsec	C _L =30pF
MI				220	nsec	
	^I DL (RF) ^I DH (RF)			200	nsec	C _L =30pF
RFSH				200	ilsec	
WAIT	t _s (WT)	WAIT Setup Time to Falling Edge of Clock	70		nsec	
HALT	^t D (HT)	HALT Delay Time From Falling Edge of Clock		240	nsec	C _L =50pF
TŃT	t _s IT)	INT Setup Time to Rising Edge of Clock	70		nsec	
IMN		Pulse Width, NMI Low	60	 -	nsec	
	t _w (NML)					
BUSRQ	ts (BQ)	BUSRQ Setup Time to Rising Edge of Cluck	70	ļ 	nsec	
BUSAK	tDL (BA)	BUSAK Delay From Rising Edge of Clock, BUSAK Low BUSAK Delay From Falling Edge of Clock, BUSAK High		150	nsec	CL=50pF
11000m	¹DH (BA)		70	-		
RESET	1s (RS)	RESET Setup Time to Rising Edge of Clock			nsec	ļ
		Delay to Float (VIREQ, IORQ, RD and WR)	1	100	nsec	

|1] Iacm = 1 - 3H) + 1 - 120 [2] taci = tc - 40 [3] $t_{ca} = t_{w + c + 1} + t_{f} - 80^{\circ}$ [4] $I_{caf} = I_{w} + \pi I_{0} + f - 100$ |5: 1_{dem} = 1_e = 360 $|a| = t_{det} = t_{w} + t_{f} - 330$ [7] 1_{cdf}=1₄ =1₁+1_r-80 [8] 14 (MRH = 2 - 80 |q 1 (MR = 1 + (ΦH) 1 1 [10] Iw (WR, = t2 - 80

Ţabla 2.2.2. Características A.C. para Z80-CPU




Figura 2.2.2.2 Diagrama de tiempos para A.C. que mues tra gráficamente los tiempos a los que se refiere la tabla anterior.

2.3. <u>DIAGRAMAS DE TIEMPO PARA LOS CICLOS DE ENTRADA Y SALIDA</u> <u>DE DATOS</u>

Para saber como varían las señales durante las operaciones de entrada y salida de datos, se exponen los siguientes diagramas de tiempo:




Figura 2.3.1. Diagrama de tiempos para los ciclos de lectura/escritura de datos de/en memoria.




Figura 2.3.2. Diagrama de tiempos para los ciclos de entrada/salida de datos desde/hacia "puertas" o terminales periféricos.

Este último diagrama explica la forma como los datos provenien tes de alguna "puenta"* pueden ser leídos por CPU ó escritos en ella. Ambas operaciones, "Read" y "Write", han sido graficadas en el mismo diagrama.

En la operación de entrada de datos desde una puerta, se tienen que apenas iniciado el primer período de este ciclo, CPU direcciona a la puerta. Luego, al empezar el segundo período, activa las señales $\overline{\text{IORQ}}$ y $\overline{\text{RD}}$ que indican a la puerta que debe escribir ya un byte en la vara de datos. Se tienen a continua ción cinco semiperíodos para que los datos sean escritos y pue dan estar ya estables en la vara.

Las señales TORQ y RD regresan a su estado inactivo en la mi tad del último período (T3) escribiéndose en CPU el dato que se encontraba en la vara un instante antes.

Nótese que un estado simple de espera (Tw) es insertado automáticamente (en algunos sistemas con Z80-CPU son opcionales 3, 2, 1 o ningún Tw adicional). Con ésto se desea dar suficien te tiempo a la puerta para que decodifique su dirección y active la línea $\overline{\text{WAIT}}$ si requiere todavía de un mayor tiempo para responder.

^{*} Como "puerta" o "PORT" se comprende cualquier sistema externo que puede conectarse directamente a CPU. En este sentido la palabra "periferico" es utilizada para referirse a cualquier sistema externo que para acoplar se a CPU requiere de un Interfase previo.

En la operación de salida de datos hacia una puerta, la pue \underline{r} ta es direccionada apenas empezado el primer período de este ciclo. En el siguiente semiperíodo CPU escribe un dato en la vara y aproximadamente un semiperíodo más tarde se activan $\overline{10RQ}$ y \overline{WR} permaneciendo así por unos cinco semiperíodos al final de los cuales se desactivan y desaparece el dato después de un semiperíodo.

La señal $\overline{\text{WAIT}}$ también es utilizada para prolongar la duración de esta operación. Las demás señales de CPU no intervienen directamente en la realización de las dos operaciones anteriores.

2.4. SOPORTES EN HARDWARE PARA Z80-CPU

Es oportuno tener ya un conocimiento, aunque sea general, de algunos circuitos integrados fabricados para trabajar con Z80-CPU y conseguir su interfase con sistemas periféricos.

A continuación se enumeran algunos de estos chips que son $f\underline{\acute{a}}$ ciles de encontrar:

- Z80(A)-PIO : utilizado para realizar el Interfase con casi cualquier terminal periférico standard, a base de dos "puertas" de 8 bits en paralelo.
- Z80(A)-SIO : para el Interfase con hasta dos canales de co

municación serial de datos en forma asincrónica o no.

- Z80(A)-CTC: temporizador-contador cuádruple, para eventos en los que se requiera de diversas señales de relación.
- Z80(A)-DMA: para lograr el acceso directo a memoria por i \underline{n} termedio de dos puertas de 8 bits cada una.
- MK3886 : temporizador-RAM (memoria para entrada / salida : de datos desde/hacia sistemas periféricos).
- Z80(A)-DART: chip programable con control de "modem" para dos canales seriales independientes.

De los seis chips anotados se estudia más detenidamente a PIO puesto que, como se habrá podido advertir, es el que más se <u>a</u> dapta a los requerimientos del Interfase en curso.

2.5. EL CIRCUITO INTEGRADO PIO

Dada la necesidad que se tiene en este Interfase de transferir datos constituídos por varios bits en paralelo a una buena velocidad, se ha concluído que el elemento que serviría

mejor para ello es el circuito integrado Z80-PIO*, por lo que se ha hecho en esta parte un estudio de este circuito.

2.5.1. FUNCIONAMIENTO DE PIO

PIO es un elemento que sirve de puente en la comunicación CPUperiférico.

Se tienen en PIO tres varas tristate de 8 bits, una de ellas comunica a PIO con CPU y las otras dos comunican a PIO con el periférico a través de las "puertas" o "PORTs" A y B.




Figura 2.5.1. Esquema de la conexión CPU-PIO-Periférico

^{*} Similar a Z-80A PIO, con la única excepción de que este último puede operar a una mayor frecuencia.

Puede verse a PIO como si se tratara de cuatro localidades de memoria, dos de las cuales servirían para el intercambio de datos -puertas- y las dos restantes para determinar el modo de operación de las primeras.

Cuando se ha programado a alguna puerta como <u>puerta de salida</u> de datos, entonces CPU puede escribir un byte en ella como si lo escribiera en RAM. La puerta almacenará el dato y PIO ind<u>i</u> cará al periférico que se encuentra cargado. Así, el momento en que el periférico responda con una señal, saldrá el dato de la puerta hacia la vara que la une con el periférico; al mismo tiempo PIO activará una señal de interrupción dirigida hacia CPU, señal que puede ser atendida o no dependiendo de si se ha puesto o no la máscara a interrupciones.

CPU puede sobre-escribir datos en la puerta (propiamente, en el "Registro de Salida" que hay dentro de ella).

Cuando se ha programado a alguna puerta como <u>puerta de entrada</u> de datos, entonces CPU puede leer el dato contenido en ella (propiamente en su "Registro de Entrada"). Esta lectura puede efectuarse en cualquier momento y cualquier número de veces.

Por su parte, el periférico "es informado" de que ha sido leí da la puerta por CPU y que puede introducir ya otro dato. Es to lo hará enviando una señal a PIO que habilita el Registro

de Entrada.

Estos dos modos de operación de las puertas son los principales. Estan explicados gráficamente en el punto 2.5.5.

Otra característica propia de PIO es la de poder ser orogramado para que envíe una señal de interrupción automáticamente a CPU en el momento en que se tenga en alguna puerta un byte particular -que ha sido previamente introducido en PIO
para el efecto-. Así se consigue el Interfase con terminales
sumamente rápidos.

2.5.2. VENTAJAS DE PIO

La utilización de Z80-PIO implica varias ventajas, pues sien do construído expresamente para trabajar con Z80-CPU, su interconexión redundaría en la simplificación tanto del hardware como del software.

Simplificaría el software en cuanto que las instrucciones de entrada/salida de Z80-CPU son "Leídas" y atendidas por PIO. Las señales de control que PIO posee permite una respuesta in mediata a estas operaciones.

Simplificaría el hardware en razón de que:

- los problemas de tiempos de retardo, de respuesta, etc. que dan de lado;
- el sincronismo entre los dos circuitos integrados resulta elemental al tener ambos la misma señal de reloj φ;
- las señales de control que requiere, corresponden justamen te a algunas de las señales de control generadas en Z80-CPU*, entonces no es necesario generar ninguna señal auxiliar por medio de circuitos combinacionales externos.

Por otra parte, al ser PIO realmente un michophocesador en sí, viene a constituírse en el elemento fundamental para la realización de Interfases Interactuantes entre Z80-CPU y terminales periféricos sean éstos "torpes" o "inteligentes", sin ne cesidad virtualmente de lógica adicional; esto implica:

- menor costo para el Interfase;
- una casi completa adaptación de PIO al terminal deseado

^{*} al trabajar con el bus S-100, algunas de ellas cambian de nomenclatura.

(PIO puede particularizar su modo de funcionamiento por medio de la programación previamente introducida en él cuando es inicializado);

 posibilidad de trabajar con terminales sumamente rápidos o lentos por medio del sistema de "handshake"* que posee; y otras ventajas más.

Todas esas capacidades de PIO se comprenden mejor una vez que se conoce su estructura interna. Esta es tratada a continua ción.

2.5.3 DESCRIPCION INTERNA

Un diagrama de bloques, que describe la arquitectura interna de PIO se muestra en la figura 2.5.3.1. Allí pueden observar se el "Bus de Datos", las 6 "Líneas de Control" de PIO que se interconectan con Z80-CPU, el "Control Lógico Interno", las "Puertas" A y B de entrada/salida, el "Control Lógico para procesar las Interrupciones" y el "Bus Interno" que intercomunica a todos los anteriores.

^{*} el "handshake" o "darse La mano" es un protocolo sencillo de comunicación entre dos sistemas por el cual, el sistema más rápido espera has ta que el otro haya concluído su operación de recepción o envío de da tos para reiniciar el envío o recepción de nuevos datos.





Figura 2.5.3.1. Diagrama de bloques de PIO

Cada una de las puertas se compone de seis registros con un "Control Lógico para el handshake", como se ve en la figura 2.5.3.2.

Los seis registros corresponden a:

- un registro de 8 bits para los datos provenientes de algún terminal y que entran por una de las puertas;
- un registro de 8 bits para los datos que van a salir por la puerta hacia algún terminal periférico;
- 3) un registro de 2 bits para el control del modo de operación de la puerta; este registro es cargado desde CPU y de acuerdo a su estado lógico la puerta operará como:

- puerta de salida de datos;
- puerta de entrada de datos;
- puerta de entrada o salida de datos (bidireccionales);
- puerta de entrada y salida de datos (ciertos bits sirven para leer datos y otros para escribirlos en el periférico).



 Used in the bit mode only to allow generation of an interrupt if the peripheral I/O pins go to the specified state.

Figura 2.5.3.2. Diagrama que muestra los registros y la configuración de una puerta.

	D7	D6	D5	D4	D3	D2	D1	DO	palabra a escribirse
	M1	МО	Χ.	Х	1	1	1.	1	en el Registro de Control
									, -
.código del modo					signi ser e	fica scri	que to el	va ja mode	

X = no utilizado

Mo do .	M1	МО
de Salida .	0	0
de Entrada	0	1 .
Bidireccional	1	0
de Bit	1	1

Tabla 2.5.3. Selección del modo de operación de la puerta.

2.5.4. PINES

PIO posee, similarmente a Z80-CPU, 40 pines cuya descripción se encuentra resumida en las siguientes figuras.




Figura 2.5.4.1. Los 40 pines de PIO

out it




Figura 2.5.4.2. Descripción de las señales de PIO

Las señales "A RDY", "A STB", "B RDY" y "B STB" son utilizadas para el handshake.

Las señales "INT", "INT ENABLE IN" e "INT ENABLE OUT" sirven para el establecimiento de interrupciones -PORT A tiene una prioridad mayor que PORT B para la atención de alguna interrupción-.

Las señales "PORT B/A SEL.", "CONTROL/DATA SEL." y "CHIP ENA

BLE" se utilizan para el direccionamiento de las cuatro loc \underline{a} lidades de PIO.


CHIP ENABLE	PORT B/Ā SEL.	CONTROL/DATA SEL.	LOCALIDAD
0	O.	0	Puerta A.
0	0	1	Byte de control de la puerta A.
. 0.	1	. 0	Puerta B
0	1	1	Byte de control de la puerta B.

Tabla 2.5.4. Direccionamiento de los registros de datos y de control de PIO.

2.5.5. DIAGRAMAS DE TIEMPO

Los diagramas de tiempo dependen del modo de operación de las puertas de PIO.

- Puerta de salida de datos:



WR* = RD · CE · CTD · LORG

Figura 2.5.5.1. Puerta en el modo de salida

= reloj de CPU.

INT

 $\overline{
m WR}$ = señal proveniente de CPU que indica que va a ser escrito en el registro de salida de la puer ta direccionada el dato contenido en el bus de datos (en realidad esta señal no entra en PIO sino que equivale a las condiciones de - $\overline{
m RD}$ = 1 Λ $\overline{
m CE}$ = 0 Λ C/D = 0 Λ $\overline{
m IORQ}$ = 0).

Una vez que \overline{WR} regresa a su estado inactivo, pueden variar los datos del bus, que no variarán los datos cargados ya en la puerta.

PORT OUTPUT = registro de salida de alguna de las puertas de . . . PIO.

READY = señal generada por PIO que indica al periférico que la pueria se encuentra lista para enviar
el dato que acaba de ser cargado.

STROBE = señal que envía el periférico para habilitar la puerta y así tener a su disposición los datos ahí contenidos (en conjunto con READY realiza el handshake).

= señal de interrupción que envía PIO a CPU y per

mite, si así está programado, entrar en alguna r<u>u</u> tina de interrupción.

Las flechas y pequeños círculos en el diagrama indican la se cuencia, la dependencia y el estado lógico necesario de las señales para efectivisarse las transiciones.

- Puerta de entrada de datos:




Figura 2.5.5.2. Puerta en el modo de entrada

Nótese que los datos retenidos por el registro de entrada de la puerta, corresponden a aquellos que envió el periférico - un instante antes de deshabilitarse STROBE; READY pasa enton ces a su estado "stand-by" permaneciendo en él hasta cuando CPU ha efectuado la lectura de la puerta.

- Puerta bidireccional:

Es una combinación de los dos modos anteriores utilizando las 4 líneas para el handshake (de A y B).




Figura 2.5.5.3. Puerta bidireccional

La puerta A es utilizada en el ejemplo como puerta bidirecci<u>o</u> nal y la puerta B en el modo de Bit para efectuar el control de la operación.

- Puerta en el modo de Bit:




Figura 2.5.5.4. Puerta en el modo de "bit"

En este caso no se utiliza el handshake, pudiendo utilizarse las lineas de cualquier puerta para el control de la comun<u>i</u> cación.

2.5.6. CARACTERISTICAS ELECTRICAS; RANGOS MAXIMOS

Las características eléctricas de Z80-PIO con sus rangos máx \underline{i} mos para DC y AC pueden verse en las tablas 2.5.6-1-2 y la figura 2.5.6.2.

Symbol	Parameter	Min.	Max.	Unit	Test Condition
V _{ILC}	Clock Input Low Voltage	0.3	.45	V	
V _{IHC}	Clock Input High Voltage	Vcc-,6	Vcc+3	ν,	
v _{IL}	Input Low Voltage	-0.3	0.8	V	1
Ч _{IH}	Input High Voltage	2.0	Vec	V	
VOL	Output Low Voltage		0.4	· V	I _{OL} = 2.0 mA
V _{OH}	Output High Voltage	2.4		V	1 _{OH} = -250 μA
_ ¹cc	Power Supply Current		70	mA]
I _{LI}	Input Leukuge Current		10	μA	V _{IN} = 0 to Vcc
LOH	Tri-State Output Leakage Current in Float		10	μА	VOUT = 2.4 to Vec
LOL	Tri-State Output Leakage Current in Float		-10	μА	V _{OUT} = 0.4 V
ILD	Data Bus Leakage Current in Input Mode		±10	μА	0 < V _{IN} < Vcc
IOHD	Durlington Drive Current	-1.5	3.8	mA	V _{OH} = 1.5 V
	(P80-P87)				$R_{EXT} = 390 \Omega$
					Port B Only

 $TA = 0^{\circ} C$ to $70^{\circ} C$, $Vec = 5 V \pm 5\%$ unless otherwise specified

Tabla 2.5.6.1. Características D.C. de los pines de PIO




Figura 2.5.6.1. Circuito equivalente de carga a la salida.

 $TA = 0^{\circ} C$ to $70^{\circ} C$, $Vcc = +5 V \pm 5\%$, unless otherwise noted

SIGNAL	SYMBOL	PARAMETER	MIN	MAX	UNIT	COMMENTS
Ф	ቴ tw (ΦΗ) tw (ΦL) tr ti	Clock Period Clock Pulse Width, Clock High Clock Pulse Width, Clock Low Clock Rise and Fall Times	400 170 170	[1] 2000 2000 30	nsec nsec nsec	
	tн	Any Hold Time for Specified Set-Up Time	0		nsec	
CS, CE ETC.	t≥\> (C2i	Control Signal Set-Up Time to Rising Edge of 中 During Read or Write Cycle	280		nsec	
D ₀ .D ₇	[‡] DR (D) [†] S4 (D)	Data Output Delay from Falling Edge of RD Data Set-Up Time to Rising Edge of +During Write or MT Cycle	50	430	nsec nsec	(2) C _L = 50 pF
	^t D1 (D)	Data Output Delay from Falling Edge of IORQ During INTA Cycle.		340	nsec	[3]
	tF (D)	Delay to Floating Bus (Output Buffer Disable Time)	İ	160	nsec	
IEI	ts (IEI)	IEI Set Up Time to Falling Edge of IORQ During INTA Cycle	140		nsec	
IEO	[‡] DH (10) [‡] DL (10) [‡] DM (10)	IEO Delay Time from Rising Edge of IEI IEO Delay Time from Falling Edge of IEI IEO Delay from Falling Edge of M1 (Interrupt Occurring Just Prior to M1) See Note A.		210 190 300	nsec nsec nsec	[5] [5] C _L = 50 pF [5]
IORO	^т SФ (IR)	IORQ Set-Up Time to Rising Edge of Φ During Read or Write Cycle	250		nsec	
Mī	tsф (M1)	Mi Set-Up Time to Rising Edge of Φ During INTA or Mi Cycle, See Note B.	210		nsec	
RD	[†] SФ (RD)	RD Set-Up Time to Rising Edge of © During Read or M1 Cycle	240		nsec	
A ₀ .A ₇ .	ts (PD) tos (PD)	Port Data Set-Up Time to Rising Edge of STROBE (Mode 1) Port Data Output Delay from Falling Edge of STROBE (Mode 2)	260	230	nsec	[5]
B ₀ -B ₇	^t F (PD)	Delay to Floating Port Data Bus from Rising Edge of STROBE (Mode 2)		200	nsec	C _L = 50 pF
	^t DI (PD)	Port Data Stable from Rising Edge of IORQ During WR Cycle (Mode 0)		200	nsec	(5)
ASTB, BSTB	tw (ST)	Pulse Width, STROEE	150		nsec	
TNT	^t D (IT) ^t D (IT3)	INT Delay Time from Plising Edge of STROBE INT Delay Time from Data Match Durir 7 Mode 3 Operation		490 420	nsec	
ARDY, BRDY	^t DH (RY)	Ready Response Time from Rising Edg. of IORQ . Ready Response Time from Rising Edge of STROBE		t _c + 460 t _c + 400	nsec	(5) C _L = 50 oF (5)

Tabla 2.5.6.2. Características A.C. de PIO

 $TA = 25^{\circ} C, f = 1 MHz$

Symbol	Parameter	Max.	Unit .	Test Condition
Сф	Clock Capacitance	10	рF	Unmeasured Pins
CIN	Input Capacitance	5	pF	Returned to Ground
COUT	Output Capacitance	10	рF	

Tabla 2.5.6.3. Capacitancia en los pines de PIO




Figura 2.5.6.2. Diagrama de tiempos a los que se refiere la tabla anterior.

Se concluye del análisis de las tablas, que las características son similares a las dadas para Z80-CPU.

Con ésto se ha realizado el estudio de Z80-CPU y Z80-PIO en una forma breve. El continuar en él y profundizarlo requeriría el traer a colación ejemplos de aplicación práctica para un gran número de casos que puedan darse, ejemplos que, pese a ser muy valiosos para una comprensión mejor del asunto, no se los ha incluído porque irían a extender demasiado el capítulo; sin embargo, en la construcción del Interfase - Capítulo III -, se espera el saber aprovechar de las capacidades - vistas de ambos integrados.

El estudio (enminentemente bibliográfico) de este capítulo, ha estado apuntado a lo que concierne con la comunicación mi croprocesador - sistema periférico; y dentro de ello, al hardware.

El software toma importancia el momento en que se conocen ya la aplicación específica del Interfase y el hardware en el que se desarrollará. Estos dos aspectos, la configuración - del hardware y la dirección que requerirá el software, se podrán hallar en el capítulo siguiente.

$\underline{C} \ \underline{A} \ \underline{P} \ \underline{I} \ \underline{I} \ \underline{U} \ \underline{L} \ \underline{Q} \qquad \underline{I} \ \underline{I} \ \underline{I} \ \underline{I}$

INTERFASE

3.1. DIVERSAS POSIBILIDADES PARA EL INTERFASE

El estudio llevado en los capítulos anteriores hace que se puedan ya visualizar algunas formas de realizar el Interfase entre los dos sistemas Z80-CPU y UNIVAC para lograr una com \underline{u} nicación bidireccional de datos.

Algunos factores que se toman en cuenta para el diseño son:

- Factor económico; que implica optimización de costos en su construcción.
- Velocidad de envío de datos; que para el presente caso es relativamente baja, lo cual permite obviar problemas propios de las líneas de transmisión como son irradiaciones, atenuaciones, ruido por reflexiones en guías de onda, etc.
- Tiempo efectivo de ocupación de CPU; el cual debe minimiza<u>r</u> se, esto es, procurar no interferir en los procesos norm<u>a</u> les que realice CPU.
- Simplificación; procurando mantener sencillez y claridad en

el diseño, a sabiendas de que esto significa una mayor <u>ga</u> rantía de su funcionamiento y también mayor facilidad para la implementación de eventuales cambios y mejoras.

Así pues, tomando en cuenta estos factores y la índole del trabajo, se proponen algunas posibilidades:

- a) La forma talvéz más obvia de realizar el Interfase, es te niendo un acceso directo a la memoria de UNIVAC y así po der escribir y leer datos de ella. Esta forma, sin embargo, presenta dos grandes dificultades:
 - 1) La habilitación de las memorias de Entrada y de Salida se realiza automáticamente bajo determinadas condicion nes de los Registros de Control y en sincronismo con la señal de reloj de UNIVAC, como se ha anotado en el punto 1.3; y,


Por estas razones ha sido relegada esta posibilidad.

b) Una posible forma de introducir datos a la Memoria de Entrada, puede ser "simulando" la digitación de teclas del "Keyboard" a base de switches comandados desde el micro-

computador. Esto requiere, sin embargo, de un bien elaborado circuito combinacional que pueda reproducir la "Matriz de Datos del Keyboard" - figura 3.1.b -, junto con algunas señales indicadoras dirijidas hacia flip-flops de Control, que son las que se indican en el período asíncróni co de la operación de "Key-In" para el modo de Perforación en la tabla 3.1.

Aún más, esta forma de introducción de datos requeriría - por lo menos un tiempo de espera entre datos .de: más de 12.3 mseg., cosa que sí constituye una seria limitación.

- c) Otra forma de realizar el Interfase puede ser aprovechando la detección de datos desde la estación lectora de UNIVAC estando en el modo de Verificación o de Carga de Datos-figura 3.1.c-; y, para la perforación de datos, los Registros de Salida hacia las bobinas ("Punch Coils ODD/EVEN" en las figuras 1.2 y A.3.4), pero, el mayor inconveniente sería el mantener el sincronismo de Z80-CPU con UNIVAC du rante todo el proceso de lectura ó perforación de tarjetas.
- d) En el punto 1.4 se han descrito algunas operaciones automáticas que realiza UNIVAC para la transferencia de datos entre sus diversos registros y memorias; de ellas se ha puesto especial énfasis en la Secuencia Automática de Sa lida de Datos, pues parece ser realmente la más adecuada



1. PUNCH MODE KET-IN DATA OPERATION

THE FLACE WODE (327) KET-IN DATA OPERATION CONSIST OF TWO BASIC WEMORT DICLES
THE FIRST CICLE REPLACES THE DATA IN WEMORY WITH THE DATA JUST ACTION IN THE DICKEMENTS
THE COLUMN INDEX INDICATOR (310, 311) THE SECOND CICLE CHECKS THE PROCESS ASSOCIATION AUTOMATIC OPERATIONAL CONTROLS (SAIP, DUP, SMIFT, FEED, ETC) (THE AUTOMATIC
OPERATIONAL CONTROLS ARE ONLY EFFECTIVE IN AUTOMATIC WODE)

_ i	151 CYCLE	2KD CYCLE	JRD CYCLE
PINOHOUS \$21X-	GENERATE RE SPT (331-001) AB DATA CATED TO INPUT REG (316 THRU 321) GENERITE INPUT DATA ALERT (342-010) SET INPUT CICLE ALERT FF (333-006)		
TP 0	SET IMPUT CYCLE FF (333-011) INITIATES WEW CYCLE (303-004))	CONTINUE IN NEW YEN CYCLE . (303-004)	CLR INPUT CTCLE FF IF IMPUT CTCLE ALERI FF IS CLEARED (333-010) OR PERFORMA WITO- WATIC OPERATION DETECTED DURING PROW LOOK AHEAD CYCLE
TP 1	INPUT ADRS REG TO MAR (307-009) (ADDRESSES INPUT MEM)	INPUT ADRS REG TO WAR (302-005) CHECK PROW 59 (327) FOR PROW LOCATION (302-003)	
TF 2	GENERATE READ WEW STROBE (300-01) INPUT WER TO DATA RES (316 THRU 321)	GENERATE READ MEM STROBE (303-011) SELECTED PROM MEM TO DATA REG (315 THRU 371) AND PROM REG (335)	
T ? 3			
17.4	CLR CATA REG (324-003)		
IP 5	IMPUT REG TO OATA REG (324-008, 316 THRU 321)	CLR PRCY OPERATIONAL CON- TROLS (325-001) THEN NEW FIELD DETECTED	
TP 6	GENERATE BRITE DEV STROBE (303-015)	GENERATE BRITE MEM STROBE (303-015) SET FREW OPERATIONAL CONTROL IF IN AUTO MODE (335)	
TP 1	DPERATE CLICK (331-D141 INCREMENT INPUT ADRS REG (309-DD) CLR INPUT REG (374-018) SEI INPUT PRG (CICLE FF AT I E OF IP 7 (333-012)	CLR INPUT CYCLE *LERT FF IF FIELD DEFINITION CIRL FF IS CLEARED A333-005. CLR INPUT PPGW *SCLE FF AT I E OF IP 7 (333-012)	

Tabla 3.1. Proceso de entrada de datos por teclado.




Figura 3.1.c. Estación de lectura com sus amplificadores.

para propósitos del Interfase.

La primera fase de esta secuencia automática dá la posibilidad de manejar los datos desde el exterior y para ésto se han descrito a continuación por lo menos dos métodos; ambos tienen sus propias ventajas y desventajas.

1) El primero utilizaría una memoria adicional dedicada a al macenar los 80 datos provenientes de una tarjeta procesa da en UNIVAC ó escrita por Z80-CPU. El almacenamiento y la lectura de los datos se realizaría en forma asincrónica, lográndose de esta manera un mínimo de inferencia en ambos sistemas y una alta independencia en sus funcionamientos individuales.

El diseño del circuito para este método requiere, en con traparte, cierta laboriosidad y atención en lo que respecta al software*.

2) El segundo método, que es el desarrollado en el presente trabajo, realiza la transferencia de datos directamente entre los dos sistemas. No existe ninguna memoria interme

^{*} Se trabajó inicialmente en este diseño, pero no se prosiguió al ser ne cesario desarrollar un software algo sofisticado.

dia, requiriendo por tanto un funcionamiento más coordina do (handshake) entre ellos. Por otra parte, su construcción se torna más sencilla, segura y económica.

En este método es posible aprovechar las capacidades de interrupción de PIO; sin embargo, por asuntos de simplicidad en la programación y por la configuración del sistema en que se halla insertado el Interfase (existen otros periféricos con igual o mayor prioridad, que pueden, en determinado caso, requerir la atención de CPU en el preciso momento en que se esté llevando a cabo la Secuencia Automática de Salida), no se ha hecho uso de tales capacidades de interrupción.

Una vez escogido el método, se procede al desarrollo del d \underline{i} seño. Su diagrama de bloques se presenta a continuación.

3.2. DIAGRAMA DE BLOQUES PARA EL METODO ESCOGIDO

Se pueden observar en el diagrama de la figura 3.2 (pág. 128.b) los elementos principales de que va a constar el diseño, así como también el flujo de las señales de datos y de control que intervendrán en él.

Z80-CPU y UNIVAC están, en el diseño, enlazados por PIO, que tiene como principal función el coordinar la comunicación de datos en ambos sentidos; la puerta A está en el modo de Sal<u>i</u>

da y la puerta B en el modo de Entrada de datos.

El bloque "PROM" sirve de "traductor de códigos"; así, un carácter codificado en ASCII a la entrada es convertido al código IBM-Hollerith a la salida, o también, un carácter codificado en IBM-Hollerith a la entrada es convertido al código ASCII a la salida, dependiendo de la dirección de los datos.

Los bloques de "Control de Flujo" permiten el paso o no de los datos. Estarán conformados en general por elementos tristate habilitados por determinadas señales de control.

El bloque de "ENCODIFICACION" reduce las doce líneas de datos del Código IBM-Hollerith, a siete líneas que direccionan a PROM.

El bloque de "DECODIFICAÇION" extiende las 8 líneas de sal \underline{i} da de PROM, a doce líneas que corresponden al dato en el $C\underline{\delta}$ digo IBM-Hollerith.

Estos dos bloques últimos coadyuvan a PROM en su tarea de traducción de códigos.

El bloque de "Compatibilidad de Niveles Eléctricos" lleva los niveles lógicos de UNIVAC a los correspondientes TTL y vice versa, favoreciendo a la manipulación de señales de UNIVAC.

Los bloques "Feed - Clear" y "Clear Register" permiten opera ciones como "alimentación de nueva ficha en UNIVAC", " termi nación de una condición de error en UNIVAC" y "enceramiento del Registro de Entrada".

El bloque "Control Lógico" dirije el funcionamiento de los restantes bloques durante las diversas operaciones que se efectúan.

Las diversas señales que parten de este bloque, posibilitan mantener orden en el flujo de datos y en el funcionamiento individual y colectivo del sistema. (Gran parte de estas se ñales son generadas por los registros indicadores del proceso de la Primera Fase de la Secuencia Automática de Salida de Datos de UNIVAC).

3.3. FUNCIONAMIENTO DE CADA BLOQUE

En los siguientes puntos se explica el funcionamiento y el contenido de cada bloque, advirtiéndose que su desempeño de<u>n</u> tro ya de todo el sistema en pleno trabajo, se ve más claro una vez realizada la interconexión de bloques, en el punto 3.4.

3.3.1. BLOQUE DE COMPATIBILIDAD DE NIVELES ELECTRICOS Y CONTROL DE FLUJO DE DATOS HACIA UNIVAC

Como ya se ha anotado, los niveles voltamperimétricos de UN \underline{I} VAC y Z80-CPU (o TTL) resultan ser distintos. Es por ello conveniente en primer lugar hacer compatible los niveles de UN \underline{I} VAC con los niveles más familiares TTL. Esto se ha conseguido con la ayuda de los siguientes circuitos:

a) Recepción de señales provenientes de UNIVAC




Figura 3.3.1.1 Circuito para la recepción de señales de UNIVAC.

 R_1 y R_2 aseguran la existencia de un 1_{L} mientras no haya activación de la línea de dato, $\overline{\text{DATA}}$.

Para determinar R_1 , R_2 y D, se consideran los circuitos equivalentes de entrada y salida LSTTL* y UNIVAC respectivamente.

^{*} Se ha trabajado con la tecnología LSTTL por razones de menor consumo de potencia primordialmente, así como también por su aceptable fan-out. En el anexo, punto A.3.2, se tienen los circuitos equivalentes de entra da y salida de algunas familias.




Figura 3.3.1.2. Circuito anterior incluyendo los circuitos \underline{e} quivalentes conectados en los extremos.

Los cálculos siguientes mantienen cierta "holgura" en los valores numéricos.

-- Para B = 1_L :

$$V_B = 6 V$$

$$V_2 = 6 V$$

$$V_1 = 5 V$$

$$I_D = 0 \text{ mA}$$

 R_1 , R_2 y D prácticamente no infieren con su valor.

-- Para $B = O_L$:

$$V_B \simeq 0.2 V$$
 $V_2 \simeq 0.2 V$

es conveniente que D sea un diodo de Germanio para que el voltaje transmitido a V_1 se encuentre dentro del margen aceptado como O_1 ; entonces,

$$V_D \simeq 0.3 V$$

$$V_1 \approx 0.5 V$$

Se trata de tener a I_{T} de un valor relativamente pequeño de suerte de no alterar mayormente la carga original de Q.

Para una velocidad de respuesta del circuito mediana y un co $\underline{\mathbf{n}}$ sumo de potencia algo bajo, se toman

$$R_1 = R_2 = 10 \text{ K}\Omega$$

entonces,

$$I_{R_1} \simeq 0.58 \text{ m/A}$$

$$I_{R_2} \simeq 0.45 \text{ mA}$$

Según la tabla A.3.3.: $I_{IL} \leq -0.36 \text{ mA}$

con lo que,
$$I_D \approx 0.81 \text{ mA}$$

$$I_T \simeq 1.39 \text{ mA}$$

El circuito anterior puede ser mejorado con el fin de disminuir el efecto del ruido inducido en la línea, ruido que es

producido entre otras causas, por las transiciones de estados en los circuitos de UNIVAC por donde atravieza.

En la siguiente figura se observa el "filtro R-C" dispuesto para el efecto.




Figura 3.3.1.3. Circuito de la figura anterior en el que consta el filtro RC.

Hallando valores para R y C:

(Para las siguientes operaciones numéricas sólamente se con sidera el caso en que $V_B = 0_L$ que es el que interesa. Cuando $V_B = 1_L$ prácticamente no hay cambio en los valores de voltajes y corrientes).

(Los valores numéricos son promedios; no por ello se resta $v_{\underline{a}}$ lidez a los resultados).

La constante de tiempo de la red τ viene dada por la fórmula:

$$.\tau$$
 |seg| = R| Ω | x C|f|

es conveniente un valor de τ desde unos 100 nseg, hasta unos 300 nseg. para una respuesta moderada a los pulsos de datos (cuyos anchos son de 2.5 µseg.).

Según la tabla A.3.2. del anexo, para LSTTL:

$$V_{IL} \cdot max = 0.7 V$$

asumiendo: $V_c < 0.7 V$

entonces, $0.2 \text{ mA} \times \text{R} < 0.7 \text{ V} - 0.5 \text{ V}$

R < 1 K

Se toman: $R = 470 \Omega$

C = 220 pf

con lo que $\tau = RC = 103 \text{ nseg. (aceptable)}$

 $V_{c low} = 0.6 V$ (aceptable)

El circuito de la figura 3.3.1.3. actúa en la detección del nivel lógico de ciertos flip-flops de UNIVAC que indican su

status y que son indispensables para el Bloque de Control; $\underline{\acute{e}s}$ tos son: \overline{SOSFF} , \overline{LD} \overline{DATA} , \overline{PUSH} \overline{FF} , \overline{ERROR} , $\overline{WR2}$, $\overline{FF1}$ 2 e \overline{INH} .*

b) Envío y recepción de datos a/de UNIVAC por una misma línea.-

Para este caso se ha construído, a partir del circuito ant $\underline{\underline{e}}$ rior, el siguiente:




Figura 3.3.1.4. Circuito para envio/recepción de datos a/de UNIVAC.

Cuando se requiere la recepción de datos, los "Buffer-Drivers"**

pasan a su estado de alta impedancia, de manera que dicha <u>o</u>

peración se efectúa en la misma forma a la descrita en la pa<u>r</u>

te (a).

^{*} Se estudian en los puntos 3.3.4.2 y 3.3.9.

^{**} En el anexo, punto A.3.7.7., son descritos.

Para el envío de datos, los Buffer-Drivers deberán imponer un 0_L en el punto B (conforme se había anotado en el punto 1.7.5 el envío de datos se lo efectúa por el envío de un 0_L en la $1\underline{i}$ nes \overline{DATA} , la misma que normalmente se encuentra en 1_L).

En el punto A.3.4. del anexo, se ha hecho un estudio para de terminar la máxima corriente I_{OL} que demandaría una línea de dato para poder ser impuesta un O_L . Se ha encontrado que la línea "L DATA REG FF7" es la que tiene el mayor número de car gas y que para su activación, requiere de una corriente I_{OL} máx = 26 mA -durante 2.5 µseg.- Este valor sí es factible de conseguir con los IC anotados.

El circuito de la figura 3.3.1.4 es utilizado para la detección y manejo de las doce líneas de datos provenientes del R \underline{e} gistro de Datos de UNIVAC.

c) Envio de señales hacia UNIVAC

Para el envío de señales hacia UNIVAC se han construído los siguientes circuitos:




Figura 3.3.1.5. Circuito para el envío de señal hacia UNIVAC




Figura 3.3.1.6. Circuito para el envío de señales con alto fan-out.

El circuito de la figura 3.3.1.5. viene a ser la sección de salida del circuito representado en la figura 3.3.1.4. Es utilizado para la alimentación automática de nueva ficha y para el borrado general de UNIVAC por control remoto desde el microcomputador.

El circuito de la figura 3.3.1.6. utiliza un transistor tipo PNP 2N1305 de buena respuesta de frecuencia y alta corriente de colector. Sirve para el borrado de los 12 bits del Registro de Entrada de UNIVAC, en donde se necesita un elemento con alto fan-out.

Así pues, el Bloque de Compatibilidad de Niveles Eléctricos y Control de Flujo de Datos hacia UNIVAC, lo conforman los circuitos de las figuras 3.3.1.3 - 4 - 5 y 6.

3.3.2. BLOQUE DE ENCODIFICACION*

Las doce lineas de datos provenientes de UNIVAC, producen al combinarse, los 66 caracteres alfanuméricos diferentes** que se indican en la tabla 3.3.2.1.

Un menor número de líneas puede brindar la misma información y resulta ser más manejable para objetos del Interfase. Este ha sido un motivo para realizar la encodificación.

Otro motivo es el de minimizar el costo, pues es más económico el uso de elementos como PROM, DRIVERS, etc., de menor número de líneas de entrada y salida (es decir, de menos capacidad).

Dado que la PROM utilizada en este Interfase*** sirve para realizar las recodificaciones Hollerith+ASCII y ASCII + Holle rith; y, siendo que el código ASCII se compone de 8 bit / carácter, con el bit más significativo fijo en OL, entonces es deseable que PROM posea 8 bits de salida en paralelo y ocho pines de direccionamiento con uno de ellos actuando de indi

^{*} Se usa el término "encodificación", para significar una codificación que va de más a menos número de elementos de código.

^{**} No se toma en cuenta el caso de perforación múltiple o MULT PUNCH en el que se pueden sobreescribir uno o más datos.

^{***} Se la estudia en el punto 3.3.5.

TABLA DE CODIGOS DE LA 1701 VP Y 1710 VIP PARA LA LINEA UNIVAC 9000

<u> </u>			
SIMBOLOS Y CARACTERES	CODIGOS (somas de la tarjera Hollerith)	SIMBOLOS Y CARACTERES	CODIGOS (30mes de la tarjeta HoN-)
A	12-1	8	8
B C	12-2 12-3	9 0	9
	12-4	#	3-8
E F	12-5 12-6	, (coma) \$	0-3-8 11-3-8
G	12-7		12-3-8
Н	12-8 ·	-11	11
1	12-9	. + '	12-6-8
J K	11-1 11-2	. —	. 0-5-8 11-5-8
L L	11-3	ç	12-2-8
· M	11-4	. 0-2-8	. 0-2-8
. N O	11-5 11-6		12-7-8 12
P	11-7	12-0	12-0
Q R	11-8 11-9	>	0-6-8
S	0-2	•	2-8
T	· 0-3	'	11-6-8 11-7-8
U	0-4	· (apóstr.)	5-8
V W	0-5 0-6	11-0 ?	11-0
x	0-7	«	0-7-8 7-8
Y	0-8	=	6-8
. <u>Z</u> .1 ·	0-9 1	· !	11-2-8 12-5-8
2	2		4-8
3 4	3	%	0-4-8
5	4		11-4-8
6	5 6	< /	12-4-8 0-1
7	7	SPACE	

cador del sentido de la recodificación. Este ha sido el motivo por el que se ha hecho que la encodificación reduzca el número de las líneas de datos de doce a siete.

Un 8-Line-To-3 Line Priority ENCODER se constituye en el el \underline{e} mento básico de este bloque.

Poniendo ahora atención al hecho de que la capacidad potencial de información a la entrada del ENCODER es mayor que a su salida (teóricamente 2^8 combinaciones diferentes a la entrada pasan a ser 2^3 combinaciones diferentes a la salida - no se cuentan EO y GS -), entonces cabría decir que se va a producir una "disminución de la información" que atraviese por este Bloque.

Pues bien, analizando la tabla 3.3.2.1 se puede comprobar que los códigos -zonas- 1,2,3,4,5,6,7 y 9 nunca se dan simultá neamente. Esta característica del *Código IBM para tarjetas* - Hollerich es aprovechada para salvar el "inconveniente" ano tado cuando son éstas líneas las que se conectan a la entra da del ENCODER.

En la tabla de verdad del ENCODER se nota que existe un mismo status de salida para dos combinaciones diferentes a la entrada (cuando IO es O_L y cuando todas las entradas IO - 17 son 1_L). Por ello la entrada de IO a 1_L en forma permanente

y se ha antepuesto al ENCODER un circuito combinacional abase de compuertas AND tipo Open Collector, con el fin de con seguir una nueva combinación para el caso de tener activa la zona 1; esta combinación no debe ser alterada ni sufrir equí voco para ningún código válido, incluyendo aquellos en que se active la zona 1 conjuntamente con otra zona.

Con esta salvedad se sigue manteniendo el número de siete l \underline{i} nea a la salida de este bloque.

En la siguiente figura se ha desarrollado el Bloque de $\operatorname{Enc}_{\underline{o}}$ dificación, poniendo atención a lo dicho.




Figura 3.3.2.1 Bloque de ENCODIFICACION

La disposición de las líneas de la figura facilita mucho el trabajo de encodificación, así:

- las líneas L12, L11 y L0, las mismas que generan un buen número de combinaciones, atraviezan el bloque sin alteraciones;
- la línea L8 pasa también sin alteración, pero es activada junto con L9 el instante en que existe un dato en L1;
- La linea L1 es "reemplazada" por una combinación de L8 y L9; esto es, la activación simultánea de L8 y L9 (que nun ca sucede conforme a la tabla 3.3.2) se "lee" como dato en L1;
- las líneas L2, L3, L4, L5, L6, L7 y L9, las cuales nunca se activan simultáneamente, son conectadas al ENCODER y reducidas a 3 líneas.

Las cuatro compuertas AND Open Collector intervienen en la formación de la combinación que reemplaza al dato L1 por medio del AND cableado (el valor de las resistencias se lo ha tomado de 1 $K\Omega$ como un valor aceptable).

Gracias a esta disposición, la codificación de los caracteres en los que intervienen 2 y 3 líneas, se efectúa sin problemas con la activación de las respectivas líneas.

La tabla 3.3.2.2. resume la codificación de las 12·líneas que entran al Bloque, en 7 líneas que salen del mismo.




Figura 3.3.2.2. Conexión equivalente al circuito combinacional de las compuertas AND Open Collector , $\qquad \qquad \text{pero no realizable por los valores de } 0_1 \; .$

·	·
LINEAS ACTIVADAS	LINEAS ACTIVADAS
A LA ENTRADA	A LA SALIDA
L12	AO
L11	A1
L8	A2 .
LO	А3
L1	A2, A4, A5, A6
L2	A 4
· L3	A 5
L4	A4, A5
L5	A6 ·
L6	A4, A6
L7	A5, A6
L9	A4, A5, A6
ninguna	ninguna

Tabla 3.3.2.2 Encodificación de líneas

3.3.3. BLOQUE DE DECODIFICACION

Los datos que salen desde el Interfase hacia UNIVAC deben ir codificados en 12 zonas, conforme a la tabla 3.3.2.1., lo cual implica que los 8 bits de salida de PROM sean extendidos a 12. Esta función es justamente la que desempeña el presente Bloque.




Figura 3.3.3. Bloque de Decodificación

Un 3-To-8 Line DECODER es el elemento básico de este Bloque.

Por iguales motivos a los expuestos en el punto 3.3.2., se han generado a las líneas L2, L3, L4, L5, L6, L7 y L9 desde

el DECODER.

La tabla 3.3.3 resume la decodificación, de 8 líneas que en tran al Bloque, en 12 que salen de él con la codificación de seada.

LINEAS ACTIVADAS.	LINEAS ACTIVADAS
.A LA ENTRADA	A LA SALIDA
ф0	. L12
• ф1	· L11
ф2	L8
ф 3	LO
φ4	. L1
ф6, ф7	L 2
φ5, φ7	L3
ф7	L4
φ5, φ6	L5
ф6	L6
φ5	L7
· · ninguna	L9
φ5, φ6, φ7	ninguna

Tabla 3.3.3 Decodificación de Líneas

Nótese que las lineas 05, 06 y 07 producen 7 combinaciones - diferentes que corresponden a 7 diferentes lineas a la sal<u>i</u>

da del Bloque. En la programación de PROM se debe tomar en cuenta esta consideración.

3.3.4. BLOQUE DE CONTROL DE FLUJO A/DE Z80-CPU Y DENTRO DEL INTERFASE

En la Figura 3.2 constan dos bloques de Control de Flujo en tre Z80-CPU y el Interfase, así como también uno entre el bloque de Encodificación y PROM:

Seguidamente se detallan cada uno de tales bloques.

3.3.4.1. BLOQUE DE CONTROL DE FLUJO DE DATOS DESDE EL BLOQUE

DE ENCODIFICACION A PROM

Evita que suceda el manejo impropio de los pines de direcci<u>o</u> namiento de PROM por los datos provenientes del Bloque de E<u>n</u> codificación y de PIO al mismo tiempo.

Se cuenta para ello con elemento cuya salida es tristate como son los IC SN74LS368 HEX BUS DRIVER y se cuenta también con el propio PIO cuya puerta A es tristate (se habilita o deshabilita por medio de la línea \overline{A} STB \overline{B}).

Vale anotar que las señales de habilitación $\overline{C6}$ y \overline{A} STB debenser no coincidentes.




Figura 3.3.4.1. Bloque de Control de Flujo de Datos desde el Bloque de Encodificación a PROM.

3.3.4.2. BLOQUE DE CONTROL DE FLUJO DESDE EL BLOQUE DE CON-TROL LOGICO A Z80-CPU

Las señales indicadoras del status de UNIVAC pueden tener acceso a la vara de datos del microcomputador a través de este bloque el momento en que así sea requerido.

La composición de este bloque es muy similar al anterior.

A continuación se indica la naturaleza de las cuatro señales de control de la figura.




Figura 3.3.4.2. Bloque de Control de Flujo desde el Bloque de Control Lógico a Z80-CPU.

- SOSFF : (Start Output Sequence Flip-Flop) es la señal que se activa al iniciarse la Primera Fase de la Secuencia Automática de Salida de Datos de UNIVAC, permaneciendo así hasta el término de dicha fase.
- LD DATA: (Load Data) se activa el momento en que UNIVAC se pone en el modo de Carga de Datos. En este modo, los datos leídos de tarjetas deberán transferirse al microcomputador.
- PUSH FF : (Push Flip-Flop) es la señal que señala la movilización de la tarjeta a través de las estaciones de lectura y perforación. El momento en que deja de estar activa, UNIVAC estará en condiciones de ser alimentada con una nueva tarjeta.

- ERROR : (Error) es la señal que se activa el momento en que se tiene en UNIVAC cualquier condición de <u>e</u> rror. De ésta deberá ser informado el microcomp<u>u</u> tador en el menor tiempo posible.

3.3.4.3. BLOQUE DE CONTROL DE FLUJO DE DATOS ENTRE Z80 - CPU
Y PIO

Permite el paso de datos del microcomputador al Interfase y viceversa. Su salida -como la de cualquier sistema periféri co que se conecte a la vara de datos- es tristate, y su ha bilitación, tanto como la dirección de los datos, dependen - de las señales $\overline{C5}$, $\overline{WR1}$ y \overline{RD} provenientes del Bloque de Control.

La vara de datos es del tipo S-100 standard*, con 8 líneas de dicadas a los bits de salida desde CPU (D00-D07) y 8 líneas para los bits de entrada (DIC-DI7). Por su parte, PIO posee 8 líneas para una comunicación bidireccional de datos; en tal virtud, el presente bloque se lo ha construído en la forma - como se observa en las siguientes figuras:

^{*} Se detalla en el punto A.3.5. del anexo.




Figura 3.3.4.3.1 Bloque de Control de Flujo de Datos entre Z80-CPU y PIO




Figura 3.3.4.3.2 Detalle de las conexiones del bloque anterior.

3.3.5. BLOQUE PROM

Está constituído por una INTEL B2758* UV ERASABLE PROM, cuya función será la de realizar la conversión de códigos:

IBM Hollerith → ASCII

ASCII → IBM Hollerith

Esta conversión se realiza en concordancia con los bloques de Encodificación y Decodificación.




Figura 3.3.5. Bloque PROM

^{*} Aunque el diseño está hecho para una PROM de menor capacidad - de 8 adreses -, se ha utilizado la PROM 2758 de 10 *adreses* por causas aj<u>e</u> nas a éste.

De las 8 líneas de direccionamiento, la más significativa , A7, determina el sentido de la conversión de códigos y es ma nejada desde Control.

La programación de PROM se ha basado en las tablas 3.3.2.1 y 3.3.5.1 y se la ha efectuado cuidadosamente en conformidad - con las tablas 3.3.2.2 y 3.3.3.

Chart E-1. ASCII Character Code

,								, , , , , , ,	.,, ,								
Ī		0	1	2	3	4	5 ,	6	7	8	9	Α	В	С	D	Ę	F
$ \cdot $	0	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS .	нт	LF	٧٢	FF	CR	sa	SI
PIGIT	1	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	. EM	\$UB	ESC	FS	ĢS	R 5	US
HEX I	2	SP	1	"	#	\$.	%.	Ŀ	,	()	*	+	•		. '	1
H Z	3	0	. 1	2	3	4	5	6	7	8	9	:	. ;	٧	11	>	?
Σ	4	@	Α	В	С	D	E,	F	G,	н	1	J	K	L	М	И	0
SNE	5	Р	Q	R	s ·	T	U	٧	w	Х	٠Y	Z.	[\	j	1	←
≥ [6	`	Δ	Ъ	. с	ď	e	f	g	h	ī	i	k	l	m	n	D
MOST	7	Р	q	r	5	t	U	· ·	w	×	γ .	z	{	l	}	~	DEL

Tabla 3.3.5.1. Código ASCII de los 128 caracteres alfanuméricos que se utilizan.

PR	OM
ADD H L	DATA H L
2 0 1 2 2 3 4 5 6 7 8 9 A B C D E F	
3 1 2 3 4 5 6 7 8 9 A B C D E F	1 7 0 F F F F F F F B F B B B B B B B B B B
ADD L 0123456789ABCDEF0123456789ABCDEF0123456789ABCDEF012345456789ABCDEF	13D5571999A3DA77FFFFFFFFBFB9AB33BEEEEEEAEDDDDDDDDD55719997B5150103579BD1F3B7BBD703579BD1F03579B

ADD	OM DATA
ΗL	H L
0123456789ABCDEF	D 9 D 7 7 7 7 7 7 7 7 7 7 7 7 7 8 D 1 F 9 D 9 1 5
55555555555555555666666666666666666666	D1F3579BD1F9D911903579BD1F03579BD1F3579BD1F3DD39
7 0 7 1 7 2 7 3 7 4 7 5 7 6 7 7 8 7 7 8 7 7 8 7 7 D 7 F	D D D D D D D D D D D D D D D D D D D

·PR	0 M
ADD	DATA
HL	HL
F C F 8 F 5 F 2 F 1 F 0	2 F 5 A 4 A 4 1 3 1 5 2 4 9 3 9
E C 8 E 5 E 2 E 0	3 F 5 8 7 C 2 2 5 0 4 7 3 7
D C D 8 D 6 D 5 D 4 D 2 D 1	3 E 7 B 2 D 4 F 6 3 6
F F F F F F E E E E E E E D D D D D D D	7. F 5 6 9 2 8 7 4 5 3 5
B C B 2 B 6 B 5 B 4 B 2 B 1 B 2	254435433577254335323443752224432523444325222443
B 2 6 5 8 8 1 2 C 8 A A A A A A A A A A A A A A A A A A	2 C 5 4 2 E 2 S 4 C 4 3 3 3

PROM				
ADD H L	DATA H L			
9 C 8 9 6 5 9 4 9 2 9 1 9 0	7 E 5 3 2 1 7 B 3 A 4 B 4 2 3 2			
9 9 9 9 9 9 9 9 9 8 8 8 8 8 8 8 8 8 8 8	7 E 3 1 B A B 2 2 9 F E O 1 8 8 D 6 0			

H = bits más sign<u>i</u> ficativos.

L = bits menos sig nificativos.

ADD ≡ address

 $DATA \equiv data$

(En la tabla A.3.6 del anexo se muestra la programación en forma desarrollada).

3.3.6. BLOQUE PARA EL BORRADO DEL REGISTRO DE ENTRADA DE UNIVAC

En el punto 1.7.5. se ha analizado la forma como podrían ser introducidos los datos desde el exterior en los flip - flops que constituyen el Registro de Datos de UNIVAC, viéndose la necesidad de efectuar el borrado del Registro de Entrada previamente a esta operación.

De acuerdo a lo escrito en el punto 1.5.2. este borrado deb<u>e</u> ría realizarse durante el período T6 de la Primera Fase de la Secuencia Automática de Salida de Datos, período partic<u>u</u> larmente favorable para el efecto.

Esto implica el que se deba mantener un sincronismo con esa Secuencia.

La sincronización de esta operación de borrado se la ha hecho con la ayuda de algunas señales; así es como se han toma do desde Z80-CPU la señal $\overline{\text{WR1}}$ y desde el bloque de Control las señales $\overline{\text{C5}}$, $\overline{\text{SOSFF}}$ y $\overline{\text{WR2}}$ (estas dos últimas procedentes , en definitiva, de UNIVAC).

Para cumplir su función, el Bloque deberá enviar un O_L por la línea $\overline{C1.I.R.}$ el momento en que se cumplan simultáneamente las siguientes condiciones:

- 1) el microcomputador haya direccionado al Interfase;
- 2) el microcomputador se encuentre ejecutando una operación de salida de datos;
- 3) UNIVAC se encuentre operando la Primera Fase de la Secuencia Automática de Salida de Datos.
- 4) dentro de un ciclo de memoria de dicha Secuencia, se suce da el período T6.




Figura 3.3.6.1. Circuito que constituye el Bloque de Borrado del Registro de Entrada de UNIVAC.

A continuación se explican las señales que intervienen:

- WR1 : Es la señal proveniente de Z80-CPU que señala la existencia de un dato válido en la vara de datos,

el mismo que deberá ser escrito en el Interfase.

Corresponde a la señal \overline{WR} del diagrama 2.3.2.

- C5 : Es una señal que proviene del Bloque de Control y que se activa cuando CPU ha direccionado el Interfase.

En la figura 3.3.9.2 se observa su generación.

- SI : Es la señal producida en el Bloque de Control de Flujo entre Z80-CPU y PIO de la figura 3.3.4.3.2.
- WR2 : Es la misma señal que se muestra en la figura 1.6

 como "L WRITE MEM" o "TP6", pero una vez que ha <u>a</u>

 travezado el Bloque de Compatibilidad de Niveles

 Eléctricos.
- SOSFF : Ya ha sido explicada en el punto 3.3.4.2.
- Cl.I.R.: (Clear Input Register) es la señal que sale de es te Bloque y se introduce en UNIVAC para realizar el "borrado artificial" del Registro de Entrada.

La figura 3.3.6.3 indica el sitio más propicio para la introducción de la señal en UNIVAC.

La señal $\overline{\text{C1.I.R}}$. debe mantenerse en alto mientras no sea el momento de realizarse el borrado; de no ser así, se podría al terar el normal desenvolvimiento de las diferentes operaciones automáticas de UNIVAC.

La sección de salida del Bloque corresponde al "Circuito de Envío de Señal con alto fan-out hacia UNIVAC" de la figura 3.3.1.6.

R2 posibilita mantener un O_L a la entrada de B2 en el caso - de que B1 no se encuentre habilitado; ésto asegura que al encontrarse habilitado sólamente B2, el transistor Q no se active.

Un circuito más simple que el grafizado podría cumplir la misma función, pero el motivo de su constitución estriba en la optimización del uso de los chips existentes en el Interfase.

Figura 3.3.6.2. Detalle de las conexiones del circuito anterior




Figura 3.3.6.3. Señales de control para el encaminamiento de datos y borrado en UNIVAC.

3.3.7. BLOQUE DE ALIMENTACION DE NUEVA FICHA Y DE BORRADO GENERAL

Este bloque permite al Interfase realizar dos funciones que son:

- la alimentación de una nueva ficha en UNIVAC una vez que los datos de la anterior ficha han sido ya procesados deb<u>i</u> damente; y,
- el borrado general de UNIVAC cuando se tenga una condición de error.

Ambas funciones equivalen a la digitación de las teclas FEED y. CLR desde el teclado.

En la siguiente figura se muestra la configuración de este bloque.




Figura 3.3.7.1. Bloque de Alimentación de Nueva Ficha y Borrado General




Figura 3.3.7.2. Circuitos para el inicio de la secuencia de salida de datos.

ininterrumpidamente la transferencia de datos en la Primera Fase de UNIVAC; esto hace inservibles a las líneas A RDY y B RDY de PIO para el handshake con UNIVAC y por ello se les ha sido asignada otra función particular en el Interfase. Es tas líneas van a conseguir el handshake pero con Z8O-CPU.

Repasando, A RDY se activa luego de que Z80-CPU escribe en la puerta A un dato; B RDY se activa luego de ser leída la puerta B por Z80-CPU. Ambas señales regresan a su estado \underline{i} nactivo con una transición positiva de \overline{A} \overline{STB} y \overline{B} \overline{STB} respectivamente.

Si se toman a las líneas A RDY y B RDY para generar una condición de espera (\overline{WAIT}) mientras se mantengan activadas y se aplica en \overline{A} STB y \overline{B} STB el pulso $\overline{WR2}$ -fig. 1.6.2-, resultará:

- que el dato es escrito en PIO o en UNIVAC en el instante preciso; y
- que Z80-CPU podrá tener acceso a las puertas de PIO, solo después de transferido un nuevo dato de UNIVAC.

Por lo tanto se habrá creado el handshake para el Interfase, que, en adición, atendería a alguna eventual interrupción \underline{u} nicamente después de laborado el último dato, sin interferir

en el proceso global.

3.3.9. BLOQUE DE CONTROL LOGICO

En todos los bloques estudiados se habrán observado ciertas líneas que partiendo del Bloque de Control, se introducen en los mismos.

El estudio de estas líneas se lo hace en gran parte por medio de gráficos; sea los que se presentan en este punto, los vistos en los bloques anteriores, o el Diagrama General Semiextendido de la fig. 3.4. en donde este "Bloque" se encuentra en forma distribuída.

3.3.9.1. SEÑALES PROVENIENTES DE Z80-CPU

Como se ve en la figura siguiente, algunas señales son alteradas ligeramente para sustituir a sus correspondientes del Bus S-100 stándard (ver Anexo A.3.5 y A.4.2).

Todas estas señales han sido ya estudiadas en la parte 2.1.




Figura 3.3.9.1. Señales del Bus S-100 "adaptadas" para el I $\underline{\mathbf{n}}$ terfase.

3.3.9.2, DIRECCIONES DEL INTERFASE

Las diferentes funciones del Interfase son "vistas" por Z80-CPU como localidades periféricas (puertas).

Debe tenerse en cuenta que las líneas que se miran en el gr $\underline{\acute{a}}$ fico son en realidad sus equivalentes.




Figura 3.3.9.2. Señales de direccionamiento del Interfase.

IORQ	BITS DE DIRECCION A7 AO	CORRES- PONDEN (H.)	SE TOMA	FUNCION	LINEA DE CONTROL
0	1 1 1 0 0 0 X X	E0 → E3	E3	Status de UNIVAC	C7
0	11100100	E4	E4	Dato puerta A	C 5
0	11100101	E5	E5	Dato puerta B	<u>C 5</u>
0	11100110	E6	E6	Control puerta A	<u>C 5</u>
0	11100111	E7 .	E7	Control puerta B	<u>C 5</u>
0	1 1 1 0 1 0 X X	E8 → EB	E8	"FEED"	<u>C 9</u>
Х	1 1 1 0 1 1 X X	EC → EF		"GNRL.CLR:"	<u>C10</u>

Tabla 3.3.9.2.Direcciones en el Interfase

Como se advierte, las direcciones van de EO a EF (16 puertas) aunque en la práctica se ocupan 6 $\overline{(GNRL.CLR.}$ no ha sido toma da).

La línea $\overline{C5}$ es la más importante de las líneas de control , pues ella "habilita" a los bloques de Decodificación, Encodificación, Control de Flujo hacia el Bus S-100 y Borrado de Registro de UNIVAC.

3.3.9.3. IMPOSICION DEL ESTADO DE ESPERA

Concretando lo dicho ya en el punto 3.3.8.1., el circuito que se encarga de imponer el estado de espera es el siguiente:




Figura 3.3.9.3. Circuito que impone el estado de espera.

La activación de WAIT ocurre si:

i) $\overline{C5} = 0$ (Z80-CPU está trabajando con el Interfase).

Solamente la desactivación de A RDY o B RDY, según el caso , sacará a Z80-CPU del estado de espera y le permitirá la operación de salida o entrada de un dato nuevo.

3.3.9.4. HABILITACIONES SEÑALADAS POR UNIVAC

Es importante aquí volver a revisar el diagrama de tiempos de UNIVAC de la figura 1.6.2.

El instante mismo en que se escribe el dato en la Memoria de

Entrada de UNIVAC se tiene cuando se cumplen simultáneamente las siguientes condiciones:

SOSFF = 0 (se realiza la Primera Fase de la Sec. Automática)

FF1 2 = 1 (es el "ciclo de escritura en memoria"; el tercero de cuatro ciclos).

WR2 = 0 (semiperíodo de habilitación de la memoria)

La señal $\overline{\text{INH}}$ acompaña a $\overline{\text{WR2}}$ con un período algo mayor. Resulta por esto ser muy útil.

El siguiente gráfico considera los tiempos necesarios para la respuesta de EPROM y PIO; también los tiempos de retardo que sufren los datos tanto en lectura como en escritura.




Figura 3.3.9.4.1. Señales de Habilitación de EPROM, puertas de PIO, Flujo de Datos hacia EPROM y Flujo de Datos hacia UNIVAC.

 $\overline{S2}$ se anticipa a $\overline{WR2}$ con 2.2 μ s. Habilita a EPROM.

 \overline{A} STB y $\overline{C6}$ son excluyentes. $\overline{C6}$ está conectado a \overline{B} STB y al Control de Flujo de Datos hacia EPROM. Una transición positiva en ellas desactiva a ARDY o BRDY y levanta el estado de espera.

 $\overline{\text{C1}}$ habilita a los buffer-drivers de salida y se activa luego de un tiempo de retardo adicional dado por R4 y C (aproximadamente 0,6 μ s.) con el fin de que los datos a su entrada se hallen ya estabilizados para ser enviados a los flip-flops del Registro de Entrada de UNIVAC.

Para el estado de alta impedancia de los drivers se ha aseg \underline{u} rado un l_L por medio de las resistencias conectadas a + 5V.

En la siguiente figura se observa la línea $\overline{C8}$ que controla - el sentido de la conversión de códigos (A7 de EPROM).




Figura 3.3.9.4.2. Control del sentido de conversión de los caracteres.

Si:

LD DATA = 0, A7 = 1; ⇒ IBM Hollerith → ASCII

Se ha dispuesto además de un par de led's que dan a conocer en forma visual de algunas condiciones críticas que pueden suceder en el funcionamiento del Interfase.




Figura 3.3.9.4.3. Leds para control visual

- Led amarillo encendido implica:
 - cables conectores en orden,
 - UNIVAC prendida,
 - no hay condición de error en UNIVAC.
- Led verde encendido implica:
 - UNIVAC en modo de lectura de datos.

El resto de las lineas del Bloque de Control que no han sido

estudiadas en este punto pueden ser observadas y analizadas en el diagrama del siguiente punto.

3.4. INTERCONEXION DE BLOQUES

Puede decirse que el Diagrama General Semi-extendido de la figura 3.4 es el resúmen de todo el circuito electrónico del Interfase y por lo mismo, es el diagrama más importante.

3.5. PROGRAMACION

Para la programación se habrán de considerar los siguientes aspectos:

- a) inicialización de PIO,
 - b) alistamiento de la zona de memoria a/de la cual se transfieren los datos,
 - c) inicialización de los registros de Z80-CPU,
 - d) instrucciones de Z80-CPU
 - e) control del proceso.

- a) La inicialización de PIO consiste en:
 - poner la puerta A en el modo. O,
 - poner la puerta B en el modo 1,
 - leer y desechar el primer dato de la puerta B, con lo que se prepara además a PIO para el handshake del sistema.

No hace falta poner la máscara para interrupciones en PIO.

- b) La zona de memoria con la que se trabaja debe ser tratada según el modo de operación del Interfase y el desarrollo del proceso. Puede componerse de 80 localidades como de un número mayor.
- c) La inicialización de los registros de Z80-CPU tiene que ver con las instrucciones utilizadas.
- d) Las instrucciones INIR y OTIR de entrada y salida automát<u>i</u> ca en bloque, sirven muy bien para el objeto.

En estas instrucciones, el contenido de los registros de Z80-CPU es el siguiente:

Regs. HL + dirección de memoria de/a donde se transfieren los datos.

C → dato que sale o entra.

B → número de datos a transferirse -en hexadecimal-.

Automáticamente:

HL aumentan en 1 cada vez que se transfiere un dato.

disminuye en 1 cada vez que se transfiere un dato. Si B \neq 0 entonces un siguiente dato es transferido; si B = 0 se rompe el lazo.

Los siguientes son programas en lenguaje mnemotécnico para la lectura y escritura de los 80 datos de un registro.

Lectura de 80 dato	<u>E</u>	scritura de 80 datos
Ld HL, 1601 ₄	(dirección memoria = 5.633 ₁₀)	Ld HL, 1601
Ld B, 50 _H	(contador = 80 ₁₀) .(dirección de la puerta)	Ld B, 50
		Ld C, E4
Out E8, Atinholando.	("FEED")	Out E8, A
INIR		OTIR
RETURN		RETURN

Tabla 3.5.a. Programas en lenguaje mnemotécnico para lect \underline{u} ra y escritura de una tarjeta.

e) Por último, al tratarse de una serie de tarjetas, Z80-CPU mantendrá un control a lo largo del proceso y para ésto se sirve del status de UNIVAC. La información leída antes de la transferencia de una tarjeta es fundamental para el buen desarrollo de las operaciones del software.

3.5.1. EL STATUS DE UNIVAC

Sirve de referencia para la programación de los diferentes modos de operación del interfase.




Figura 3.5.1. El status de UNIVAC

Concluída la transferencia de un registro o tarjeta,

- SOSFF regresa a su estado inactivo; pasa de 1 a 0,
- PUSH FF se activa (pasa de 0 a 1) y queda así hasta que la tarjeta termine de pasar por la estación visible. Si se transfiere desde teclado, permanece activado menos tiempo

-aparecerá luego una condición de Error-.

- ERROR al activarse (0) "avisa" de cualquier anomalía en el proceso como ser: "agotadas las tarjetas", "tarjeta obstruída", "lleno el cajetín de salida", etc.

En las operaciones de lectura y perforación, el regreso de PUSH FF a O señala el momento en que se puede alimentar ya una siguiente tarjeta.

En el modo de terminal de teclado, la señal ERROR permanece rá activada hasta que el operador haya digitado los datos y levantado la condición de error; solo entonces Z80-CPU procederá a la lectura del item de datos digitados y almacenados en memoria.

Por último, LD DATA será revisada antes de iniciar las operaciones para asegurar el modo correcto en que se encuentra UNIVAC:

LD DATA = 0 +.perforadora de tarjetas o terminal de teclado

LD DATA = $1 \rightarrow$ lectora de tarjetas.

<u>CAPITULO IV</u>

CONSTRUCCION PRACTICA

El llevar a la práctica todas las proposiciones teóricas desarrolladas hasta aquí en los tres capítulos anteriores, siem pre lleva consigo un atender a diversos otros factores que no deben descuidarse. Un repaso de las más importantes se da en los puntos que contiene el presente capítulo.

4.1. VENTAJAS DEL WIRE-WRAP

El "Wire-Wrap" (alambre enrollado) es un método nuevo que se está utilizando cada vez más en la construcción de tableros que contienen circuitos electrónicos. Es ciertamente muy recomendable sobre todo para diseños experimentales.

Entre las ventajas que presenta el Wire-Wrap están:

- Puede acomodar prácticamente a cualquier número de interconexiones dentro de una placa, evitando la complicada cons
 trucción de tableros impresos con varios niveles de estra
 tos.
- Facilita grandemente la realización de cambios en las conexiones.

- Tiene una "duración esperada de vida" de unos 40 años mu cho más de lo que tendría la misma unión hecha con suelda-Esto se debe a que las uniones, mejor dicho, los cortes del alambre en las esquinas del pin (aproximadamente 7x4=28 cortes para 7 vueltas) evitan la oxidación de las junturas y además se ha probado que con el uso, ambas se van fusio nando.
- No presenta problemas en diseños que utilizan frecuencias de hasta aproximadamente unos 10 MHz.
- El "Just-Wταρ", que es una variante del Wire-Wrap y que ha sido utilizado en el presente trabajo, permite la conexión "en cadena", de manera que con un mismo alambre se pueden conectar muchos pines sin necesidad de hacer cortes. En el Just-Wrap el alambre se envuelve forrado en el pin, pelán dose solamente en la zona de contacto con éste.

Para utilizar el Wire-Wrap es necesario que los ICs se encuen tren insertados en zócalos apropiados. Aquí se utilizaron zócalos de 3 niveles (teóricamente para 3 conexiones distintas de 7 vueltas cada una). También se utilizó un buen número de pines individuales para las resistencias, diodos, etc., tan to como para tomar las señales provenientes del Bus S-100 que terminan en orificios en la placa $\mbox{$W$rap-Board}$ utilizada.

Antes de realizar el Wire-Wrap, se pegaron sobre los zócalos pedazos de papel señalando la naturaleza del chip y sus pines, luego se iba comprobando cada una de las conexiones in troduciendo para ellos pines sobre los zócalos según el circuito y midiendo con un multímetro la resistencia; si esta difería de 0Ω , entonces debía revisarse la conexión (algún pin conectado equivocadamente).

Resumiendo, la construcción del circuito en esta forma fue relativamente sencilla y rápida.

4.2. DISTRIBUCION DE LOS ELEMENTOS EN LA "PLACA-INTFASE"




Figura 4.2.1. Diagrama general de la distribución de los el \underline{e} mentos en la PLACA-INTFASE

4.3. EXTENDER CARD Y PROBADOR LOGICO

El "Extender Card" o "tablero de extensión" es una placa de mica simple (no contiene más elementos que tres fusibles) cu ya función es la de prolongar las 100 Líneas del Bus S - 100 y posibilitar de esta manera el tomar mediciones y efectuar pruebas en otra tarjeta conectada a su extremo superior, mien tras el computador se encuentra trabajando.

Con el fin de hacer más útil al Extender Card, se ha diseña do e implementado luego en él un circuito al que se lo ha de nominado "Probador Lógico" - diagramado en la figura 4.3-.

La función del Probador lógico es determinar el nivel lógico (1, 0 ó Hiz) que posee determinado punto de un circuito; así, de acuerdo al led que se encienda, el nivel lógico será:

LED AMARILLO	LED ROJO	NIVEL LOCICO
Encendido	Apagado	0
Apagado	Encendido	1
Encendido	Encendido	HiZ
Apagado	Apagado	? (desenchufada la punta de prueba)

Tabla 4.3. Nivel indicado por el Probador Lógico.




Figura 4.3. Circuito electrónico del Probador Lógico.

Los transistores -complementarios- están conectados como seguídores de emisor con el fin de incrementar la impedancia de
la punta de prueba y así no introducir mayor carga en el cir
cuito del que se va a detectar su nivel lógico. Seguidamente
se muestra un par de cálculos sobre el circuito de la figura
4.3.

En las pruebas experimentales ha resultado este Probador de

bastante utilidad. Su construcción es muy rápida y su costo, módico.

4.4. INSTALACION

En esta sección se analizan algunos factores inherentes a la construcción física y puesta en funcionamiento de un sistema que tiene uno o más periféricos. Los siguientes puntos han sido repasados:

- ruido e interferencia,
- alimentación y puesta a tierra,
- conectores y enchufes.

4.4.1. RUIDO E INTERFERENCIA

Los aspectos de ruido e interferencia deben ser tomados muy en cuenta en el diseño. La serie de factores involucrados en la inducción de ruido en el cable y la interferencia de radiofrecuencias en el envío de las señales son bastante complejos y pueden no ser entendidos en primera instancia. Es así como en muchas ocasiones puede suceder que el sistema funcione correctamente en un sitio, pero al ser trasladado a otro sitio ya no lo haga.

En realidad tales factores pueden explicarse por medio de los fenómenos electro-magnéticos y ecuaciones particular<u>i</u> zadas al caso tratado. Esto, no obstante, resulta siempre bastante laborioso.

En las primeras pruebas experimentales hechas con todo el sistema interconectado, se indujo externamente (cuando se ac tivó casualmente un timbre cercano al cable conector), un tren de pulsos que hizo que se alimentaran imprevistamente las tarjetas. Esto fue solucionado incrementando la resistencia del hilo "FEED" como se ve en la figura 4.4.1.




Figura 4.4.1. Aumentando la resistencia del hilo "FEED", pa ra hacerlo menos "sensitivo" a inducciones \underline{e} lectromagnéticas del medio.

Es bueno en este punto recordar algunas formas de reducir el ruido, como son:

- blindaje de la línea de transmisión; y
- puesta a tierra del sistema.

Otras técnicas de reducción del ruido son:

- balance de la línea,
- desacoplamiento,
- filtraje.

El cable utilizado en este Interfase es blindado y sus hilos entorchados ("twisted"). Los hilos terminan en un filtro R-C (figuras 3.3.1.3 y 3.3.1.4) bastante eficiente para la eliminación de frecuencias altas (HF, VHF, etc.)

La frecuencia de los pulsos no es muy crítica (0.4 MHz). Las capacitancias parásitas debidas a ésta no tienen mayor influjo y tampoco requieren de un apreciable número de hilos de tierra internamente en el cable (mientras mayor es la frecuencia, mayor número de puntos y conductores de tierra son necesarios).

4.4.2. ALIMENTACION Y PUESTA A TIERRA.


Toda la atención que se ponga en lograr una adecuada alimen tación y tierra es por demás justificable. Esto evitará futu ros problemas relacionados con cambios inexplicables en los datos que se procesan, daños en los ICs, ruidos, etc., ahorrando a la larga, tiempo y dinero.

La alimentación y puesta a tierra se las ha visto desde dos puntos:

- a) Para el sistema en general; y,
- b) en el Interfase en particular.
- a) Para la alimentación del sistema se utilizó un Regulador Estabilizador de Voltaje por Saturación Magnética , que precave los problemas de:
 - microcortes de energía en la red; y,
 - caídas o súbidas de tensión.

Además se implementó el circuito de la figura 4.4.2.1. para enfrentar el problema de los sobrepicos transitorios - de voltaje.

Para conseguir tierra -masa- en el sistema, tuvo que acu-



 $C_1 = C_2 = 0.01 \mu f/2000 V_{DC} 1.500 V_{AC}$ (Condens. de aceite)

Figura 4.4.2.1. Circuito protector a sobrepicos en la fuente.

dirse a la entrada principal del edificio (donde se encuentran las 3 fases y tierra real); desde allí se tendió (hasta el segundo piso) un alambre # 12.


En esta forma se asegura una "buena tierra" ya que el tomar de referencia para ella tuberías de agua, etc., es nada acon sejable (en mediciones hechas en este trabajo, el nivel de voltaje de la tubería variaba entre +0.8 V hasta + 1.3V con respecto al neutro).

Una vez instalada tierra, se detectaron todavía ligeras variaciones de voltaje (ya no críticas) respecto a neutro, cau sadas por las lámparas fluorescentes del piso, así:

Lámparas apagadas + 0.02 V Lámparas encendidas + 0.08 V b) En el Interfase, el cable conductor que une a la PLACA - INTFASE con UNIVAC lleva las referencias de alimentación (+ 6 Vnc) y neutro.

Originalmente, cuando UNIVAC no se encontraba con referencia de tierra (tomacorriente de 2 patas), la diferencia que existía entre los neutros de Z80-CPU y UNIVAC era de aproximadamente + 1.3 V, con una alta componente alterna.

Una vez conectada con tierra, se obtuvieron valores como los de la siguiente figura.



 $C = 10 \mu f$, 3V, electrolítico

Figura 4.4.2.2: Circuito neutro-tierra del Interfase que mues tra el condensador de acoplamiento de neutros.

La linea de tierra consta en realidad de 3 hilos de los 26 que posee el cable conector.

La referencia de + 6 VDC (necesaria en la PLACA-INTFASE), fue tomada por medio del siguiente circuito.




Figura 4.4.2.3. Circuito que muestra la forma como se ha tomado la referencia de +6V desde UNIVAC,

En el momento del encendido va a existir siempre un transit \underline{o} rio que no afectará mayormente, pues los valores de las corrientes involucradas en ambos casos son pequeños.

En lo que respecta a los pines de entrada de señales que no se usan de los ICs, es recomendable fijarlos a tierra o a +5V según se precise; y así se lo ha hecho.

4.4.3. CONECTORES Y ENCHUFES

Las señales tomadas desde UNIVAC han sido conducidas hacia el computador por medio de dos cables, uno de 20 hilos y otro de 6*. La longitud de éstos es de !25 metros! (bastante más de la recomendada para estos casos, como es 5 m).

^{*}Aunque es más práctico un solo cable; por causas ajenas a éste han sido utilizados dos.

La longitud del cable hace que se aumente, entre otras cosas, la atenuación de la señal y el tiempo de retardo. Teóricamen te, el tiempo total de retardo resulta ser:

tTOT.RET. = tRET FILTRO R-C + tRET LONG CABLE + tRET. ADICIONAL

$$\approx$$
 470 α x 220 pf + $\frac{25 \text{ m}}{3 \text{ x } 10^8 \text{ m/seg}}$ + 3α x 20 pf $\frac{1}{2}$ Rprom. del cable $\frac{1}{2}$ Cparás. teórica

$$\approx 0.103 \,\mu s + 0.083 \,\mu s + 0.0006 \,\mu s$$

Los hilos del cable terminan en el un extremo, en 24 "lagartos" (alligator clips) que se conectan en la parte posterior del Módulo de Placas de UNIVAC. Para agilitar su conexión du rante las pruebas, éstos fueron marcados con etiquetas.

La forma en que entran las 24 señales a la PLACA-INTFASE, es en base a un " ${\it Dip\ Jumper}$ " como se indica en la siguiente figura.*

^{*} Anexo, fig A.4.1.




Figura 4.4.3.1. Dip Jumper que se inserta en un zócalo de 24 pines (se muestra la ubicación de las 24 s<u>e</u> ñales).

La resistencia medida en los 24 hilos, de extremo a extremo -incluýendo todas las uniones- fue la siguiente:

HILO	RESISTENCIA	CONSIDERACIONES
GND	R = 0.8a	3 hilos en paralelo
FEED	R = 36a	con R _{adic} = 33Ω
CL.IN.REG.	R = 36Ω	con R _{adic} = 33Ω
los 21 re <u>s</u>	$R = 2.4 \Omega$	٠.
tantes		

4.4.4. LAS 24 SEÑALES EN UNIVAC

La determinación de los pines de los que se toman las 24 se \tilde{n} a les de UNIVAC para el Interfase, fue concienzudamente analiza

da. Una lista de ellos que indica su designación en los manuales, su nivel de activación, el número de la lámina en que se encuentra detallado y su localización física, se da a continuación.

DESI GNACION	LAMINA EN EL MANUAL	LOCALIZACION:
(Nivel lógico de act <u>i</u> vación)		Placa/Zona A o B y # de PIN
DATA REG FF12	5031418	09/A11
DATA REG FF11	18	09/A10
DATA REG FFO	19	08/A10
DATA REG FF1	19	07/A10
DATA REG FF2	20	07/A11
DATA REG FF3	. 20	07/A14
DATA REG FF4	• 21	09/A14
DATA REG FF5	21	08/A11
DATA REG FF6	22—	· 08/A14
DATA REG FF7	22	06/A10
DATA REG FF8	· 23	06/A11
DATA REG FF9	. 23	06/A14
	,	
START OUTP.SEQ.FF	51	21/A15
LD DATA	51	29/804
PUSH FF	51	26/A02
ERROR	31	28/B13
TP6 (WR2)	03	23/B12
FF1·2	55	26/A18
INH (LONG.T6)	03	11/A06
CLR.IN.REG.	26	06/BE
START MASTER ADV.	51	21/B15
(FEED)		
GEN.CLR.	29	
+ 67		-/AF
GND		-/BI

Figura 4.4.4. Las 24 señales de UNIVAC tomadas para el Inte \underline{r} fase.

Todas han sido ya explicadas en los capítulos anteriores.

4.5. PRUEBAS

Construída la PLACA-INTFASE, se procedió con las pruebas respectivas. Estas pueden dividirse así:

- 1. Pruebas con UNIVAC.
- . 2. Pruebas con Z80-CPU y la PLACA-INTFASE.
 - 3. Pruebas con todo el sistema interconetado.

Por cierto, el desarrollo estricto de las pruebas requeriría de ciertos instrumentos de medición como: Osciloscopio de buen ancho de banda, Generador de Señales, Analizador Lógico, ... no obstante, los instrumentos con que se contó - y sirvieror bien - fueron:

PRUEBAS CON: INSTRUMENTOS	UNIVAC	Z80-CPU Y PLACA INTERFASE	Todo el sistema i <u>n</u> terconect <u>a</u> do.
multimetro .	V		
Extender Card y Probador Lógico.		V	V
el propio microcomputador		V -	V
resistencias	V		
cables conectores	V .	V	V

Tabla 4.5. Instrumentos utilizados en las pruebas.

4.5.1. PRUEBAS CON UNIVAC

Se resumen en mediciones de voltajes y corrientes en las l \underline{i} neas tomadas para el Interfase; así como también, en la a \underline{c} tivación artificial (por alambres conectores y resistencias) de ciertas líneas como "FEED" y Datos.

Fueron en general satisfactorias. Permitieron confirmar la factibilidad del uso de los 24 pines de UNIVAC.

4.5.2. PRUEBAS CON Z80-CPU Y LA PLACA-INTFASE

Insertada la PLACA-INTFASE en el Bus del microcomputador, se dió paso a una serie de pruebas. En éstas se detectaron al gunos inconvenientes:

- Deficiencia en la suelda de los contactos de los fusibles del Extender Card.
 - Falla en la suelda de un pin del Regulador de Voltaje.
 - Falla en la programación de EPROM.
 - Falla en PIO; la linea "B RDY", indispensable para generar el "WAIT" y con ello el handshake del sistema, no se activó en ningún momento. Realmente éste fue el más gran

de inconveniente.

Se planteó entonces el uso de un circuito alternativo que p \underline{u} diera reemplazar a B RDY en la imposición del estado de esp \underline{e} ra.

Los cambios hechos en el circuito de Control Lógico pueden apreciarse en la figura 4.5.2. (compararlo con la figura - 3.3.9.4.1).




Figura 4.5.2. Circuito alternativo para el control lógico.

- A RDY y B RDY fueron desconectados.
- Los bloques de Encodificación y Decodificación, habilitados permanentemente.

- ADD 1 es la misma línea que entra a C/D SELECT de PIO.

4.5.3. PRUEBAS CON TODO EL SISTEMA INTERCONECTADO

El momento de energizar el sistema ya interconectado, debe cuidarse de seguir la siguiente secuencia: 1° encender el microcomputador y 2° encender UNIVAC. Lo contrario puede producir pulsos transitorios que lleguen a afectar eventual mente en forma nociva los circuitos de UNIVAC.

Hubo el problema (ya descrito en el numeral 4.4.1) de indu \underline{c} ción en el cable -línea $\overline{\text{FEED}}$ - que pronto fue salvado.

Con el circuito de control de la Figura 4.5.2. y con Z80-CPU trabajando a f = 2 MHz, se logró exitosamente la lectura de datos desde UNIVAC (de tarjetas y desde teclado). A f=4 MHz se presentó el problema (esperado por cierto) de tiempos de retardo, pues realmente, por la forma como está el circuito de control, Z80-CPU copia directamente el dato que llega a la puerta B de PIO en el instante mismo de la lectura.

El programa que se usó para las pruebas de lectura fue el mismo descrito en la tabla 3.5.a.

Reemplazado PIO y restituído el circuito original, las prue

bas confirmarían el funcionamiento completo del Interfase.

4.6. FUNCIONAMIENTO

Ahora se darán algunos lineamientos a seguir para el manejo del Interfase.

- Revisar la conexión del cable, de la cinta conectora in terna del microcomputador y de los lagartos en el Módulo de Placas.
- Para energizar el sistema, no olvidar de encender primero el microcomputador, también los demás periféricos que van a utilizarse y luego UNIVAC.
- Cargar el programa para la operación automática del Interfase.
- 4) Revisar los switches de UNIVÁC (ver Tabla 4.6, siguiente página).
- 5) Si el modo es "lectora de tarjetas", alistar las mismas en el cajetín de entrada y alimentar manualmente la primera. Quitar entonces la condición de error que se produce.
- 6) Si el modo es "entrada desde el teclado", no hace falta

MOD0 SWITCH	LECTORA DE FICHAS	LECTORA DE FICHAS ENTRADA DESDE TECLADO	PERFORADORA DE FICHAS
ZERO/BLANK FILL	Indiferente	Opcional	Indiferente
PRINT/OFF .	Opcional	Indiferente	Opcional
PUNCH/VERIFY	Indiferente	PUNCH	PUNCH
LOAD PROG/OFF/LOAD DATA	LOAD DATA	0 F F .	OFF
AUTO/MANUAL	Indiferente .	Opcional	Indiferente
PR0G1/PR0G2	Indiferente	0pcional	Indiferente

Tabla 4.6. Posición de los Switches de UNIVAC según el modo de operación requerido

cargar tarjetas. Una vez digitados los 80 datos de una tarjeta o registro, debe quitarse la condición de error causada por el anterior item de datos enviados (<u>no hace falta digitar FEED</u> pues esto es dado por el microcomputador).

- 7) Si el modo es "perforadora de fichas", ubicar las tarje tas en blanco en el cajetín de entrada de UNIVAC, alimentar manualmente la primera y quitar la condición de error que se produce.
- 8) Lo que sigue del funcionamiento en todos los casos, es tá dado por el software. Este debe incluir la producción de mensajes o indicaciones durante el proceso según lo requieran las circunstancias.
- 9) Para apagar el sistema es preferible apagar primero $UN\underline{I}$ VAC y luego el microcomputador -mismas razones del encendido-.

4.7. <u>SOTFWARE</u>

La programación que se indicó en el punto 3.5 puede servir de partida para el desarrollo de programas más sofisticados que incluyan una amplia gama de opciones y facilidades para el usuario.




Figura 4.7. Diagrama general de flujo para el Interfase

Esto se ve facilitado en cuanto que el microcomputador puede ensamblar (traducir) programas escritos en lenguajes superiores como FORTRAN, BASIC, etc. De hecho, tales programas una vez probados, serán grabados por ejemplo en Disketts, para hacer más fácil su manejo.

La intención de este numeral, más que tratar de la elaboración detallada de los programas, es el de indicar lo útil y
simplificado que puede volverse el manejo del Interfase una
vez automatizado.

El diagrama de flujo general de la figura 4.7 puede dar una idea de los aspectos, acaso los más importantes, que se toman en cuenta en la creación de los programas.

4.8. MANTENIMIENTO GENERAL

El Interfase en realidad no precisa de cuidados especiales más que los normales, es decir, prevención del polvo en la PLACA-INTFASE y conectores, alejar del cable toda fuente de señales radioeléctricas, guardar el orden del encendido y \underline{a} pagado del sistema, asegurar los contactos sobre todo en los pines de UNIVAC -lagartos-.

Es mejor, una vez instalado y probado el sistema, soldar los

hilos a los pines de UNIVAC y tener un sólo enchufe para la desconexión o conexión del cable.

Es aconsejable al insertar la PLACA-INTFASE (o cualquier otra) en el Bus S-100 o desenchufarla de él, esperar unos 10 segundos luego de apagado el microcomputador. Nunca hacerlo mientras se encuentre prendido.

4.9. COSTOS

El resumen de lo que significa el costo "teórico" del Interfase (no se toma en cuenta repuestos, transportes, impuestos, depreciaciones, etc.) se ha dado a continuación.

	CIRCUITOS INTEGRADOS				
NOMINA CION	.TIPO	DESCRIPCION	PRECIO \$		
U 1	SN74LS09	QUAD 2 AND GATE O.C.	0,35		
U 2	SN74LS244	OCTAL 3-ST BUFFER	1,95		
U. 3	SN74LS244	OCTAL 3-ST BUFFER	1,95		
·'J 4	SN74LS32	QUAD 2 IN.OR GATE	0,35		
U 5	SN74LS08	QUAD 2 IN. AND GATE	0,29		
U 6	SN74LS138	3-TO-8 DECODER	. 0,89		
U 7	SN74LS368	HEX 3-ST DRIVER INV	0,75		
U 8	SN74LS148	OCTAL PRIOR. ENCODER	2.49		
U 9	SN74LS368	HEX 3-ST DRIVER INV	0,75		
U10	SN74LS365	HEX 3-ST DRIVER	0,75		
U11	2758 EPROM	8K UV INTEL EPROM	7,95		
U12	PIO Z-80A	PIO	14,95		
U13	SN74LS368	HEX 3-ST DRIVER INV	0,75		
U14	SN74LS367	HEX 3-ST DRIVER	0,75		
U15	SN74LS365	HEX 3-ST DRIVER	0,75		
U16	SN74LS367	HEX 3-ST DRIVER	0,75		
U17	SN74LS138	3-T0-å DECODER	0,89		
U18	SN74LS04	HEX INVERTER	0,35		
		·			
	•	TOTAL	\$ 37,66		

^{\$ 37,66 =} S/. 1.318,00*

^{*}NOTA: \$1 = S/.35

RESISTENCIAS (1/4 W; 5 % Tol.)				
CANTIDAD	VALOR	PRE(
		ONTI	10,71	
45	10 K	0,06	2,70	
20	470 Ω	0,06	1,20	
4	82 Ω	0,06	0,24	
3	1 к	0,06	0,18	
2	33 Ω	0,06	0,12	
1	220 K		0,06	
1	2.2 K		0,06	

(S/. 155,40)

CONDENSADORES					
CANTIDAD	VALOR, TIPO	-	PREC		
24	220pf ceramic.	50V	0,06	1,44	
2	10µf electrol	. 3V	0,40	0,80	
		ТОТ	AL \$	2,24	(S
(incluídos	s en el WRAP-BO	ARD)			
14	473pf electrol	. 50V	0,39	5,46	
2	10µf electrol	. 50V	0,40	0,80	

(S/. 78,40)

ZOCALOS (wire-wrap 3 level golded)					
CANTIDAD	# PINES PRECIO \$ UNIT. TOTA				
1	40		2,29		
2	24	1,39	2,78		
2	20	1,19	2,38		
10	16	0,85	8,50		
4 14 0,7		0,79	3,16		
	19,11				

(\$/.668,85)

	DIODOS / LEDS		<u>.</u>
CANTIDAD	TIPO	PRECI UNIT.	TOTAL
19	Diodos de Germa-		
	nio 10 mA	0.22	3,18
1	led rojo		0,22
1	led verde		0,22
	-	TΩΤΔΙ \$	3.62

(S/.126,70)

		 		_
1	transistor	\$	0,50	(S/.17,50)

CONECTORES					
CANTIDAD	ESPECIFICACIONES	PRE(CIO \$		
1	cable conector blindado, 24 hilos, long. 25 m.		38,61		
2	enchufes, macho y hembra, 25 pin con cubierta plástica.		8,00		
12	"lagartos" `	0,27	3,24		
1	cinta de 24 hilos, long. 0,5 m	-	2,00		
1	enchufe para zócalos de 24 pin		1,53		
		TOTAL \$	53,38		

OTRAS HERRAMIENTAS				
CANTIDAD	ESPECIFICACIONES		PRECIO \$	
1	Extender card.		24,95	
1	Probador lógico		7,40	
1	Extractor de ICs		1,49	
1	Insertador de ICs	•	3,49	
8	"lagartos"		3,24	
		TOTAL \$	40,57	

	ELEMENTOS PARA EL "JUST-WRAP"		
CANTIDAD	DESCRIPCION · •	PRECIO \$	
1	1 WRAP-BOARD (tablero para el wire-wrap)		
	incluyendo 1 regulador de voltaje		
	LM340T5 disipador de calor, 14 conden-	-	
	sadores distribuídos de 473pf, 50 V; 2	2	
	condensadores electrolíticos de 10 μf	,	
·	50 V.	68,90	
1	Enrollador-pelador para el "JUST-WRAP"	25,80	
4	Rollos de alambre de 50 pies no térmi-	-	
	co para el JUST-WRAP (colores: rojo y		
	verde).	11,92	
1	1 Herramienta para desenvolver y removen		
	el wire-wrap.	3,49	
1	Cortador de alambre.	1,00	
200	pines individuales de 3 niveles, dor	<u>a</u>	
	dos.	9,80	
	ТОТА	\$120,91	

GRAN TOTAL: \$ 282,43 (S/. 9.885,05)

$\underline{\underline{C}} \ \underline{\underline{A}} \ \underline{\underline{P}} \ \underline{\underline{I}} \ \underline{\underline{T}} \ \underline{\underline{U}} \ \underline{\underline{L}} \ \underline{\underline{Q}} \quad \underline{\underline{V}}$

COMENTARIOS, RECOMENDACIONES Y CONCLUSIONES

5.1. COMENTARIOS

Algunos puntos que merecen ser comentados son:

- El tiempo requerido entre la habilitación de PIO, t̄c̄E, y la activación de su señal IORQ, no consta en la mayoría de folletos y libros utilizados. La no activación de B RDY (parte 4.5.2) hizo necesario el ahondar en detalles de tiempos requeridos entre transiciones. Por último, en ZILOG 1981 DATA BOOK se pudo determinar que tal tiempo debe ser mínimo de 50 nseg.
- La descripción completa y detallada de los diagramas de tiempo para las operaciones del Interfase en su conjunto, no se la ha incluído en razón de que resultaría muy tedio so y complicado para el lector; han sido, sin embargo, esta tudiados en forma particular.
- La línea Ml de PIO no ha sido conectada por razones experimentales.
- En la construcción se han utilizado todas las compuertas

de todos los ICs.

- Interfase en una placa que puede insertarse en el Bus S-100 de cualquier microcomputador, es una ventaja. Es cierto que podía habérselo hecho en la propia UNIVAC pero con muchas complicaciones: construcción especial de la placa, dificultad para su ubicación en el Módulo de Placas, no existencia de una fuente de alimentación de +5V, etc.
- Es de recalcar la eficacia del circuito de envio/recepción de datos, pues tratándose de niveles de entre OV y 6V y de una distancia periférico-computador no muy usual (long. cable = 25 m), sin embargo no se han tenido lecturas o escrituras de datos alterados por causa de la transmisión.

 Por supuesto, el uso de un cable más corto, debidamente entorchado y blindado, asegurará definitivamente la no ocurrencia de errores por transmisión.
- Con el desarrollo del software pueden tenerse muchas venta jas del Interfase; así, poder invertir el contenido de las tarjetas, clasificarlo, arreglarlo, etc. y luego devolver lo en la perforación de nuevas tarjetas. Lamentablemente, la tardansa en la remisión del circuito integrado PIO des de los EE.UU. obligó a efectuar las pruebas con el circuito alternativo de la Fig. 4.5.2. y por tanto, éstas no fue

ron completas, como se habría deseado.

5.2. <u>RECOMENDACIONES</u>

Hay formas de mejorar el Interfase, y en esta parte se dan al gunas sugerencias al respecto:

- La línea $\overline{\text{GEN.CLR.}}$, no utilizada, puede ser aprovechada con otros fines, por ejemplo, para indicar en la consola de $\overline{\text{UNI}}$ VAC que ésta se encuentra en el modo de terminal periférico
- Siendo que el tiempo efectivo de ocupación de Z80-CPU por parte del Interfase es mínimo (1% del tiempo que le toma a UNIVAC la alimentación de una nueva tarjeta), podría hacer se sin más reparo que el ocupar un poco de memoria de Z80 CPU, la conversión de caracteres en base a software.
- Algunos procesos necesitan almacenar datos en tarjetas multiperforadas y también leer tales datos para guardarlos en cintas, etc. (así "ahorran" espacio y memoria). Sería interesante el diseñar un circuito adicional dentro del Interfase (que puede ocupar alguna dirección libre) que almacene los 12 bits originales de UNIVAC tanto en lectura como en perforación.

Aquí, por supuesto, el software deberá cambiar apreciable-

mente y en lugar de EPROM se utilizaría un par de Registros de Desplazamiento con salida Tristate como lo son los ICs 74LS367 OCTAL D-TYPE LATCHES.

- La transmisión en serie de los datos facilitaría la instal<u>a</u> ción del Interfase; reduciría las 12 líneas de datos a una sóla con la posibilidad de transmisión a mayores distancias (y aún la utilización de MODEM's para la transmisión digital por líneas telefónicas).

Para esto se debería diseñar un circuito que irá a residir en UNIVAC, circuito que generará las señales lógicas para el handshake y que en definitiva "acomodaría" a UNIVAC a la forma standard de un terminal periférico que puede enchufar se a la entrada/salida serial de cualquier microcomputador, o aún, computador.

5.3. CONCLUSIONES

El Interfase para Microcomputador y máquina VIP de tarjetas UNIVAC realizado en forma teórico-práctica es un tratado deta llado que muestra como se pueden utilizar los circuitos integrados y algunos conocimientos de sistemas digitales, para la construcción de un Interfase.

El microcomputador se sustenta en el sofisticado microprocesa

dor Z-80A, cuyos soportes en software le capacitan para correr programas escritos en lenguajes superiores de programa ción.

VIP UNIVAC 1710 es una máquina perforadora, verificadora e interpretadora de tarjetas Hollerith, fuerte y compacta; su tecnología electrónica (RTL) es diferente a la actual.

Con la implementación del interfase, UNIVAC se convierte en un terminal periférico más del microcomputador, siendo sus funciones las de:

- lectora de datos introducidos desde tarjetas,
- terminal de teclado; y
- perforadora de datos en tarjetas.

El procedimiento seguido en el diseño es lógico y natural. Se empieza por estudiar, en base a bibliografía, cada uno de los sistemas electrónicos que toman parte en el Interfase; se amplían aquellos aspectos que pueden ser aprovechados para el diseño, dándose oportunidad para encauzarlo en diferentes sentidos. En la parte práctica se presenta un material que reúne puntos fundamentales en la construcción de Interfases. La presencia de gráficos y tablas, así como de un buen anexo

complementa y hace del presente, un trabajo que puede ser existax tendido y convertido en herramienta para diseños de este tipo.

ANEXQ

A.1. OTRAS CARACTERISTICAS DE UNIVAC VIP 1710

A.1.1. ASPECTO MECANICO

- Velocidad de perforación: 35 tarjetas por minuto (80 cols).
- Velocidad de verificación: 60 tarjetas por minuto (80 col.).
- Velocidad de interpretación-impresión: 40 tarjetas por min \underline{u} to.
- Velocidad de salto-duplicación: 80 μseg. por columna.

A.1.2. OPERACION

CARGA DE FICHAS DE PROGRAMA O DE DATOS

- Poner el interruptor LOAD PROGRAM/LOAD DATA en una de estas dos posiciones, según la función que se quiera realizar.
- Colocar la ficha programa o la ficha de datos en la Entrada Auxiliar y pulsar FEED.
- Poner el interruptor LOAD PROGRAM/LOAD DATA en OFF.

PERFORACION

- Poner la máquina en posición de PUNCH.
- Si se desea, poner PRINT.
- Seleccionar la posición adecuada de los interruptores AUTO/ MANUAL y PROG 1/PROG 2, según el funcionamiento que se desee.
- Pulsar FEED para que la ficha pase a la Estación Visible.
- Pulsar CLEAR.
- Teclear los datos variables.
- Si se usa el modo MANUAL, pulsar la tecla SKIP y luego FEED para expulsar la ficha.

Tabla A.1.2. Resumen de la operación de UNIVAC 17.10

VERIFICACION

- Poner la máquina en posición de VERIFY.
- Si se desea, poner PRINT.
- Colocar el interruptor de modo de funcionamiento en posición AUTO.
- Pulsar la tecla FEED y a continuación la tecla CLEAR.
- Teclear los datos variables.
- Inmediatamente después de la verificación de cada ficha, se produce la alimentación automática.
- Corrección:

Siempre que se encuentre un error, se puede observar lo siguiente:

luz amarilla: volver a teclear los datos.

luz amarilla: teclear los datos de nuevo.

luz amarilla y luz roja: teclear los datos de nuevo.

En este momento, la memoria ha quedado corregida y puede continuar la verificación. Al terminar de verificar la ficha, no entra ninguna otra ficha nueva hasta que se introduzca una en blanco en la Entrada Auxiliar.

· INTERPRETACION

- Poner la máquina en posición de PUNCH.
- Poner después PRINT.
- Colocar el interruptor de Selección de Programas en PROG 1 o PROG 2.
- Pulsar la tecla de INTERPRET-START para comenzar la alimentación automática.
- Pulsar la tecla INTERPRET-STOP para detener la alimentación automática.

Tabla A.1.2. Resumen de la operación de UNIVAC 1710

A.1.3. CORRECCION DE FICHAS

- Método 1: A utilizar cuando se Interrumpe el trabajo normal de perforación para realizar UNA O MUY POCAS CO-RRECCIONES.
- Método 2: Para realizar CORRECCIONES DE CAMPO FIJO en un lote de fichas.


METODO 1 - EN MODO PERFORACION, MANUAL Y CARGA DE DATOS.

No es necesario programa de corrección.

- Modo LOAD DATA para introducir la imagen de la ficha incorrecta alimentada desde la Entrada Auxiliar.
- En modo MANUAL se corrige la imagen.
- Las fichas blancas para la corrección se alimentan desde la Entrada Auxiliar, habiendo puesto previamente la máquina en OFF.

METODO 2 - EN MODO VERIFICACION.

 Introducir el programa de corrección. En él se programa un «skip» hasta la primera columna del campo a corregir; esta columna queda en blanco y el resto del campo lleva definición de campo.



- 2) Poner las fichas que se van a corregir en el cajetín de entrada.
- 3) Poner el interruptor en VERIFY (Modo AUTOMATICO).
- 4) Pulsar FEED y CLEAR. Con esto la máquina efectúa el salto hasta la primera columna del campo que se va a corregir.
- 5) Pulsar CORR y teclear los datos correctos.
- 6) Introducir una ficha blanca en la Entrada Auxiliar y pulsar FEED Con esto se hace la perforación de la ficha correcta.

A.1.4. PROGRAMACION

CODIGOS

FUNCION	1ª COL DEL 0	UMNA CAMPO	RESTAN' COLUMI	
	Prog. 1	Prog. 2	Progs. 1 v	2
Cambio alfabético (ALPHA)	1	7 .	, ч	-4
Cambio numérico (NUMERIC)	(Hanco)	Ь	12	4
Duplicación (DUPLICATE)	0	6	preferible (0)12	· 4 (6)
Salto (SKIP) (no usa en berificación)	11	5 "	12	- 4
Comienzo de RJ	11-1	5 ` 7	12	4-
Fin de RJ	12111		4—5—7 (Prog. 2 umna del campo) en la

Tabla A.1.4.a. Caracteres alfanuméricos y blancos que deben escribirse en la tarjeta-programa.

000	copidos	MODO AUTO O	LUGAR DE PERFORACION		FUNCION	
PROG 1	PROG 2	HANUAL		PERFORACION	VERIFICACION	INTERPRETACION
12	4	A/M	En todas las columnas del campo menos en la pri- mera.	Definición de campo.	Definición de campo.	Definición de campo.
11	5	٠.	Solamente en la primera columna,	Comlenza Salto y No Impresión.	Comlenza No Impresión y Salto sin verificación (Bypass).	Comlenza No Impre- slón.
0	9	A	Solamente en la primera colunna.	Comienza Duplicaclón.	Comienza Duplicación,	Comienza Duplicación.
-	7	A	En todas las columnas en que sea necesario.	Cambio alfabético (ALPHA).	Cambio alfabético (ALPHA).	
2	ထ	A	Solamente en la primera columna,	Comienza la Supresión de Impresión de ceros a la izquierda.	Comienza la Supre:ión de Impresión de ceros a la izquierda.	Comienza la Supresión de Impresión de ceros a la Izquierda.
2	დ	4	En todas las columnas en que sea necesario, me- nos en la primera,	Eliminación de la Im- presión de 11/12.	Eliminación de la Im- presión de 11/12.	Eliminación de la Impresión de 11/12.
က	တ	٧ .	En la primera columna que sigue a la última que se va a utilizar.	Comienza la Alimenta- ción anticipada,	Comienza Bypass y No Inpresión.	Comienza la Alimenta- ción anticipada.
11-2	5-3	A	Solamente en la primera columna.	Comienza Salto y No Impresión.	Comienza Bypass y Supresión de ceros a la izquierda.	Comlenza No Inipre- sión.
11-1	5-7	A/M	Solamente en la primera colunna.	Comienza Justificación a la derecha (RJ).	Comlenza RJ.	
12-11-1	4-5-7	A/M	Solamente en la última columna.	Fin de RJ.	Fin de RJ.	Definición de campo.

Tabla A.1.4.b. Códigos de la tarjeta-programa

A.1.5. PROCESO DE VERIFICACION, CARGA DE DATOS Y LECTURA

MO-11-345 213- 1116 3121 DH 111834

THE PETO SPENTING WEET TOP CLOCK CICLES. THE FIRST MEMBER CICLE CONTROLS THE OUTS IN ALBERT CICLE IS USED TO PETONE THE DESCRIPTION OF THE PETON WEET IS ACT FERSPACE AND THE KEED DIRECTLY THIS WEADY THE OUTS ACT FERSPACE AND THE KEED CONTROL THE FIRST CICLE THE SECOND MEMBER CICLE IS USED TO PETON PROME INTEREST THE ALBERT AND LOSS AND THE FIRST CICLE THE SECOND MEMBER CICLE AND EXCEPTION FOR THE MEMBER SPROCKED COUNTER COUNTER FOR THE FIRST COLUMN OCCURS WHEN THE PROBES SPROCKED COUNTER COUNTER FOR THE MEMBER CICLES FOR


. AFTER THE 80 COLUMNS ARE READ. THE TYD ADDITIONAL CLOCK CICLES ARE USED TO GENERATE 25 ADDITIONAL COLUMN SPROCAETS FIRM THE IMPUT DATA CLECULTS DISCRETED. THIS COUNT IS USED TO INVITATE THE CARD PATTER OFFICE OFFICE THE CARD IS PASSED REPORD THE READ STATION-DUIPUT SAID ROLLS.

NOTE. FOR OTTER FOR DESIGNATION OF A SECOND OF A SECON

• • •				
	IST MEMORY CYCLE . (PRG# CICLE)	2NO SEMBRY CYCLE (DATA CYCLE)	3RD CLOCK CYCLE	4TH CLOCK CICLE
	L.E. OF CARD SETS READ FIRST BO COLURNS FF			
AS EM-	CTIVITE RELDER SPT CIR (418-023) (STARTS		·	
CHESHORZ YZIN.	(415-01) EXAD SETS MAD THREE BO COLUMNS FF (415-01) RELDER SPT CIR (446-023) (STARTS 11 COUNT OF 2) SET FEAD FF (415-020) SET NAME INVERSED 1 14 ERT (416-031) CIRC OATH TO INPUT REG (416 THREE 423) SET INPUT PREZ CECLE FF (437-024) AND IMPUT CICLE ALERT FF (437-007)			
	CIRC OLI 10 INPUT REG (JIE THRU 125) SET INPUT PREZ CICLE FF (137-021) IND INPUT			
	Cicle ALERT FF (437-007)			
	SET INPUT CTCLE FF (437-011) INITIATES XED CTCLE (463-004)	INPUT CYCLE IF REKAINS SET (437)	SET ROR INTERRUPT FF (449-035) WHEN INPUT CICLE ALERI, FF IS CLEARED.	CLF ROR 'NTERRUFT IF (145-035)
11 0	INTITUTES ARE CITED (100-001)		CLE INPUT CICLE AND INPUT FFEE CICLE FFS IF	/ ₁
		·	MAR = 80. PREN MAR = 80. INITIATE PREM LOOK AREAD CYCLE TO SEARCH FOR AUTOMATIC OPERATIONAL	i
			COMTROLS	
			THIN POST READ FF SET CLR READ FIRST BD COLUMNS FF (449-013) WHICH CLEARS READ FF	
	INPUT LORS REG TO "NAK (402-019) ADDRESSES IMPUT WEN	INPUT JORS REG TO WAR (402-019)	(445-027)	
17 1				1
	SENERATE READ MEN SINDRE (403-011)	SENERALE READ MEM STRONE (403-011)		
T# 2	INDUL MEN LD DILL MEE (MIE 1887 (53)	DUST MEM TO GATA REG (416 JANU 423)		
17 7				
	SET RISEATON FF ON MON-COMPARE IF NOT IN		INCREMENT DUPT ADRS REG (415-007)	
TF 3	KETPUNCH OR LOTO OTHE SEESTION (146-011)		(COUNT REIDER COL SPT)	
		·		
-	CLR DATA RES (426-004)	CLR DATA REG (426-DD4)		CLR POST FERD FF (445-C17) THEN DUFT TO REG IS CLEAFED AT COUNT OF 25 (414-010)
IF 4				MED 15 ESTATED AT COURSE OF 25 (4-4-510)
		The second secon		
	INPUT REG TO DATA MEG (476-DID)	IF RESMITCH OF IS SET (446) SEMERITE WIS- WITCH WARKER - CATA REG OF 12 (446-000) AND SET DATA REG OF 12 (416-007)		
17 5		240 SET 0411 REG FF 12 (418-007) CLR RISMATCH FF (448-015)		
			'	
	\$515.5171 #File #L# \$17056 (403-015)	GENERALE TRITE NEW STORE (402-0:5)	CLE FOR -ATC:PUPI 1- ERI FF ,445 032)	
19 6		TELERATE BIT TO GUPT ATE (TIE. FT YOUE)) SET POST REID FE THEN ALE - EC (145-018)		
,		(ALLOIS 75 ADDITIONAL SPI COUNTS AFTER CORPLETE CARD IS READ)		
		CLR INPUT CICLE ALERT FF IF WAR		
		₹80 (427 004)	·	·
	INFUT TORS REG ADT INCREMENTED (409-001) CLA INPUT PASE CICLE FF AT T E OF TP T	1xCESKEHT NPUT LORS PEG (409-001) CLR LXPHT PEG (476-018)		
17 1	(437-017)	SET IMPUT FPGA CTICLE FF AT T E		
		OF TP7 (437 012)		
	I		/I	I


A.2. OTRAS CARACTERISTICAS DE Z80-CPU y Z80-PIO

A.2.1. DIMENSIONES FISICAS DE Z80-CPU



*Dimensions for metric system are in parenthesis

A.2.2. DIMENSIONES FISICAS DE Z80-PIO




NOTE: Dimensions in parentheses are for metric system (cm).

A.2.3. OTROS DIAGRAMAS DE TIEMPO DE Z80-CPU

INSTRUCTION OF CODE FETCH


The program counter content (PC) is placed on the address bus immediately at the start of the cycle. One half clock time later MREQ goes active. The falling edge of MREQ can be used directly as a chip enable to dynamic memories. RD when active indicates that the memory data should be enabled onto the CPU data bus. The CPU samples data with the rising edge of the clock state T3. Clock states T3 and T4 of a fetch cycle are used to refresh dynamic memories while the CPU is internally decoding and executing the instruction. The refresh control signal RFSH indicates that a refresh read of all dynamic memories should be accomplished.



A.2.3.a. CICLO DE DECODIFICACION DE NUEVA INSTRUCCION

INTERRUPT REQUEST/ACKNOWLEDGE CYCLE

The interrupt signal is sampled by the CPU with the rising edge of the last clock at the end of any instruction. When an interrupt is accepted, a special M₁ cycle is generated. During this M₁ cycle, the \overline{IORQ} signal becomes active (instead of \overline{MREQ}) to indicate that the interrupting device can place an 8-bit vector on the data bus. Two wait states (Tw*) are automatically added to this cycle so that a ripple priority interrupt scheme, such as the one used in the Z80 peripheral controllers, can be easily implemented.



A.2.3.b. CICLO DE REQUERIMIENTO/RECONOCIMIENTO DE NUEVA INSTRUCCIO

The following is a summary of the Z80 instruction set showing the assembly language mnemonic and the symbolic operation performed by the instruction. A more detailed listing appears in the Z80-CPU technical manual. The instructions are divided into the following categories:

. 8∙bit loads Miscellaneous Group 16-bit loads Rotates and Shifts Exchanges Bit Set, Reset and Test Memory Block Moves Input and Output Memory Block Searches Jumps 8-bit arithmetic and logic Calls 16-bit arithmetic Restarts General purpose Accumulator Returns

In the table the following tenninology is used. ≡ a bit number in any 8-bit register or memory

location ≡ flag condition code cc

b

& Flag Operations

NΖ ≡ non zero Z ≡ zero

NC ≡ non carry C ≡ carry

PO = Parity odd or no over flow PE ≡ Parity even or over flow

Ρ ≡ Positive M ■ Negative (minus)

	Mnemonic	Symbolic Operation	Comments
	LD r, s	r s	$s \equiv r. n. (HL).$ ($1X+e$). ($1Y+e$)
38	LD d.r ·	d r	d≡(HL).r
8-1317-LOADS	LD d. n	d — n	(IX+e), (IY+e) d ≡ (HL), (IX+e), (IY+e)
8-13	LD A. s	A ← s	$s \equiv (BC), (DE),$ (nn), I, R
	LD d. A	d A	d ≡ (BC).(DE). (nn).1.R
٠. '	LD dd. nn	dd — nn	dd ≡ BC.DE. HL.SP.IX.IY
	LD dd.(nn)	dd ← (nn)	dd ≡ BC. DE. HL. SP. IX. IY
6-BIT LOADS	LD (nn), ss	(nn) — ss	ss ≡ BC. DE. HL. SP. IX. IY
11.1	LD SP. ss	SP - 55	ss = HL, 1X, 1Y
16.	PUSH ss	$(SP-1) = ss_H: (SP-2) = ss_L$	ss = BC, DE, HL, AF, IX, IY
	POP dd	dd _L - (SP), dd _H - (SP+1)	dd = BC, DE, HL, AF, IX, IY
	EX DE. HL	DE HL	
GES	EX AF, AF'	AF AF'	
EX("HANGES	EXX 	HF) (BC, DE, DE,	

dd any 16-bit destination register or memory loca-≡ 8-bit signed 2's complement displacement used e relative jumps and indexed addressing = 8 special call locations in page zero. In decumal L notation these are 0, 8, 16, 24, 32, 40, 48 and

= any 8-bit destination register or memory locati

n = any 8-bit binary number = any 16-bit binary number กก

d

any 8-bit general purpose register (A. B. C. D. I

S = any 8-bit source register or memory location = a bit in a specific 8-bit register or memory loca ςЬ

any 16-bit source register or memory location subscript "L" = the low order 8 bits of a 16-bit regist subscript "H" = the high order 8 bits of a 16-bit regis

= the contents within the () are to be used as a pointer to a memory location or 1.0 port number 8-bit registers are A, B, C, D. E, H, L, I and R

16-bit register pairs are AF, BC, DE and HL 16-bit registers are SP, PC, IX and IY

Addressing Modes implemented include combinations of the following: lmmediate Indexed Immediate extended Register Modified Page Zero Implied Relative Register Indire

Extended Bit Mnemonic Symbolic Operation Comments LDI $(DE) \leftarrow (HL)$. $DE \leftarrow DE+1$ MEMORY BLOCK MOVES HL -- HL+1, BC -- BC-1 LDIR (DE) \leftarrow (HL). DE \leftarrow DE+1 HL -- HL+1, BC -- BC-1 Repeat until BC = 0 LDD (DE) -- (HL). DE -- DE-1 $HL \leftarrow HL-1$. $BC \leftarrow BC-1$ LDDR (DE) ← (HL), DE ← DE-1 $HL \leftarrow HL-1$. $BC \leftarrow BC-1$ Repeat until BC = 0 CPI A-(HL). HL -- HL+1 MEMORY BLOCK SEARCHES BC - BC-1 CPIR A-(HL). $HL \leftarrow HL+1$ A-(HL) sets BC -- BC-1. Repeat the flags on until BC = 0 or A = (HL)A is not affi CPD A-(HL), HL - HL-1 BC -- BC-1 CPDR A-(HL), HL -- HL-1

BC - BC-1, Repeat until BC = 0 or A = (HL)

CY is the

carry flag

s = r. n. (H

(1X+c).(1)

A -- A + s

A -- A - 5

 $A - A \wedge s$

A -- A V s

A -- A + s + CY

A - A - s - CY

ADD s

ADC s

SUB.s

SBC s

AND s

OR s

D.	CP s	A - s	s=-r, n (HL) (IX+e), (IY+e)	R, & T	BIT b.s SET b,s	Z s _b	Z is zero flag
ALU	INC d	d d + 1	d = r, (HL)	BIT S. 1	RES b, s	s _b 1 s _b 0	s = r. (HL) (IX+e), (IÝ+e
8-B1T	2501		(IX±e), (IY+e)	ri 8			(// - // (
~	DEC d	d.← d – 1			IN A (n)	A (- (n)	Sat Claus
}			5	-	IN r, (C)	r (C) (HL) ←- (C), HL ←- HL + 1	Set flags
	ADD HL. ss	HL HL + ss	ss = BC. DE		1)/11	$\begin{bmatrix} (B \leftarrow B - 1) & -(C) & B \leftarrow B - 1 & -(C) & B \leftarrow B & -(C) & &$	
.,	ADC HL, ss	HL HL + ss + CY	HL SP		INIR	(HL) ←(C), HL ← HL + 1	
:T.	SBC HL, ss	HL HL - ss - CY	ss ≡ BC. DE,			B ← B − 1	
H	ADD IX. ss	1X 1X + ss	SS = BC, DE, IX, SP			Repeat until B = 0	
6-BIT ARITHMETIC	ADD IY, ss	1Y [Y + ss	ss ≡ BC, DE, 1Y, SP	U.r	IND	(HL) ← (C), HL ← HL - 1 B ← B - 1	
16-817	INC dd	dd dd + 1	dd ≡ BC, DE. HL, SP, IX, IY	ואייטיד אאנט טטידייטיר	INDR	(HL) (C). HL HL - 1 B B - 1	
	DEC dd	dd — dd – 1	$dd \equiv BC, DE.$	(N)		Repeat until B = 0	
			HL, SP, IX. IY	5	OL'T(n), A	(n) A	
	DAA	Converts A contents into	Operands must	Ē	OUT(C), r	(C) ← (U1) H1 — U1 + 1	٠,
C		packed BCD following add.	be in packed		OUTI	(C) ← (HL). HL ← HL + 1 B ← B - 1	
FLAG		or subtract.	BCD format		OTIR	(C) ← (HL). HL ← HĽ + 1	
-×		_			0111	B B - 1	
ניוי אככ. אי	CPL	A A			-	Repeat until B = 0	
1:5	NEG CCF	$A \leftarrow \overline{A} + 1$ $CY \leftarrow \overline{CY}$			OUTD	(C)-(HL), HL-HL-1	
	SCF	CY - CY			OTDD	B - B - 1	
+	_			-	OTDR	$(C) \leftarrow (HL)$. $HL \leftarrow HL - 1$ $B \leftarrow B - 1$	
s	NOP HALT	No operation Halt CPU				Repeat until B = 0	
MISCELLANEOUS	DI	Disable Interrupts		.)	JP nn	PC nn	(NZ P
LAN	El	Enable Interrupts			JP cc. nn	If condition cc is true	Z P
걸	IM O	Set interrupt mode 0	8080A mode			PC nn. else continue	cc NC P
MISC	IM I	Set interrupt mode 1	Call to 0038 _H	∞	JR e	PC PC + e	(C)
-	IM 2	Set interrupt mode 2	Indirect Call	UMPS	JR kk.e	If condition kk is true	kk (NZ N
			,	=		PC PC + e, else continue	\Z C
	RLC s	<u> (2) 7 </u>			JP (ss)	PC + ss	ss = HL, 1X,
	RL s				DJNZ e	B - B - 1, if $B = 0continue, else PC + PC + e$	
	KL S	S .		!	CALL nn		
	RRC s	7 — 6 CY		CALLS		$(SP-1) \leftarrow PC_H$ $(SP-2) \leftarrow PC_L$, $PC \leftarrow nn$	NZ P Z P
TS	RRs ' "	S S		. 5	CALL cc. nn	If condition cc is false continue, else same as CALL nn	CC NC F
ROTATES AND SHIFTS	SLA s	CY	's ≡ r. (HL) (IX+e). (IY+e)	RESTARTS	RST L	(SP-1) PC _H (SP-2) PC _L , PC _H 0	_
ES AN	SRA s	7 - 0 - CY	(IVIC) (III.C)	REST		PC _L - L	
ROTAT	SRLs	0 - 7 - 0 - (Y)			RET	$PC_{L} \leftarrow (SP),$ $PC_{H} \leftarrow (SP+1)$	
	RLD	7 43 0 7 43 7 (HL)		ETURNS	RET ec	If condition co is false continue, else same as RET	
		A. []		RET	RETI	Return from interrupt, same as RET	
	RRD .	7 4 3 0 7 4 3 0 ML1			RETN	Retuin from non- maskable interrupt	
							<u>_</u>

A.2.5. DIAGRAMAS DE TIEMPOS DE PIO PARA INTERRUPCIONES

During MI time, peripheral controllers are inhibited from changing their interrupt enable status, permitting the INT Enable signal to ripple through the daisy chain. The peripheral with IEI high and IEO low during INTA will place a preprogrammed 8-bit interrupt vector on the data bus at this time. IEO is held low until a return from interrupt (RETI) instruction is executed by the CPU while IEI is high. The 2-byte RETI instruction is decoded internally by the PIO for this purpose.




Figura A.2.5.a. Reconocimiento de una interrupción

If a Z80 peripheral device has no interrupt pending and is not under service, then its IEO=IEI. If it has an interrupt under service (i.e., it has already interrupted and received an interrupt acknowledge) then its IEO is always low, inhibiting lower priority chips from interrupting. If it has an interrupt pending which has not yet been acknowledged, IEO will be low unless an "ED" is decoded as the first byte of a two byte opcode. In this case, IEO will go high until the next opcode byte is decoded, whereupon it will again go low. If the second byte of the opcode was a "4D" then the opcode was an RETI instruction.

After an "ED" opcode is decoded, only the peripheral device which has interrupted and is currently under service will have its IEI high and its IEO low. This device is the highest priority device in the daisy chain which has received an interrupt acknowledge. All other peripherals have IEI=IEO. If the next opcode byte decoded is "4D", this peripheral device will reset its "interrupt under service" condition.




Figura A.2.5.b. Regreso de un ciclo de interrupción

A.2.6. CARACTERISTICAS EN A.C. PARA Z80A-PIO

TA = 0° C to 70° C, Vcc = +5 V \pm 5%, unless otherwise noted

SIGNAL	SYMBOL	PARAMETER	мім	MAX	UNIT	COMMENTS
ф	ι _c tw (ΦΗ) tw (ΦL) t _r , t _f	Clock Period Clock Pulse Width, Clock High Clock Pulse Width, Clock Low Clock Rise and Fall Times	250 105 105	[1] 2000 2000 30	nsec nsec nsec	
	t _h	Any Hold Time for Specified Set Up Time	0		nsec	
CS, ČE 1SI (CS) Control Signal Set-Up Time to Rising Edge of 4 During Read or Write Cycle		145		nsec		
DO-D7 M1 Cycle Data Output Delay from Falling Edge of IORQ During INTA		50	380 250	nsec nsec	[2] C _L = 50 pF [3]	
Cycle 1 F (D) Cycle Delay to Floating Bus (Output Buffer Disable Time)			110	nsec		
IEI ts (IEI) IEI Set-Up Time to Falling edge of TORO During INTA Cycle		140		nsec		
IEO Delay Time from Rising Edge of IEI IEO Delay Time from Falling Edge of IEI IEO Delay from Falling Edge of M1 (Interrupt Occurring Just Prior to M1) See Note A.			150 130 190	nsec nsec	(5) 5 C _L = 50 of 5	
IORQ tSΦ (IR) IORQ Set-Up Time to Rising Edge of Φ During Read or Write Cycle.		115		✓nsec		
M1 Set Up Time to Rising Edge of Φ During INTA or M1 Cycle See Note B		a ö		nsec		
RO	RD t _{SΦ} (RD) RD Set-Up Time to Rising Edge of th Ouring Read or M1 Cycle		115		nsec	
ts (PD) 105 (PD) Port Oata Set Up Time to Rising Edge of STROBE (Mode 1) Port Data Ourput Delay from Falling Edge of STROBE (Mode 2)		230	210	nsec	[5]	
B ₀ ·B ₇ t _{F (PD)} Delay to Floating Port Data Bus from Rising Edge of STROBE (Mode 2) t _{D1 (PD)} Port Data Stable from Rising Edge of IORQ During WR Cycle (Mode 0)			180 180	nsec	C _L = 50 pF	
ASTB, tw (ST) Pulse Width, STROBE		150 [4]		nsec		
INT . 10 (I') INT Delay time from Rising Edge of STROBE INT Delay Time from Data Match During Mode 3 Operation			440 380	nsec		
ARDY, BRDY	¹ DH (RY) ¹ DL (RY)	Ready Response Time from Rising Edge of $\overline{\text{IQRQ}}$ Ready Response Time from Rising Edge of $\overline{\text{STROBE}}$		ե _c + 410 ե _c + 360	nsec	[5] C _L × 50 pF [5]

NOTES:

A. $2.5 t_c > (N\cdot2) t_{DL} (10) + t_{DM} (10) + t_{S} (161) + TTL Buller Delay, if any$

B. M1 must be active for a minimum of 2 clock periods to reset the PIQ.

^{. [1]} to = tw (+H) + tw (+L) + tr + tr

^[2] Increase top (D) by 10 nsec for each 50 pFincrease in loading up to 200 pF max.

^[3] Increase to (O) by 10 nsec for each 50 pF increase in loading up to 200 pFmax.


^[4] For Mode 2: tW (ST)>tS (PD)

⁽⁵⁾ Increase these values by 2 nsec for each 10 pF increase in loading up to 100 pFmax

A.2.7. CONDICIONES INICIALES DE PIO AL MOMENTO DEL ENCENDIDO

- Registros de salida encerados;
- puesta la máscara a interrupciones;
- seleccionado el modo 1 en ambas puertas;
- Tineas de entrada/salida de las puertas en alta impedancia; y,
- las señales para el handshake inactivas.

A.3.1. UN EJEMPLO DE CONFIGURACION FUNDAMENTAL DE UN MICROCOM PUTADOR BASADO EN Z80-CPU CON ALGUNOS SOPORTES EN HARD WARE



A.3.2. FAMILIAS LOGICAS




Figura A.3.2.a. Circuitos equivalentes de entrada típicos:

- a) Familia TTL,
- b) LSTTL,
- c) MOS,
- d) ECL




Figura A.3.2.b. Circuitos equivalentes de salida típicos:

- a) familia TTL Open Collector,
- b) TTL Totem Pole,
- c) TTL Tristate,
- d) MOS,
- e) ECL

A.3.3. CARACTERISTICAS VOLTAMPERIMETRICAS DE LA FAMILIA LSTTL

			(Driver) 74LS00
	Logic 1	High level input V	2 V min
atie	Logic 0	Low level input V	. 7 V max
Voltage	Logic 1	High level output V	2.5 V min
	Logic 0	Low level output V	5 V max
	Logic 1	High input I	20 μA max
ent	Logic 0	المسر: input l	36 mA max
Current	Logic 1	High output I	-400 μA max
!	Logic 0	Low output I	E niA max

A.3.4. INTERFASE EN UNIVAC -DATOS-

En el diagrama siguiente se encuentran representadas las $1\dot{1}$ neas que corresponden a los datos 2 y 3. Las demás líneas de datos (0, 1,4,5,6,7,8,9,11 y 12) tienen diagramas muy similares.

Los grupos de números que se observan en la parte inferior de las líneas de salida de los flip-flops significan, por ejemplo:





Figura A.3.4.
REGISTROS DE DATOS, ENTRADA Y PERFORACION 2 Y 3 DE UNIVAC



Es necesario hacer el análisis del máximo requerimiento de corriente que pueda tener cualquiera de las 12 líneas de da tos. En tal virtud, se ha realizado este análisis basándose en las láminas del Manual de Servicio de UNIVAC y se han sa cado los siguientes resultados:

CARGAS EN LAS 12 LINEAS DE DATOS .

.LINEA DE DATOS "L DATA REG FF"	CARGAS	•
0 11, 12 1, 2, 4, 8 3, 5, 6, 9	C1, C2, C3, C4, C5 C1, C2, C3, C4, C5, C6 C1, C2, C3, C4, C5, C6, C7 C1, C2, C3, C4, C5, C6, C7, C8 C1, C2, C3, C4, C5, C6, C7, C8	

Tabla A.3.4.

En donde C1, C2,..., C9 son nueve tipos de cargas que se explican a continuación.




Figura A.3.4.1. Esquema general de las cangas a la salida de los flip-flops que conforman el Registro de datos.

Interesa solamente el análisis para L DATA REG FF = 0

- Flip-flop de Dato:





Figura A.3.4.2. Circuito equivalente del bloque "FF AI/OI"

- Cargas C1 y C2:



$$I_{C1} \approx 0 \text{ mA}$$

$$I_{C2} \approx 0 \text{ mA}$$

Figura A.3.4.3. Circuito equivalente del bloque "A + FF OI/T"

- Carga C3:





Figura A.2.4.4. Circuito equivalente del bloque "A INHIBIT"


- Carga C4:




$$I_{C4} \approx \frac{6V - 0.5V - 0.3V}{640.0}$$

$$I_{C4} \approx 8.1 \text{ mA}$$

Figura A.3.4.5. Circuito equivalente del bloque "A + OR COMP"






 $I_{C5} \approx 8.1 \text{ mA}$

Figura A.3.4.6. Circuito equivalente del bloque "A AG"


- Carga C6



IC6 = 0 mA

Figura A.3.4.7. Circuito equivalente del bloque "A AI"

- Cargas C7, C8, C9



 $I_{CT} = I_{C8} = I_{C9} \approx 0 \text{ mA}$

Figura A.3.4.8. Circuito equivalente del bloque "OR AI"

Así pues, tomando la línea de mayor número de cargas (7), la corriente requerida sería:

$$I_T = I_{C1} + I_{C2} + I_{C3} + I_{C4} + I_{C5} + I_{C6} + I_{C7} + I_{C8} + I_{C9} + I_{FF}$$
 $I_{T.} \approx 16.2 \text{ mA} + 8.6 \text{ mA}$

 \cdot I_T \approx 24.8 mA

a tal corriente se sumará la producida en el mismo Bloque de . Compatibilidad de la PLACA-INTFASE (figuras 3.3.1.3-4):

$$I_{R1} \approx 0.4 \text{ mA}$$

$$I_{R2} \approx 0.6 \text{ mA}$$

$$i_{OL} \approx 0.2 \text{ mA}$$

por tanto, la corriente total que debería "chupar" cada Buffer-Driver SN74LS244, es:

$$I_{IL} \approx I_T + I_{R,1} + I_{.R,2} + i_{0L}$$

$$I_{IL} \approx 24.8 \text{ mA} + 0.4 \text{ mA} + 0.6 \text{ mA} + 0.2 \text{ mA}$$

$$I_{II} \approx 26 \text{ mA}$$

A.3.5. BUS S-100

Pin ≉	Signal Name and Type	Polarity	
1	+8 volts (B)1		Instantaneous minimum greater than 7 volts, instantaneous maximum less than volts, average maximum less
			than volts.
2	+16 volts (B)		Instantaneous minimum greater than 14 volts, instantaneous maximum less than 35 volts, average maximum less than 20 volts.
3 '	XRDÝ (S) ¹⁺¹⁰	positive	One of two ready inputs to the current Bus Master. The bus is ready when both these ready inputs are true.
4	$\nabla \overline{I_0}$ (S)10	negative	Vectored interrupt line \$.
Š	$\nabla \overline{\Gamma}_{1}(S)^{10}$	··· · · · · · · · · · · · · · · · · ·	" 1.
6	$\nabla I_2(S)^{10}$	11	. 11 2.
7	$\nabla \overline{I}_3$ (S) ¹⁰	••	3.
8	$\nabla I_{\bullet}(S)^{10}$	**	4.
9	$\overline{VI}_{5}(S)^{10}$	**	,, 5,
10	$\overline{VI}_6(S)^{10}$	**	" 6.
11	VI ₂ (S) ¹⁰	,,	" 7.
12	¥17 (3)···	•	
13	-		Not specified.
13		_	11
15	_		*
16	-	· —	11
	-	_	**
.17 18	STAT DSB (M)1-10	negative	The control signal to disable the 8 status signals ² .
19	C/C DSB (M)10	**	The control signal to disable the 6 command/control signal ³ .
20	UNPROT .		Not specified.
21	SS		Not specified.
22	ADD DSB (M)10	negative	The control signal to disable
22	ADD DSB (M)	negative	the 16 address signals ⁴ .
23	DO DSB (M)10	. "	The control signal to disable the 8 data output's signals.
24	φ ₂ (B)	positive	The master timing signal for the bus.
25	ϕ_1		Not specified.
26	PHLDA (M)	positive	A command/control signal used in conjunction with PHOLD to
			coordinate Bus Master transfer operations.
27	PWAIT (M)	**	The acknowledge signal to either of the bus ready signals XRDY,
20	DIATE	**	PRDY or to a HLT instruction.
28	PINTE	••	Not specified.
29	A5 (M)	**	Address bit 5.
30	A4 (M)	,,	Address bit 4.

Tabla A.3.5.a. Las 100 lineas del BUS S-100

Pin #	Signal Name and Type	Polarity	
31	A3 (M)	••	Address bit 3.
32	A15 (M)	••	Address bit 15 (most significant).
33	A12 (M)	••	· Address bit 12.
34	A9 (M)	••	Address bit 9.
35	D01 (M)/EA1 (M)/DATA1 (M/S)	••	Data out bit 1. Extended address bit 1, Bidirectional data bit 1.
36	D00 (M)/EA0 (M)/DATA0 (M/S)	••	Data out bit \$, Extended address with bit \$, Bidrectional data bit \$ (least significant)
37	A10 (M)	**	Address bit 10.
38	D04 (M)	positive	Data out bit 4.
39	D05 (M)	. **	" 5.
40	D06 (M)	11	· 6.
41	D12 (M)	**	
42	D13 (M)	,,	Data în ⁶ bit 2.
43		,,	Data in bit 3.
44	D17 (M)	-,,	Data in bit 7 (most significant).
***	SMI (M)		The status signal which indicates
			that the current bus cycly ⁷ is an
45	SOUTIAN	••	op-code fetch.
40	SOUT (M)		The status signal identifying the
			data transfer bus cycle of an OUT
	CINIDAA	••	instruction.
46	SINP (M)		The status signal identifying the
			data transfer bus cycle of an IN
477	CACEACE (AC		instruction.
47	SMEMR (M)	,,	The status signal identifying bus
			cycles which transfer data from
			memory to a Bus Master which are
			not interrupt acknowledge instruc-
40	CHILT. A.O.	.,	tion fetch cycle(s).
48	SHLTA (M)		The status signals which acknowledges
	•		that a HLT instruction has been
	•		executed.
			that a HLT instruction has been
	CLOCK		executed.
1 9	CLOCK	_	Not specified.
50	GND		Signal and power ground.
51	+8 volts (B)		See comments above for pin #1.
52	– [6 volts (B)		Instantaneous maximum less than -14 .
			volts, instantaneous maximum greater
			than -35 bolts, average minimum
			greater than -20 volts.
53	SSWI .	_	Not specified.
5-4	EXT CLR	negative	A reset signal to reset Bus Slaves.
			When this signal goes low, it must
			stay low for at least 3 bus states.
55		_	Not specified.
56	_	_	••
57			**

Tabla A.3.5.b. Las 100 lineas del Bus S-100

Pin a	# Signal Name and Type	Polarity	
58			Not specified.
59	SXTRQ (M)	negative	Master signal which requests 16
			bit wide slaves to respond by
			asserting SXTN.
60		_	Not specified.
61	SXTN (S)	negative	The signal generated by 16 bit
	,	2	slaves in response to the 16 bit
			request signal SXTRQ.
62	<u>.</u>	_	Not specified.
63	_	_	• ••
64	_ .		•• .
65			••
66		_	. ••
.67	PHANTOM (B)	negative	A bus signal which disables normal
	,		slave devices and enables phantom
			slaves - primarily used for
	•	•	bootstrapping systems without
			hardware front panels.
68	MWRITE (B)	positive	The logical negation of PWR and
	• •	•	SOUT: this signal must follow
			PWR by not more than 30 ns.
69	PS		Not specified.
70	PORT		•,
71	RUN	_	
72	PRDY (S)10	positive	See comments above for pin #3.
73	PINT (S)10	negative	The primary interrupt request -
	•		bus signal.
74	PHOLD (M)10	••	The command control signal used
	• •		in conjunction with PHLDA to coor-
			dinate Bus Master transfer operations.
75	PRESET (B)10	**	The reset signal to reset Bus Master
			devices. When this signal goes low,
			it must stay low for at least 3
		,	bus states.
76	PSYNC (M)	positive	The command/control signal identi-
			fying BS1. (See bus states comments.)
77	PWR (M)	negative	The command control signal signi-
			fying the presence of valid data on
			the DO buss.
78	PDBIN (M)	positive	The command control signal that
			requests data on the DI bus' from
			the currently addressed slave.
79	A\$ (M) .	**	Address bit g (least significant).
80	A1 (M)	,,	Address bit 1.
81	A2 (M)	••	" <u>2.</u>
82	A6 (M)	**	·· 6.
83	A7 (M)	**	·· 7.
84	A8.(N1)	**	8.

Tabla A.3.5.c. Las 100 lineas del Bus S-100

Pin #	Signal Name and Type	Polarity	
85	A13 (M)	11	" 13.
86	A14 (M)	**	" 14.
87	A11 (M)	**	" 11.
88	D02 (M)/A8 (M)/DATA2 (M/S)	positive	Data out bit 2, extended address bit 2, & bidirectional data bit 2.
89	D03 (M)/A19 (M)/DATA3 (M/S)	••	Data out bit 3, extended address bit 3, & bidirectional data bit 3.
90	D07 (M)/A23 (M)/DATA7 (M/S)		Data out bit 7, extended address bit 7, & bidirectional data bit 7 (most significant).
91	D14 (S)/DATA12 (M/S)	positive .	Data in bit 4 & bidirectional data bit 12.
92	D15 (S)/DATA13 (M/S)	••	Data in bit 5 & bidirectional data bit 13.
93	D16 (S)/DATA14 (M/S)	positive	Data in bit 6 & bidirectional data bit 14.
94	DH (S)/DATA9 (M/S)	positive	Data in bit 1 & bidirectional data bit 9.
95	DIØ (S)/DATA8 (M/S)	positive	Data in bit \mathscr{A} & bidirectional data bit \mathscr{B} .
96	SINTA (M)		The status signal identifying the instruction fetch cycle(s) that immediately follow and accepted interrupt request presented on PINT.
97	SWO (M)	negative	The status signal identifying a bus cycle which transfers data from a Bus Master to a slave.
98	SSTACK		Not specified.
99	POC (B)	negative	The power-on clear signal for all bus devices; when this signal goes low, it must stay low for at least 3 bus states.
100	GND		Signal and pover ground.

Adapted from table by the IEEE Computer Society Microprocessor Standards Committee.

Tabla A.3.5.d. Las 100 líneas del Bus S-100

Denom.	Linea	Denom.	Línea
			79
D0 0	36	A 0 .	
DO 1	35	A 1	80
DO 2	88	A 2	81
DO 3	89	A ··3	31
DO 4	38	A · 4 .	30
DO 5	39	A 5	. 29
DO 6	40	A 6	82
DO 7	90	A 7	83
DI O	95		
DI 1 ·	94.	. 2	24
DI 2	41	SOUT	45
DI 3	42	SINP	46
DI 4	91		,
DI 5	92	PRDY	72
DI 6	93		
DI 7	43		
		+8V	1, 51
		GND	50, 100

Tabla A.3.5.e. Lineas del Bus S-100 utilizadas en el Interf \underline{a} se

Del bus S-100 cabe indicar que el microcomputador utiliza

adicionalmente las siguientes líneas:

No. Linea	Bus S-100 stándard	Este caso particular
65	no especifica	MEM.REQ.
66	no especifica	REFRESH
70	no especifica	PROTECT MEM.

(Referirse al diagrama de la figura A.4.1).

A.3.6. DESARROLLO DE LA PROGRAMACION DE EPROM

La tabla A.3.6 muestra la forma cómo son transformados los caracteres 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, J, R, Y, >, ? /, y SPACE desde el Código IBM Hollerith al Código ASCII. De manera similar se ha procedido con el resto de caracteres.

El uso de las figuras indicadas ahí, así como de la tabla
A.3.7.6, facilitará mucho la comprensión del desarrollo (en
binario) de esta parte del programa de EPROM.

Por otra parte, la programación requerida para la codificación de ASCII a Hollerith sigue la misma tónica, aunque aquí intervienen el "DECODER" (ya no el "ENCODER") y no existe inversión de los datos. No se ha hecho constar su desarrollo para no hacer más extenso este punto.

_~		С	ØD:	IGØ	ı	вм-	-HØ	LL	ERI	ТН			PΑ	SA	NDQ) "	EN(CØD	EŔ		PR	ØG	ΊДЯ	AA D	00	EN	Ė	PR	MS		
<u>E</u>			(Vie	ne	des	sde	UN	ll V	AC)													Д	DDF	RES	S					DA	A.TA
1 0 1													-fi	igs.	3.3.	2.1	у 3	3.3.4	1.1-	-fi	gs.	3.3.	4.1	У	3.3.	5		e	a	So	
ARA				-fig). 3.	3.2	.1 –																					He	x.	EP	le 'RO1
1 0 1	10		[N	L3	14	ည	9	<u>ار-</u>	8	ത	=	<u>~</u>	10	lτυ	۸ 4	lω	lΩ	ı-	10	A7	A6	A5	4	м	A 2	- A	AO	^7	-×∩	074	
	<u> </u>	ا_ا	سا	لــا	با	ו		<u> _1</u>	<u> _</u>	اــا	اــا	ا_ا	٠4	Ια	Ιd	Ιđ	Ιđ	ΙĀ	Id	⋖	⋖	Ø	۵	4	٩	٩	٩			 	
	0	ſ	1	1	l	1	Į	1	l	l	1	í	-1	!	l	0	ı	l	I	1	0	0	0	i	0	0	0	8	8	3	0
i	I	0	1	1	I	1	l	Ι	1	I	1	1	0	0	0	1	0	1	l	ŀ	l	Ι	1	0	1	0	0	F	4	3	1
2	İ	1	Ο`	ļ	1	i	I	1	1	1	Ι	i	1	ı	0	I	1	!	1	1	0	0	l	Ō	0	0	0	9	0	3	2
.3	Ι	1	ı	0	í	i	í	1	1	ı	۱ ،	٠ ١	ŀ	G	Į	i	Į	l	1	1	0	1	0	0	0	0	0	Δ	O	3	3
4	i	i	1	!	0	1	i	I	1	i	ι	ı	ı	0	0	ı	l	1	1	1	0	ļ	1	0	0	0	0	В	0	3	4
5	ι	1	1	i	I	0	ì	1	1	1	1	1	0	1	ŢĹ	Ι	Į	l	Τ	ļį	ı	0	0	0	0	0	0	C	0	3	5
6	1	ı	ı	l	1	1	0	1	1	1	1	i	0	I	0	1	ī	1	1	ı	ŀ	0	1	0	0	0	0	D	0	3	6
7	l	l	ì	I	1	ı	I	0	1	1	1	1 -	0	0	1	ŀ	I	1	ł	1	ι	ļ	0	0	0	0	0	E	0	3	7
8	1	ı	1	1	ı	ı	1	1	0	1	ł	1	1	ı	ı	1	0	I	1	ı	0	0	0	0	1	0	0	8	4	3	S
9	1	l	1	1	1	1	ı	l	1	0	I	ı	0	0	0	1	l	I	l	l i	١,	ı	1	0	0	О	0	F	0	3	9
	i	0		1	1	1	ļ	ı	1	ļ	i	0	0	0	0	ı	0	1	0		1	ı	ı	0	1	0	1	F	5	4	
В	ı	1	0	ı	i	1	ı	ì	1	ı	1	0	٦	٠1	0	ľ	ı	ı	0		0	0	1	0	0	0	1	9		4	2
c	ı	i	ı	0	ı	1	1	ŀ	i	1	1	0		0	1	1	ı	i	0	li	0	l	0	0	0	0	i	Δ	·	4	3
ا ر ا	i	0	ı	ı		1	ī	ı	i		0	1	0	0	0	ı	0	0		1	١,	ı		0	1	ī	0	F	6	4	А
R	i	ı	i	(i		ı	i		0	.0	i	0	0	0		1	0			;	i	1	n	0	1	0	' F	2	5	2
"	0			i		,		i	0	1	ı			1	1		0	i	,	Ι,	0	0	0	ı	ı	0	0	8	C	5	9
	0			,	,	,	,	1	0	'		,	Ι,	,	0	0	0	.'	i			0	1	,	,	0	0	D	С	3	E
1 1		1	ı	1	l I	1	ı	0	^	1	1	1	0	ı	1	-		,	,	'		,	1	,				1			
?	0	1			1		ı		. 0	,		,	0	0	ı	0	0	,		 	'		,			0	0	E	C	3	
004.05	C	,		1	ı	1	,	1	,	Ι.	1	į.	0	0	0	0	0		!			ı	١	1	ĺ	Ö.	O.	F	Ċ	2	Ŧ
SPACE	_!	l	1	1	l	1	l	- 1	l	ļ	1	ı	l l	ļ	l	1	1	1	<u> </u>	ı	0	0	0	0	0	0	<u>()</u>	8	0	2	С

Tabla A.3.6.a. Camino que siguen los bits de datos codificados en IBM Hollerith, para ser cambiados al códiço ASCII.

Se ha creído conveniente que algunos símbolos se hagan equiv $\underline{\underline{z}}$ lentes por la programación; éstos son:

Ui	NIVAC	
Zonas	Impresión	ASCII
0,5,8	- .	DEL.
11,3	ξ	{
0,3	- ,	}
0,2,8	. ^	~
12,0	, ,¢	^
11,0	:	_

Tabla A.3.6.b. Símbolos que se han hecho equivalentes.

En el punto A.5.3. se ha mencionado que existió un error en el programa inicial. En efecto, EPROM tuvo que ser borrada y reprogramada. El borrado se lo hizo por la exposición de 0,8 horas a luz ultravioleta de 4 Watt de potencia.

A.3.7. CIRCUITOS INTEGRADOS UTILIZADOS

A.3.7.1. SN74LS04 Hex Inverter

Positive logic:
Y - A.

SN5404 (J)
SN74104 (J, N)
SN54L04 (J, W)
SN754L04 (J, W)

Figura A.3.7.1.

recommended operating conditions

	64 FAMILY 74 FAMILY	SER16			RIES 54H RIES 74H		RIES 54L RIES 74L		RIES SALS RIES 74LS		RIES 745	!
· ·		700,720	-		00, 'H04, , 'H20, 'H30		00, 'L04, 'L20, 'L70	'LS	'L.500, 524, 'L.210, 529, 'L.230	-2	00, 504, 10, 520, 00, 5133	ุษ _ศ ศ
		MIN NO	M MAX	MIM	NOM MAX	MIN	NOM MAX	MIN	NOM MAX	אואן	HOM MAX	:
Supply voltage, VCC	54 Family	4.5	5 5.5	4,5	5 5.5	4.5	5 5.5	4,5	5 5,5	45	5 5 5	. ,,
PorbbiA Animai" ACC	74 Femily	4.75	5 5.25	4 75	5 5.25	4.75	5 5.25	4.75	5 5,25	4.75	5 575	- *
West to all a services to	54 Femily		-400		~500		-100		-400	1	-1000	
High-level output current, IOH	74 Family		⊸ თ	•	500		-200		-400		-1000	
	S4 Family		16		20		2		4		20	
Low-level output current, IOL	74 F≥mily		16		20		3,5		8		20	
O	54 Family	-55	125	-55	125	~55	125	-55	125	-55	125	- ·c
Operating Irawair temperature, TA	74 Family	0	70	0	70	0	70	0	70	0	70	

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

		1				SE	RIES	Su.	SEI	RIES 541	•	SEE	NES 54	L	SER	IES 541	15	SEI	RIES S	45	
		1					RIES			RIES 741			NES 74			IES 74			RIES 7		:
	PARAMETER	TEST FIGURE	, те	TEST CONDITIONS		٦	00, 104		'H00; 'H04, 'H10, 'H20, 'H30		'L00, 'L04, 'L10, 'L20, 'L30		١,	"LS00, "LS04, "LS10, "LS20, "LS30		10,	'500, '504, '510, '520, '500, '5133		4. 0,	דואט	
						MIN	TYPI	XAM	MIN	TYPIM	ÀΧ	MIN	TYP: I	XAN	MIN .	TYP: /	MAX	MIN	Typi	MAX	,
νιн	High-level input valtage	1,2				7			2			2			:			2		_	.
VIL	Low-level input voltage	1, 2			54 Family			8 0	1		0,8	٠.,		0.7			0.7			C F	
					74 Family			5.0	<u> </u>		8.0			0.7			03			_ C =	
VIK	Input clamo voltage	3	ACC . WIN'					-1.5			1.5						-15			-12	_
Voн	High-level output voltage	1		V _{IL} - V _{IL} max,		2.4	3.4		2.4	3.5		2.4	3.3	•	7.5	3.4			3 -		المتار
		-	OH MAX	l	74 Family 54 Family	7.4	3.4			3.5		2.4			5.3	3,4		27	3 4		<u>; </u>
ν.	Low-level output voltage	2	VCC - MIN,	IOL - MAX			0.2	0.4			0.4		0,:5	0.3		0.25	0.4			C £	-
VOL.	Cow-level portbut voitade	2	VIH - 2 V		74 Family		0,2	0,4		0.2	0,4		0,2	G.4		0,25	0 5			0 ₹	1 7
		ļ	·	loL * 4 mA	Series 74LS	<u> </u>											0.4				i
ĥ.	Jubrit collect #1	4	VCC - MAX		V1 = 5.5 V			1			1			0.1						•	- 77
	weximum jubnit Abjesde				V1 - 7 V												0.1				
ηн	High-level input current	4	VCC - MAX		VIH * 24 V			40			50			10							
אוי	my prever input content	_ `	VCC - MAX		V1H = 2.7 V												20			5-:	i
	•				V E.O - JIV								-	0.18							
11L	Low-level input current	5	VCC - MAX		VIL - 0.4 V			-1,6			-2					-	-0,÷	_			-4
		1			VIL - 0.5 V															:	ŧ
los	Short-circuit	6	VCC - MAX		54 Family	-20		-55	10		100	-3		-15	→ 20		-100	=0		- * jı	
.05.	output current*				74 Family	-16		-55	40	-	103	-3		-15	-30		-103	-40		٠. ،	. ~^
¹cc	Supply current	7	VCC - MAX			_						ee tao	le an ne	×1 5a	} ¢						

E-66-A	· · · · · · · · · · · · · · · · · · ·				
1476		putpuls high	Total with	(mA) outputs low	ICC (mA) Averege per gate (50% duty cycle)
	TYP	MAX	TYP	MAX	TYP
100	4	8	12	. 22	. 2
04	6.	12	18	33	2
10	3	6	9	16.5	2
20	2	4	6	11	2
,0C,	1	2	3	6 .	2
'H00	10	16.8	26	40	4.5
*H04	16	26	40	58	4.5
H10	7.5	12.6	19,5	30	4.5
7H2O	5	B_4	13	20	4.5
Ή30	2,5	4,2	6,5	10	4,5
. r∞	0.44	8,0	1.16	2.04	0,20
*L04	0,66	1.2	1,74	3.06	0.20
*L10	0,33	0,6	0,87	1.53	0.20
*L20	0,22	0,4	0,58	1.02	0.20
SN54L30	0.11	0,33	0,29	0.51	0,20
SN74L30	0.11	0.2	0,29	0.51	0,20
,r200	8.0	1.6	2,4	4.4	0,4
'LS04	1,2	2.4	3.6	6.6	0.4
'LS10	0,6	1,2	1.8	3.3	0.4
L520	0.4	0.8	1.2	2,2	0,4
'L\$30	0.35	0,5	0.6	1,3	0,48
200	10	16	20	36	3.75
304	15	24	30	54	3.75
210	7,5	12	15	27	3,75
.230	5	. 8	10	18	3.76
220	3	5	5,5	10	4.25
*\$133	э	5	5.5	10	4.25

TYPE	TEST CONDITIONS#	Propaga	tion delay ign-level o	Frequency range two Propings and two Both to seem range and the				
		MIN	TYP	MAX	MIN	IYP	¥4.	
00, '10	-		11	22		,		
04, 20	C _L = 15 pF, R _L = 400 Ω		12	22		8	15	
30 ·			13	72 "		ក	''`:	
H00			5,9	10		6.7	113	
H04 -			6	10		6.5	14)	
H10	CL = 25 oF, RL = 280 A		5,9	10		6.3	10	
H20			6	10		7	1.,	
'H30			6.8	10		8.9	12	
'L00, 'L04, 'L10, L20	CL = 50 of, RL = 4 ks		35	60		31	ы	
'L30			35	60		70	I(t)	
'LSCO, 'LSO+ 'LS10, 'LS2G	C[-15pF. Ř[*2kΩ		9	15		10	15	
'L\$30	·		8	15		13 ·	20	
500, '504	Ct - 15 pF. Rt - 280 D	1	J	4.5		3 .	5	
S10, 'S20	Ct - 50 pF. Rt = 280 11		4.5			5		
S30, 'S133	CL - 15 pF. RL - 280 11		4	6		4.5	1	
330, 3133	CL - 50 oF, HL - 280 Ω		5,5		ĺ	5.5		

#Load circuits and voltage waveforms are shown on pages 3-10 and 3-11.

If or conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions. I All typical values are at $V_{CC} = 5 \text{ V}$, $T_{IJ} = 25 ^{\circ}\text{C}$.

1.4. - -17 mA for SN54/SN74', -8 m/s for SN54H'/SN74H', and -18 mA for SN54LS'/SN74LS' and SN54S'/SN74S'.

A.3.7.2. SN74LSO8 QUAD 2 INPUT AND GATE

QUADRUPLE 2-INPUT POSITIVE-AND GATES

08

positive logic: Y = AB




Figura A.3.7.2.

A.3.7.3. SN74LS09 QUAD 2 INPUT AND GATE OPEN COLLECTOR

QUADRUPLE 2-INPUT POSITIVE-AND GATES WITH OPEN-COLLECTOR OUTPUTS

09

positive logic: Y = AB




Figura A.3.7.3.

A.3.7.4. SN74LS32 QUAD 2 INPUT OR GATE

QUADRUPLE 2-INPUT POSITIVE-OR GATES 32

poslitve logic; Y = A+B




Fig. A.3.7.4.

A.3.7.5. SN74LS138 3-TO-8 LINE DECODER

- Designed Specifically for High-Speed:
 Memory Decoders
 Data Transmission Systems
- 'S138 and 'LS138 3-to-8-Line Decoders Incorporate 3 Enable Inputs to Simplify Cascading and/or Data Reception
- 'S139 and 'LS139 Contain Two Fully Independent 2-to-4-Line Decoders/ Demultiplexers
- Schottky Clamped for High Performance


•	TYPICAL	TYPICAL
TYPE	PROPAGATION DELAY	POWER DISSIPATION
	(3 LEVELS OF LOGIC)	
'LS,138	22 ns	32 mW
' \$138	8 ns	245 mW
'LS139	22 ns	34 mW
' \$139	7.5 ns	300 mW

description


These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory-decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems these decoders can be used to minimize the effects of system decoding. When employed with high-speed memories utilizing a fast-enable circuit the delay times of these decoders and the enable time of the memory are usually less than the typical access time of the memory. This means that the effective system delay introduced by the Schottky-clamped system decoder is negligible.

The 'LS138 and 'S138 decode one-of-eight lines dependent on the conditions at the three binary select inputs and the three enable inputs. Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding. A 24-line decoder can be implemented without external inverters and a 32-line decoder requires only one inverter. An enable input can be used as a data input for demultiplexing applications.

SN54LS138, SN54S138... J OR W PACKAGE SN74LS138, SN74S138... J OR N PACKAGE (TOP VIEW)



schematics of inputs and outputs




The 'LS139 and 'S139 comprise two individual two-line-to-four-line decoders in a single package. The active-low enaction input can be used as a data line in demultiplexing applications.

All of these decoders/demultiplexers feature fully buffered inputs each of which represents only one normalized Series 54S/74S load ('LS138, 'LS139) or one normalized Series 54S/74S load ('S138, 'S139) to its driving circuit. All inputs are clamped with high-performance Schottky diodes to suppress line-ringing and simplify system design Series 54S and 54S devices are characterized for operation over the full military temperature range of -55°C to 1.75 - Series 74LS and 74S devices are characterized for 0°C to 70°C industrial systems.

block diagrams and logic

'LS138, 'S138



'LS138, 'S138 FUNCTION TABLE

	41	IPUT	5			_				_		
ENA	BLE	s	ELECT	r				ווטל	ידטי	5		
G1	G2'	С	В	A	ΥO	Y1	Y2	ΥJ	Y4	Y5	Y6	Y7
×	Н	x	X	×	н	Н	Н	Н	Н	Н	Н	Н
L	X	×	X	X	н	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	н	н	L	Н	Н	Н	Н	Н	Н
(н	L	L	Н,	L	н	Н	L	Н	Н	Н	Н	Н
н	L	L	Н	н	н	Н	Н	L	Н	Н	Н	Н
н	L	н	Ŀ	L.	н-	Н	Н	Ή.	L	н	Н	н
н	L	ļΗ [:]	L	н	н	Н	н	н	Н	L	н	Н
н	L	н	Н	L	H.	Н	Η.	н	н	н	L	Н
н	L	∙н	н	Н	н	Н	Н	Н	н	Н	H	L

*G2 = G2A + G2B H = high level, L = low level, X = irrelevent

Tabla A.3.7.5. Tabla de verdad del DECODER

·A.3.7.6. SN74LS148 8-TO-3 LINE PRIORITY ENCODER

- Encodes 8 Data Lines to 3-Line Binary (Octal)
 - Applications Include:

N-Bit Encoding
Code Converters and Generators

	TYPICAL	TYPICAL
TYPE	OATA	POWER
	DELAY	DISSIPATION
147	10 ns	225 mW
148	10 ns	190 m\Y
'LS147	15 ns	60 mW
'L5148	15 ns	60 mW


description

These TTL encoders feature priority decoding of the inputs to ensure that only the highest-order data line is encoded. The '147 and 'LS147 encode nine data lines to four-line (8-4-2-1) BCD. The implied decimal zero condition requires no input condition as zero is encoded when all nine data lines are at a high logic level. The '148 and 'LS148 encode eight data lines to three-line (4-2-1) binary (octal). Cascading circuitry (enable input El and enable output EO) has been provided to allow octal expansion virthout the need for external circuitry. For all types, data inputs and outputs are active at the low logic level. All inputs are buffered to represent one normalized Series 54/74 or 54LS/74LS load, respectively.

'148, 'LS148

			_		Oivi		MA I	ABL	E				
			- 1	NPU.	rs			_		Ol	JTPU	TS	
£I	0	1	2	3	4	5	6	7	A2	A 1		GS	ΕO
н	×	X	x	х	×	х	×	×	н	н	н	н	н
L	н	н	н	н	н	н	н	н	l H	н	н	н	L
L	×	×	×	×	×	x	X.	L	L	L	L	ľ	н
L	×	X	X	x	×	x	L	н	L	L	н	L	н
L	×	X	×	×	×	L	н	н	l L	н	L	L	н
L	∤ ×	X	x	x	L	н	н	н	L	н	н.	L	н
L	×	X	X	L	н	н	н	н	н	L	L	L	н
L	×	×	L	н	н	н	н	н	н	L	н	L	н
L	×	L	н	н	н	н	н	н	н	н	ر ا	L	н
L	L	н	н	н	н	н	н	н	н	н	н	Ĺ	н

SN54148, SN54LS148 ... J OR W PACKAGE SN74148, SN74LS148 ... J OR N PACKAGE



A.3.7.7. SN74LS244 OCTAL BUFFER-DRIVER 3-STATE

	Typical IOL (Sink	IOH Delay Time		Delay Times Enabl		Dry	cal Power sipation abled)
	Current)	Current)	Inverting	Noninverting	Times	Inverting	Noninverting
SN(4L5"	12 mA	12 mA	10,5 ns	12 m	18 ns	120 nily	135 mW
SN74LS"	24 mA	-15 mA	10.5 na	12 ns	18 ns	130 mW	135 mW
511545	48 m A	-12 mA	4.5 ns	6 ns	9 ns	450 mW	\$38 m\V
5N745'	64 mA	-15 mA	4,5 ns	6 113	9 m	450 mV/	538 m\V

- 3-State Outputs Drive Bus Lines or Buffer Memory Address Registers
- . P-N-P Inpu's Reduce D-C Loading
- Hysteresis at Inputs Improves Noise Margins

description

These octal buffers and line drivers are designed specifically to improve both the performance and density of three-state memory address drivers, clock drivers, and bus-oriented receivers and transmitters. The designer has a choice of selected combinations of inverting and noninverting outputs, symmetrical G (active-low output control) inputs, and complementary G and G inputs. These devices feature high fan-out, improved fan-in, and 400-mV noise-margin. The SN74LS' and SN74S' can be used to drive terminated lines down to 133 obms.

schematics of inputs and outputs 'LS240, 'LS241, 'LS244

EQUIVALENT OF EACH INPUT

S240 'S241

EQUIVALENT OF EACH INPUT

VCC

INPUT

S240 'S241

EQUIVALENT OF EACH INPUT

VCC

INPUT

S240 'S241

F = 50 IN NOM

S240, 'S241; 'LS244; R = 25 IN NOM




Figura A.3.7.7.

A.3.7.8. SN74LS365 HEX DRIVERS 3-STATE

HEX BUS DRIVERS

365 STATE OUTPUTS
NONINVERTED DATA OUTPUTS
GATED ENABLE INPUTS




Figura A.3.7.8.

A.3.7.9. SN74LS367 HEX (2-4) DRIVER 3-STATE

MI PUS DRIVERS

367 MONINVERTED DATA OUTPUTS
4-LINE AND 2-LINE ENABLE INPUTS
3-STATE OUTPUTS




Figura A.3.7.9.

A.3.7.10. SN74LS368 HEX (2-4) INVERTER DRIVER 3-STATE

HEX BUS DRIVERS

368 INVERTED DATA OUTPUTS
4-LINE AND 2-LINE ENABLE INPUTS
3-STATE OUTPUTS




Figura A.3.7.10

A 3.7.11

2758* 8K (1K × 8) UV ERASABLE LOW POWER PROM

- Single +5V Power Supply
- Simple Programming Requirements Single Location Programming Programs with One 50 ms Pulse
- Low Power Dissipation 525 mW Max. Active Power 132 mW Max, Standby Power
- Fast Access Time: 450 ns Max. in Active and Standby Power Modes
- Inputs and Outputs TTL Compatible during Read and Program
- Completely Static
- Three-State Outputs for OR-Ties

The Intel[®] 2758 is a 8192-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 2758 operates from a single 5-volt power supply, has a static standby mode, and features fast single address location programming. It makes designing with EPROMs faster, easier and more economical. The total programming time for all 8192 bits

The 2758 has a static standby mode which reduces the power dissipation without increasing access time. The maximum ective power dissipation is 525 mW, while the maximum standby power dissipation is only 132 mW, a 75% savings, Powerdown is achieved by applying a TTL-high signal to the CE input.

A 2758 system may be designed for total upwards compatibility with Intel's 16K 2716 EPROM (see Applications Note 30). The 2758 maintains the simplest and fastest method yet devised for programming EPROMs - single pulse TTL-level programming. There is no need for high voltage pulsing because all programming controls are handled by TTL signals. Now it is possible to program on-board, in the system, in the field. Program any location at any time — either individually, sequentially, or at random, with the single address location programming.

Ρl	N CO	NFIGU	JRATION*
	A7 C	$\overline{}$	24 D Vcc
	47 C	Ż	23 🗆 Ag
	As C	3	22 D A9
	A4 C		21 🗁 🛷
	사다		∞⊅೯
	A2 C	6	19 🗀 AR
	A1 C	7	18 ⊅ दें€
	Ao C	ŝ	17 🕽 07
	00 □	9	16 706
	010	10	15 🗖 05
	O2 [11	f4 <u>D</u> 04
	CHOP	1.7	mbor.


~7 ~		24 M .CC
45 C	Ż	23 🗀 Ag
As C	3	22 D A9
A4 C	4	21 🕽 🧇
43 C	5	20 ⊅ 0€
A2 C	6	19 🗀 AR
A1 C	7	18 🗅 🛱 🗑
Ao C	ė.	17 307
∞⊏	9	16 🕽 😘
010	10	15 🗖 05
D2 [11	14 D 04
GND [12	י נס⊈נו

MODE SELECTION								
PINS MODE	CE/PGM (18)	A _R (19)	ŌĒ (20)	V _{FP} (21)	V _{CC} (24)	OUTPUTS [9-11, 13-17)		
Read	v _{IL}	VIL	VIL	+5	+5	Dout		
Standby	V _{IH} -	٧ _{IL}	Don't Care	+5	+5	High Z		
Program	Pulsed VIL to VIH	٧١١	ViH	+25	1 -5	אום		
Program Verity	V _{IL}	V _{IL}	VIL	+25	75	דעסם		
Program Inhibit	V _{IL}	V _{IL}	V _{JH}	+25	+5	High Z		

PIN NAMES

Ag-Ag	ADDRESSES
CE/PGM	CHIP ENABLE/PROGRAM
ÖĒ	OUTPUT ENABLE
0,-0,	OUTPUTS
AR	SELECT REFERENCE

BLOCK DIAGRAM



Pin 18 and pin 20 have been renamed to conform with the entire family of 16K, 32K, and 64K EPROMs and ROMs. The die, fabrication process, and specifications remain the same and are totally uneffected by this change.

PROGRAMMING

The programming specifications are described in the Data Catalog PROM/ROM Programming Instructions on page 4-83.

Absolute Maximum Ratings* :

Temperature Under Bias-10°C to +80°C
Storage Temperature-65°C to +125°C
All Input or Output Voltages with
Respect to Ground+6V to -0.3V
VPP Supply Voltage with Respect

to Ground During Programming.... +26.5V to -0.3V

*COMMENT: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

READ OPERATION

D.C. and Operating Characteristics


 $T_A = 0^{\circ}.C$ to $70^{\circ}C$, $V_{CC}^{[1,2]} = +5V \pm 5\%$, $V_{PP}^{[2]} = V_{CC} \pm 0.6V^{[3]}$


C			Limits			0 - 11-1
Symbol	Parameter	Min.	Typ.[4]	Max.	Unit	Conditions
I _{LI}	Input Load Current			10	μА	V _{IN} = 5.25V
I _{LO}	Output Leakage Current			10	μА	V _{OUT} = 5.25V
[_{PP1} [2]	V _{PP} Current			5.	mΑ	V _{PP} = 5.85V
I _{CC1} [2]	V _{CC} Current (Standby)	1	10	25	mA	CE = VIH, OE = VIL
I _{CC2} ^[2]	V _{CC} Current (Active)		57	100	mA	OE = CE = VIL
A _R [5]	Select Reference Input Level	-0.1		8.0	V	1 _{IN} = 10 μA
VIL	Input Low Voltage	-0.1		0.8	٧	
VIH	Input High Voltage	2.0		V _{CC} + 1	V	
VoL	Output Low Voltage	•		0.45	V	I _{OL} = 2.1 mA
Vон	Ourput High Voltage	2.4		İ	V	1 _{OH} = ~400 μA

NOTES:

- 1. VCC must be applied simultaneously or before Vpp and removed simultaneously or after Vpp.
- 2. Vpp may be connected directly to VCC except during programming. The supply current would then be the sum of ICC and Ippl
- 3. The tolerance of 0.6V allows the use of a driver circuit for switching the Vpp supply pin from VCC in read to 25V for programmirs
- 4. Typical values are for TA = 25°C and nominal supply voltages.
- 5. Ag is a reference voltage level which requires an input current of only 10 μA. The 2758 S1865 is also available which has a reference voltage level of VIμ instead of VIμ.

Typical Characteristics








Tabla A.3.7.11.b.

A.C. Characteristics

 $t_{\bullet} = 0^{\circ} \text{C to } 70^{\circ} \text{C}, \ \dot{V}_{CC}^{[1]} = +5 \text{V} \pm 5\%, \ V_{PP}^{[2]} = V_{CC} \pm 0.6 \text{V}^{[3]}$

			Limits			
\$ymbol	Parameter	Min.	Typ.[4]	Max.	Unit	Test Conditions
TACC	Address to Output Delay		250	450	ns .	CE = OE = VIL
ICE	CE to Output Delay		280	450	ns	OE = VIL
IOE	Output Enable to Output Delay			120	ns	CE = VIL
tor	Output Enable High to Output Float	0		100	uz	CE = VIL
tлн	Address to Output Hold	0			us	CE = OE = ViL

Capacitance^[5] T_A = 25°C, f = 1 MHz


\$ymbol	Symbol Parameter		Max.	Unit	Conditions
CIN	Input Capacitance	4	6	pF	V _{1N} = 0V
Cour	Output Capacitance	8	. 12	pF	Vour = 0V

NOTE: Please refer to page 2 for notes.

A.C. Test Conditions:

Output Load: 1 TTL gate and CL = 100 pF Input Rise and Fall Times: ≤20 ns Input Pulse Levels: 0.8V to 2,2V Timing Measurement Reference Level:

Inputs 1V and 2V Outputs 0.8V and 2V



- 6. All times shown in dependency are minimum limes and are n
 7. OE may be ordered up to 330m after the failing stops of CE
 8. top is specified from OE or CE, whichever occurs first.

ERASURE CHARACTERISTICS

The erasure characteristics of the 2758 are such that erasure begins to occur when exposed to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000–4000Å range. Data show that constant exposure to room level fluorescent lighting could erase the typical 2758 in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the 2758 is to be exposed to these types of lighting conditions for extended periods of time, opaque labels are available from Intel which should be placed over the 2758 window to prevent unintentional erasure.

The recommended erasure procedure (see Data Catalog page 4-83) for the 2758 is exposure to shortwave ultraviolet light which has a wavelength of 2537 Angstroms (Å). The integrated does (i.e., UV intensity X exposure time) for erasure should be a minimum of 15 V-sec/cm². The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with 12,000 μ W/cm² power rating. The 2758 should be placted within 1 inch of the lamp tubes during erasure. Some lamps have a filter on their tubes which should be removed before erasure.

DEVICE OPERATION

The five modes of operation of the 2758 are listed in Table 1. It should be noted that all inputs for the five modes are at TTL levels. The power supplied required are a +5V V_{CC} and a V_{PP} . The V_{PP} power supply must be at 25V during the two programming modes, and must be at 5V in the other three modes. In all operational modes, A_R must be at V_{IL} (except for the 2758 S1865 which has A_R at V_{IH}).

TABLE I. MODE SELECTION

PINS	ČĔ/PGM (18)	A _R (19)	ŌĒ {20]	V _{PP} (21)	V _{CC} (24)	OUTPUTS {9-11, 13-17}
Read	V _{IL}	ν _μ	v _{It}	+5	+5	OOUT
Standby	V _{IR}	VIL	Don't Care	+5	+5	High Z
Program	Pulsed VIL to VIK	VIL	V_{JH}	+25	+5	DJN
Program Verify	V _{IL}	VIL	VIL	+25	+5	Oour
Program Inhibit	VIL	V _{JL}	V _{3H}	+25	+5	High Z

READ MODE

The 2758 has two control functions, both of which must be logically satisfied in order to obtain data at the outputs. Chip Enable (\overline{CE}) is the power control and should be used for device selection. Output Enable (\overline{OE}) is the output control and should be used to gate data to the output pins, independent of device selection. Assuming that addresses are stable, address access time (t_{ACC}) is equal to the delay from \overline{CE} to output (t_{CE}). Data is available at the outputs 120 ns (t_{OE}) after the falling edge of \overline{OE} , assuming that \overline{CE} has been low and addresses have been stable for at least $t_{ACC}-t_{OE}$.

STANDBY MODE

The 2758 has a standby mode which reduces the active power dissipation by 75%, from 525 mW to 132 mW. The 2758 is placed in the standby mode by applying a TTL high signal to CE input. When in standby mode, the output are in a high impedence state, independent of the OE input.

OUTPUT DESELECTION

The outputs of two or more 2758s may be OR-tied together on the same data bus. Only one 2758 should have is output selected (\overline{OE} low) to prevent data bus contention between 2758s in this configuration. The outputs of the other 2758s should be deselected by raising the \overline{OE} input to a TTL high level.

PROGRAMMING

Initially, and after each erasure, all bits of the 2758 are in the "1" state. Data is introduced by selectively programming "0's" into the desired bit locations. Although only "0's" will be programmed, both "1's" and "0's" can be presented in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2758 is in the programming mode when the V_F; power supply is at 25V and \overline{OE} is at V_{IH}. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

When the address and data are stable, a 50 mset active high, TTL program pulse is applied to the $\overline{\text{CE}}/\text{PG'}$ input. A program pulse must be applied at each address location to be programmed. You can program any location at any time — either individually, sequentially, or at radom. The program pulse has a maximum width of 55 mset. The 2758 must be programmed with a DC signal applied to the $\overline{\text{CE}}/\text{PGM}$ input.

Programming of multiple 2758s in parallel with the same data can be easily accomplished due to the simplicity of the programming requirements. Like inputs of the paralleled 2758s may be connected together when they are programmed with the same data. A high level TTL pulsa applied to the CE/PGM input programs the paralleled 2758s.

PROGRAM INHIBIT

Programming of multiple 2758s in parallel with different data is also easily accomplished. Except for $\overline{\text{CE/PGM}}$, all like inputs(including $\overline{\text{OE}}$) of the parallel 2758s may be common. A TTL level program pulse applied to a 2758's $\overline{\text{CE/PGM}}$ input with $\overline{\text{Vpp}}$ at 25V will program that 2758 A low level $\overline{\text{CE/PGM}}$ input inhibits the other 2758 from being programmed.

PROGRAM VERIFY

A verify should be performed on the programmed bits to determine that they were correctly programmed. The verify may be performed with V_{PP} at 25V. Except during programming and program verify, V_{PP} must be at 5V.

A.4.1. CINTA CONECTORA DENTRO DEL MICROCOMPUTADOR




Foto A.4.1. Cinta que transporta las señales desde el cable conector a la PLACA-INTFASE

$\underline{\mathtt{B}} \ \underline{\mathtt{I}} \ \underline{\mathtt{B}} \ \underline{\mathtt{L}} \ \underline{\mathtt{I}} \ \underline{\mathtt{Q}} \ \underline{\mathtt{G}} \ \underline{\mathtt{R}} \ \underline{\mathtt{A}} \ \underline{\mathtt{F}} \ \underline{\mathtt{I}} \ \underline{\mathtt{A}}$

- UNIVAC Servicing Documents. DPD Utica-Ilion, N.Y. 1968.
- The Z-80 MICROCOMPUTER HANDBOOK. William Barden, Indiana USA 1980.
- MICROCOMPUTER INTERFACING. Bruce A. Artwick, Prentice Hall Inc. N.J. USA 1980.
- INTRODUCCION A LAS MICROCOMPUTADORAS. Alfondo Espinosa EPN 1981.
- UNIVAC Manual del Operador. Utica-Ilion, N.Y. 1970.
- ZILOG 1981 DATA BOOK. Zilog Inc. California EE.UU.
- MICROCOMPUTER-BASED DESIGN. John B. Peatman. Mc Graw-Hill USA 1977.
- THE GIANT HANDBOOK OF COMPUTER PROJECTS. By the Editors of 73 Magazine, Mc. Graw-Hill USA 1981.
- Digital INTEGRATED ELECTRONICS. H. Taub and D. Schilling .

 Mc Graw Hill USA 1977.

- NOISE REDUCTION TECHNIQUES IN ELECTRONIC SYSTEMS. Henry W. OTT. wiley-Interscience Publication. N.J. USA 1976.
- Z80-CPU ZILOG PRODUCT SPECIFICATION. Zilog Inc. Calif. USA 1977.
- Z80-PIO ZILOG PRODUCT SPECIFICATION. Zilog Inc. Calif. USA 1977.
- INTEL DATA CATALOG, 1977-78.
- THE TTL DATA BOOK for Design Engineers. Texas Instrument Inc. 1978.
- BYTE. Dec. 1977, Vol. 2, No. 12.
- INTERFACE AGE. May 1977, Vol. 2, Issue 6.
- IEEE. Designing with Microprocessors. USA. 1976.
- JAMECO ELECTRONICS 1981 CATALOG. Belmont, CA, USA.