

**ESCUELA POLITECNICA NACIONAL**

**FACULTAD DE INGENIERIA ELECTRICA**

**SISTEMA AUTOMATICO DE CONMUTACION  
TELEFONICA CONTROLADO CON  
MICROPROCESADOR**

Tesis previa a la obtención del Título de  
Ingenieros en Electrónica y Telecomunicaciones

**SAYDA XIMENA ALARCON TIRADO  
VICTOR MANUEL BOLAÑOS DURAN**

Quito, Noviembre de 1995

Certifico que el presente trabajo de Tesis de Grado ha sido desarrollado en su totalidad por la Señorita SAYDA XIMENA ALARCON TIRADO y el Señor VICTOR MANUEL BOLAÑOS DURAN.



Ing. Erwin Barriga

DIRECTOR DE TESIS

## **AGRADECIMIENTO**

Nuestro sincero agradecimiento al Ing. Erwin Barriga, quien nos ha brindado toda su ayuda en la dirección del trabajo que ponemos a su disposición, así como a todos los ingenieros del área de telecomunicaciones, que de alguna manera forman parte del mismo.

De igual forma, agradecemos al Ing. Ernesto Rivera y a la empresa DIGITEC por la ayuda significativa que de ellos hemos recibido desde el inicio hasta la culminación de este trabajo.

**Ximena A.**

**Víctor B.**

Dedico este trabajo a Dios,  
mi Señor y a quienes han  
permanecido siempre a mi  
lado con sus oraciones, a  
mis amados padres.

**Ximena A.**

A Dios,  
a mis padres,  
a Ximena

Victor B.

# INDICE

	<b>Contenido</b>	<b>Pag.</b>
	<b>CAPITULO 1 : SISTEMAS TELEFONICOS Y PROCESOS A DISTANCIA</b>	
1.1.	<b>INTRODUCCION</b>	1
1.2.	<b>OBJETIVOS</b>	8
1.3.	<b>SISTEMAS TELEFONICOS</b>	10
1.3.1.	<b>ANTECEDENTES Y CONCEPTOS</b>	10
1.3.2.	<b>MARCADOR DE PULSOS</b>	13
1.3.3.	<b>CODIFICADORES DE MULTIFRECUENCIA DE DOBLE TONO</b>	15
1.4.	<b>CENTRALES TELEFONICAS</b>	17
1.4.1.	<b>RESEÑA HISTORICA</b>	17
1.4.2.	<b>LA CONMUTACION MANUAL</b>	20
1.4.3.	<b>CONMUTADORES ELECTROMECHANICOS</b>	20
1.4.3.1.	Conmutador Strowger	21
1.4.3.2.	Conmutador Tipo Crossbar	22
1.4.3.3.	Conmutador Tipo Rotary	22
1.4.4.	<b>TELEFONIA DIGITAL</b>	23
1.4.5.	<b>SISTEMA DE NUMERACION</b>	25
1.4.6.	<b>CENTRALES DE BAJA CAPACIDAD</b>	26
1.4.7.	<b>EQUIPOS AUXILIARES</b>	27
1.4.7.1.	Máquinas Contestadoras	29
1.4.7.2.	Operadora Automática	30
1.4.7.3.	Dispositivos de Reportes para Control de Llamadas	31
1.4.7.4.	Lector de Tarjetas de Crédito	33
1.4.7.5.	Máquinas de Fax	34
1.4.7.6.	Módem	35

1.4.7.7.	Servicio Nocturno con Equipo Auxiliar	36
1.4.7.8.	Sistema de Correo de Voz	37
1.5.	<b>MANDOS A DISTANCIA POR CANALES TELEFONICOS</b>	<b>40</b>

## **CAPITULO 2 : HARDWARE DEL SISTEMA**

2.1.	<b>DESCRIPCION INICIAL</b>	<b>44</b>
2.1.1.	<b>ATENCION A LA LINEA EXTERNA</b>	<b>44</b>
2.1.2.	<b>ATENCION A LAS EXTENSIONES</b>	<b>45</b>
2.1.2.1.	Acceso a Otra Extensión	45
2.1.2.2.	Acceso a Línea Externa	46
2.1.2.3.	Acceso para Grabar y Verificar el Mensaje Directorio	47
2.2.	<b>DIAGRAMA DE BLOQUES</b>	<b>47</b>
2.3.	<b>DETECTOR DE SEÑAL DE TIMBRADO</b>	<b>48</b>
2.4.	<b>SISTEMA DE CONTESTACION AUTOMATICA</b>	<b>49</b>
2.5.	<b>SISTEMA DE DETECCION DE TONOS</b>	<b>50</b>
2.5.1.	INTEGRADO SSI75T202	50
2.5.1.1.	Descripción	50
2.5.2.	DESCRIPCION DEL CIRCUITO	52
2.6.	<b>SISTEMA DE DETECCION DE PULSOS</b>	<b>54</b>
2.7.	<b>GENERADOR DE SEÑAL DE TIMBRADO</b>	<b>56</b>
2.8.	<b>GENERADOR DE SEÑAL DE INVITACION A MARCAR</b>	<b>58</b>
2.9.	<b>GENERADOR DE TONOS DE OCUPADO Y ESPERA</b>	<b>60</b>
2.10.	<b>CIRCUITO DE HABILITACION Y ENRUTAMIENTO DE LA SEÑAL DE TIMBRADO</b>	<b>62</b>

2.11.	<b>CIRCUITO DETECTOR DE CIERRE DE BUCLE EN CONTINUA</b>	64
2.12.	<b>CIRCUITO DETECTOR DE CIERRE DE BUCLE EN ALTERNA</b>	66
2.13.	<b>DETECTOR DE TONO DE 425 Hz DE LA LINEA EXTERNA</b>	68
2.14.	<b>SISTEMA DE MATRICES DE CONMUTACION</b>	70
2.15.	<b>SISTEMA DE GRABADO Y REPRODUCCION DE MENSAJES</b>	74
2.15.1.	INTEGRADO ISD 1000	74
2.15.2	DESCRIPCION DE PINES	76
2.15.2.1.	Record (/REC) (pin 27)	76
2.15.2.2.	Playback Edge Activated (PLAYE) (pin 24)	76
2.15.2.3.	Playback Level Activated (PLAYL) (pin 23)	76
2.15.2.4.	Record Led Output (RECLED) (pin 25)	77
2.15.2.5.	Entrada de Micrófono (MIC) (pin 17)	77
2.15.2.6.	Referencia del Micrófono (MIC REF) (pin 18)	77
2.15.2.7.	Salida Analógica (ANA OUT) (pin 21)	77
2.15.2.8.	Entrada Analógica (ANA IN) (pin 20)	78
2.15.2.9.	Control Automático de Ganancia (AGC) (pin 19)	78
2.15.2.10.	Salidas de Parlante (SP+ SP-) (pines 14 y 15)	78
2.15.2.11.	Entrada Opcional de Reloj (XCLK) (pin 26)	78
2.15.2.12.	VCCA y VCCD (pines 16 y 28)	79
2.15.2.13.	VSSD y VSSA (pines 13 y 12)	79
2.15.2.14.	Entradas de Direccionamiento (A0 - A7) (pines 1, 2, 3, 4, 5, 6, 9, 10)	79
2.15.3.	DESCRIPCION DEL CIRCUITO	79
2.16.	<b>INTERFAZ DE D.C. PARA ALIMENTACION A LOS TELEFONOS</b>	82
2.17.	<b>SISTEMAS ADICIONALES</b>	83
2.18.	<b>CIRCUITO DEL PROCESADOR Y PERIFERICOS</b>	85
2.19.	<b>OPCIONES</b>	90



## **CAPITULO 3 : SOFTWARE DEL SISTEMA**

<b>3.1.</b>	<b>DESCRIPCIÓN DEL MICROCONTROLADOR MCS 8751</b>	
3.1.1.	INTRODUCCIÓN A LOS MICROCONTROLADORES	97
3.1.2.	VISION GENERAL DEL MICROCONTROLADOR 8751 / 8752	98
3.1.2.1.	Partillaje de los microcontroladores 8751 / 8752	99
3.1.3.	DISTRIBUCIÓN DE MEMORIA EN EL MICROCONTROLADOR	102
3.1.3.1.	Memoria del Programa (ROM)	102
3.1.3.2.	Memoria de Datos (RAM)	105
3.1.4.	PUERTOS	113
3.1.4.1.	Puerto 0	113
3.1.4.2.	Puerto 1	114
3.1.4.3.	Puerto 2	114
3.1.4.4.	Puerto 3	114
3.1.5.	MANEJO DE PERIFERICOS	115
3.1.5.1.	Escritura y Lectura en los Puertos del Microcontrolador	115
3.1.6.	TEMPORIZADORES	116
3.1.6.1.	Control de los Timers 0 y 1 : Registro TCON	116
3.1.6.2.	Modo de Operación de los Timers 0 y 1 : Registro TMOD	117
3.1.6.3.	Control del Timer 2 : Registro T2CON	122
3.1.7.	INTERRUPCIONES	125
3.1.7.1.	Habilitación de las Interrupciones: Registro IE	126
3.1.7.2.	Prioridad de las Interrupciones : Registro IP	128
3.1.8.	COMUNICACIONES A TRAVES DEL PUERTO SERIE	129
3.1.8.1.	Control del Puerto Serie : Registro SCON	129
3.1.8.2.	Velocidad de Comunicación	132
<b>3.2.</b>	<b>DESCRIPCION DEL PROGRAMA</b>	<b>134</b>
3.2.1.	EL SISTEMA MANEJADO POR EL MICROCONTROLADOR	134
3.2.2.	PROCEDIMIENTOS DE COMUNICACION	136
<b>3.3.</b>	<b>PROGRAMA PRINCIPAL</b>	<b>137</b>
3.3.1.	SETEO DEL MICROCONTROLADOR Y PERIFERICOS	137

3.3.2.	RECEPCION DE LLAMADAS A TRAVES DE LINEA EXTERNA	146
3.3.2.1.	Detección de Timbrado y Contestador Automático	146
3.3.2.2.	Señal de Aviso para Recibir Código	148
3.3.2.3.	Recepción del Código de Extensión	150
3.3.2.4.	Reproducción del Mensaje Directorio	151
3.3.2.5.	Recepción del Código como Tono Multifrecuencial	153
3.3.2.6.	Recepción del Código como Sucesión de Pulsos	154
3.3.2.7.	Validez del Dato Recibido	157
3.3.2.8.	Estado de la Extensión Solicitada por la Línea Externa	158
3.3.2.9.	Timbrado a la Extensión Solicitada	161
3.3.2.10.	Establecimiento de la Comunicación	163
3.3.2.11.	Limitación del Tiempo de Uso de la Línea Externa	164
3.3.2.12.	Fin de la Comunicación	166
3.3.2.13.	Restricción de Uso de la Línea Externa	168
3.3.3.	LINEAS INTERNAS: ATENCION A UNA EXTENSION SOLICITANTE	169
3.3.3.1.	Detección de la Extensión Solicitante	169
3.3.3.2.	Atención a la Extensión Solicitante	170
3.3.3.3.	Inicio de la Recepción del Código	172
3.3.3.4.	Recepción del Código como Tono Multifrecuencial	174
3.3.3.5.	Recepción del Código como Sucesión de Pulsos	175
3.3.3.6.	Validez del Dato Recibido	178
3.3.3.7.	Proceso de Intercomunicación	179
3.3.3.8.	Proceso de Administración del Mensaje Directorio	185
3.3.3.9.	Proceso de Comunicación a Través de la Línea Externa	191
3.3.3.10.	Fin de la Comunicación	208
<b>3.4.</b>	<b>SUBROUTINAS DE COMANDOS</b>	
3.4.1.	LECTURA DE SEÑALES: HABIL0, HABIL1, Y HABIL5	210
3.4.2.	ENVIO DE SEÑALES: HABIL2, HABIL3 Y HABIL4	212
3.4.3.	CONTROL DEL RELE DE LINEA EXTERNA: UISO10 E UISO11	213
3.4.4.	CONTROL DEL RELE DEL DETECTOR DE TONOS Y PULSOS CON LINEA EXTERNA: UISO20 E UISO21	214
3.4.5.	CONTROL DE LAS MATRICES DE CONMUTACION: STROB1, STROB2, DATIN1, DATIN0 Y MATRIZ	215
3.4.5.1.	Control de los Switches de las Matrices de Conmutación	216

3.4.5.2.	Habilitación de las Matrices de Conmutación	217
3.4.5.3.	Reset de los Switches de las Matrices de Conmutación	218
3.4.6.	ENVIO DE SEÑALES A LAS EXTENSIONES A TRAVES DE LAS MATRICES DE CONMUTACION: OCUPAD, MARCAR, ESPERA	219
3.4.7.	CONEXION DE OTROS ELEMENTOS CON LAS EXTENSIONES: EXTONO Y LINEX	222
3.4.8.	INTERCOMUNICACION: INTERC	223
3.4.9.	SEÑALES DE INGRESO DIRECTO A LAS EXTENSIONES: TIMBRE Y RETIM	225
3.4.10.	DETECCION DE TONOS: DETONO	227
3.4.11.	CONTROL DEL CONTADOR DE PULSOS: CLEAR	228
<b>3.5.</b>	<b>MENSAJES GUARDADOS EN MEMORIA</b>	<b>229</b>
3.5.1.	DIRECCIONAMIENTO DE MENSAJES: DIROCU, DIRESP Y DIREC1	229
3.5.2.	HABILITACION Y DESHABILITACION DE GRABADO DE MENSAJES: GRABA1, DGRAB1, GRABA2, DGRAB2	231
3.5.2.1.	Chip de Mensajes 1420	231
3.5.2.2.	Chip de Mensajes ISD 1000	232
3.5.3.	GRABACION DE MENSAJES DE ESPERA Y OCUPADO: GROCES	234
3.5.4.	GRABACION DEL MENSAJE DIRECTORIO: GRABA	237
<b>3.6.</b>	<b>SUBROUTINAS DE ENVIO DE MENSAJES</b>	<b>239</b>
3.6.1.	HABILITACION PARA LA REPRODUCCION DE MENSAJES: MENS1 Y MENS2	239
3.6.2.	REPRODUCCION DEL MENSAJE DIRECTORIO DESDE LA EXTENSION PRINCIPAL: PRIMEN	241
<b>3.7.</b>	<b>SUBROUTINAS AUXILIARES</b>	<b>244</b>
3.7.1.	SUBROUTINAS DE TEMPORIZACION EN SEGUNDOS: LTEMPO, MTEMP1, TEMPO, STEMPO, LTEMP1, TEMPO1, STEMP1.	244
3.7.2.	VERIFICACION DEL ESTADO DE LA EXTENSION: EXTEN, PRUB1, PRUB2, PRUB3 Y PRUB4	247
3.7.3.	DETECCION DE UNA EXTENSION LEVANTADA: ESTADO Y CMP	250

3.7.4.	PERMISO PARA ACCESO A LINEA EXTERNA: LELIB	253
3.7.5.	SUBROUTINAS DE VALIDEZ DE CODIGO: VALIDO Y VALIDE	254
3.7.5.1.	Códigos Recibidos desde las Extensiones: VALIDO	255
3.7.5.2.	Códigos Recibidos a Través de la Línea Externa: VALIDE	257
3.7.6.	SUBROUTINA DE VALIDEZ DE LA LLAMADA	260
3.7.7.	RESTRICCION DE USO DE LA LINEA EXTERNA: LIMIT	263
3.7.8.	ATENCION A LA INTERRUPCION DEL TIMER 0: TIM0	264
3.8.	<b>ESTADO DEL PROGRAMA</b>	<b>265</b>
3.9.	<b>OPCIONES</b>	<b>267</b>

## **CAPITULO 4 : CONSTRUCCION DEL EQUIPO Y RESULTADOS**

4.1.	<b>MONTAJE DEL EQUIPO Y FUENTES DE PODER</b>	<b>269</b>
4.2.	<b>TARJETAS DEL EQUIPO PRINCIPAL</b>	<b>272</b>
4.2.1.	FUENTE DE PODER	273
4.2.2.	TARJETA DE INTERFAZ CON LAS EXTENSIONES	273
4.2.3.	TARJETA DE TRANSFORMADORES	275
4.2.4.	TARJETA DE GENERADOR DE TIMBRADO	276
4.2.5.	TARJETA DE INTERFAZ DE LINEA EXTERNA Y CIRCUITOS DE GRABACION DE MENSAJES	277
4.2.6.	TARJETA DE MATRICES DE CONMUTACION	279
4.3.	<b>TARJETAS DE CONTROL Y PERIFERICOS</b>	<b>280</b>
4.3.1.	TARJETA DE CONTROL	280
4.4.	<b>DIAGRAMAS</b>	<b>281</b>
4.4.1.	DIAGRAMA ELECTRONICO DEL SISTEMA	281
4.5.	<b>RESULTADOS</b>	<b>283</b>

4.6.	POSIBLES FORMAS DE TARIFACION	285
4.7.	CONCLUSIONES Y RECOMENDACIONES	289
	BIBLIOGRAFIA	295

**ANEXOS: ESPECIFICACIONES TECNICAS DE  
CIRCUITOS INTEGRADOS UTILIZADOS**

# **CAPITULO 1**

# CAPITULO 1

## SISTEMAS TELEFONICOS Y PROCESOS A DISTANCIA

### 1.1. INTRODUCCION

Si antiguamente nos hubiésemos atrevido a definir a la comunicación habríamos dicho que es el proceso por el que la información se transmite entre dos puntos distantes. Actualmente es probable que cualquier definición resulte obsoleta e imprecisa considerando los agigantados pasos con que día a día la tecnología acerca a los pueblos y a las culturas a través de la comunicación. Por esta razón, no intentaremos cometer errores en este sentido, y daremos paso al criterio de todos aquellos quienes comparten parte del conocimiento de esta tecnología.

Es indiscutible la importancia de los medios de comunicación en la actualidad, pues han logrado que el mundo entero gire entorno a ellos, y hoy, estamos participando de una revolución tecnológica y empresarial en este campo. Se han superado barreras pasando de sistemas electromecánicos a electrónicos, de tecnología analógica a digital, de procesos de hardware a procesos de software y de inteligencia centralizada a distribuida.

El reto tendrán que asumirlo las empresas productoras de equipos de comunicaciones que se enfrentan con un cambio acelerado en la tecnología y la demanda del mercado que cada día exige más, tendiendo a productos y servicios que buscan la globalización de las aplicaciones hasta hoy puestas a su disposición. La información debe ser transmitida, almacenada y procesada a mayores velocidades, con menor cantidad de errores, ofreciendo un sistema de

telecomunicaciones eficiente, seguro y confiable, fusionando transmisión de datos, voz e imagen como es el caso de facilidades ISDN de las cuales todavía no somos partícipes, un ejemplo de ello es la comunicación a través de videoconferencias.

Los consumidores buscan sistemas que optimicen su tiempo, y el de sus empresas, dando un buen servicio a sus clientes, otorgándoles imagen y colocándoles un paso adelante de sus competidores, razones suficientes para considerar que su sistema de comunicaciones debe tener presentar todas las características que acreditarán estas ventajas.

Sin embargo, muy poco se puede hacer si no se da paso inmediato a una modernización en nuestro sistema local de comunicaciones, pues el sistema obsoleto con el que contamos impide el desarrollo de uno que satisfaga las necesidades del mercado. El desarrollo en telecomunicaciones en un país va de la mano con su desarrollo social, cultural y económico.

La forma más difundida del servicio de telecomunicaciones en nuestros días es el sistema telefónico, constituyéndose en uno de los medios más dinámicos cuya principal característica es que se desarrolla en tiempo real. Esta es la razón por la que muchos productores se han preocupado de diseñar diferentes sistemas que logren satisfacer las necesidades de usuarios que tienen como requerimiento básico, un nexo entre el mundo exterior con independencia total dentro de su propio mundo o ambiente de trabajo, de ahí nace la necesidad de poseer una central telefónica privada con un sin número de aplicaciones y facilidades que harán un equipo más atractivo que otro.

Este trabajo se ha desarrollado pensando en un ejemplo a escala de lo que actualmente se conoce como una central telefónica privada, o más bien, un "Sistema de Conmutación Telefónico",



obviamente no ha sido nuestro interés competir en tecnología y facilidades con los equipos del mercado, puesto que no tenemos a nuestra disposición las herramientas y la tecnología necesarias para hacerlo, sin embargo hemos hecho uso de varios conceptos básicos, no por ello menos interesantes, que han dado como resultado un equipo muy práctico con aplicaciones novedosas para uso principalmente casero.

El trabajo consiste de cuatro capítulos de investigación y descripción relacionados con el tema y de la construcción del equipo que cumple con ciertas funciones, las mismas que se darán a conocer posteriormente.

El primer capítulo es una descripción de lo que ha significado el desarrollo de los sistemas telefónicos a lo largo del tiempo. Se han considerado los conceptos técnicos de comunicación y telefonía, realizando un análisis de la tecnología utilizada desde el inicio, hasta llegar a nuestros días con sistemas sofisticados de altísima calidad y confiabilidad.

Por otro lado se hace un análisis de los conceptos básicos que integran una central telefónica, y sus aplicaciones. Se listan una serie de funciones que las centrales actuales traen como su propio paquete de facilidades, habilitables únicamente por software, tales como transferencias de llamada, estados de espera, multiconferencias, etc. Además se realiza una descripción de un sin número de elementos periféricos que pueden conectarse a las actuales centrales a través de interfaces, otorgándoles facilidades y funciones adicionales que les permiten competir en el mercado.

Finalmente en este capítulo se hace un breve análisis de la facilidad de conectar elementos a la línea telefónica, los mismos que pueden ser controlados a través de señales enviadas por la línea, es lo que nosotros hemos denominado como "Procesos a Distancia"

En fin, el equipo que se ha diseñado y construido constituye un sistema que conmuta la línea telefónica o línea troncal a una de las cuatro extensiones conectadas a él.

Para iniciar un detalle de este sistema se debe considerar que son posibles dos tipos diferentes de comunicación, la primera que es iniciada al atender una llamada que llega a través de la línea externa y la segunda que se inicia al atender a una extensión del sistema. En ambos casos, el abonado llamante o el usuario pueden hacer la marcación de números y códigos a través de teléfonos de tonos o pulsos.

Para la detección de tonos, el equipo cuenta con el circuito integrado SSI 75T202 que trabajará con la línea troncal y las extensiones. En cambio, para la detección de pulsos, los circuitos usados en uno y otro caso son diferentes. Para el caso de la línea externa, se ha diseñado un detector de audio conectado a un contador. Para el caso de las extensiones, los pulsos son contados como períodos de cierre de bucle en D.C.

En el caso de que un abonado ingrese al sistema a través de la línea externa, el equipo es capaz de detectar la llamada y contestarla. El abonado tendrá la oportunidad de marcar un dígito correspondiente al código de la extensión con quien desea comunicarse. Si el llamante no conoce el código, el sistema reproduce un mensaje directorio guardado en memoria, donde se nombra a cada uno de los usuarios y su respectivo número de extensión, además se dará cierto tipo de indicaciones para la marcación del dígito. Seguidamente el abonado llamante tiene una segunda oportunidad para marcar. Si no lo hace, el sistema le da señal de ocupado y se da fin a la llamada, retomando la línea externa a su posición original.

Si el abonado marca un número, se verifica su validez y el estado de la extensión solicitada, para enrutar señal de timbrado y

realizar la conexión correspondiente. Si el código marcado no es válido, la extensión está ocupada y no cierra después de escuchar una señal de alarma o, el usuario no contesta después de un número determinado de timbradas, se da fin a la llamada reponiendo la línea como se mencionó anteriormente.

En fin, si la comunicación se lleva a cabo, el usuario podrá disponer de la línea únicamente por un período de cuatro minutos. Pasados los tres primeros, se dará una señal de alarma que indica que el tiempo está terminando. Si la llamada no ha terminado dentro de ese tiempo, simplemente, se corta la comunicación liberando la línea.

Cuando alguien ha recibido o realizado una llamada a través de la línea externa, una vez que haya terminado de usarla, quedará restringido para su utilización por un período de tres minutos a menos que otra persona la tome en seguida y pase a ocupar el lugar de la primera.

En el segundo caso, cuando la comunicación se inicia al levantar el auricular de una extensión solicitando ser atendida, el microcontrolador le enruta señal de invitación a marcar para recibir un código que al ser analizado determinará el tipo de llamada que desea hacer el usuario. Puede requerirse el acceso a la línea troncal, a otra extensión, o en el caso de la extensión principal, puede ingresar al modo de grabación y reproducción del mensaje directorio.

Si el dígito recibido indica que se realizará una llamada externa, se debe verificar si dicho usuario puede acceder a la línea, si está restringido, o la línea está ocupada, se negará la posibilidad de hacer dicha llamada. Si es posible, se debe considerar desde que tipo de teléfono se está realizando la marcación, pues en el caso de un teléfono de tonos, se conecta la línea a la extensión y se marca directamente sobre ella. En el caso de un teléfono de pulsos, los

números marcados son almacenados por el microcontrolador y luego reproducidos sobre la línea externa.

En cualquiera de los dos casos, únicamente se pueden realizar llamadas de tipo local, cualquier llamada de larga distancia, nacional o internacional es rechazada inmediatamente. Tampoco es posible marcar los números correspondientes a las centrales telefónicas públicas para hacer llamadas de larga distancia a través de ellas.

De igual forma, el uso de la línea se limita a cuatro minutos como en el caso de la recepción de llamadas a través de ella, y luego la extensión quedará restringida para su uso por un período de tres minutos.

Si el código marcado por la extensión indica que desea comunicarse con otra extensión, se verifica si está disponible y se realiza la conexión para intercomunicación entre ellas. En este caso no hay restricción en cuanto a tiempo de uso de la línea interna del sistema.

Para el acceso al modo de reproducción del mensaje y a su grabación, la extensión principal deberá marcar dos códigos diferentes. Durante este proceso, no podrá llevarse a cabo ningún tipo de comunicación, ya que el sistema entra en un estado de mantenimiento y solo atenderá a la extensión principal.

En el segundo capítulo de este trabajo, se realiza una descripción detallada de lo que constituye el hardware del sistema. Se analiza cada uno de los circuitos construidos y diseñados diferenciándose por su función dentro del equipo; así, se detallarán los circuitos generadores de tonos y timbrado, detectores, conmutadores, circuitos de grabación y reproducción de mensajes, el circuito de control a cargo del microcontrolador, etc.

De igual forma se describirán las características de los principales circuitos integrados utilizados en el desarrollo de este

trabajo. Cada uno de los circuitos y tarjetas armadas están esquematizadas para ayudar al lector a entender su funcionamiento.

En el capítulo tercero, se realiza un breve estudio de los microcontroladores 8751 / 8752, como una introducción del elemento utilizado para el control del equipo. No se realiza un estudio profundo, puesto que este no es el propósito de este trabajo de investigación, más bien, se realiza el análisis orientado a la forma como se ha utilizado este elemento en el desarrollo del equipo.

Posteriormente dentro del mismo capítulo se hace una descripción detallada y profunda de lo que constituye el software que controla todo el sistema. Aquí se analizan todos los caminos y formas de comunicación, acompañados con las diferentes subrutinas que hacen el trabajo del microcontrolador mucho más fácil. De igual forma, como una ayuda, a cada explicación se acompaña el diagrama de flujo correspondiente, que respalda el listado del programa principal y de las diferentes subrutinas.

Finalmente en el capítulo cuarto se hace un resumen de la construcción del equipo, tarjetas, circuitos, y del montaje en general. Se analizan los resultados obtenidos y las dificultades que han tenido que superarse, limitaciones que podría tener el equipo y posibles soluciones a problemas como tarifación, etc. En fin, podría decirse que el cúmulo de experiencias vividas en el desarrollo y culminación de este trabajo de investigación concluyen en el capítulo cuatro.

Ponemos a disposición de los lectores este trabajo como resultado de algunos años de esfuerzo, esperando que muchos de los conocimientos adquiridos en las aulas se hayan complementado con la investigación y desarrollo de un pequeño equipo, un "Sistema Automático de Conmutación Telefónica Controlada con Microprocesador".

## 1.2. OBJETIVOS

Se ha considerado importante un análisis breve de los conceptos básicos de telefonía, y de los sistemas telefónicos que se han desarrollado hasta nuestros días, con el fin de dar una idea clara que ayude al lector a entender y participar del desarrollo y la construcción del equipo, materia de este trabajo.

Se analizan entonces conceptos relacionados con los diferentes sistemas y modos de conmutación, su creación y desarrollo hasta llegar a la tecnología de la conmutación digital y las ventajas que esta nos trae.

También se describen los múltiples beneficios adicionales que el propietario de un sistema de conmutación o central telefónica puede alcanzar a través de equipos adicionales conectados al sistema, ampliando las posibilidades de trabajo del sistema propiamente dicho.

Por otro lado se realiza una introducción a un campo también interesante como es el acceso a sistemas de control instalados en empresas, oficinas e inclusive en los hogares, a través del canal telefónico.

Ahora, si consideramos la deficiencia del sistema telefónico público en nuestro país, y por ello, la gran dificultad que resulta el conseguir líneas telefónicas de uso doméstico, comercial o a nivel de empresa, uno de los objetivos que han movido el desarrollo y la fabricación de este equipo es el tratar de suplir de alguna manera esta escasez de líneas telefónicas, tratando de optimizar al máximo el uso de una de ellas, conectándola a un equipo para dar servicio a cuatro usuarios diferentes.

Obviamente, se ha considerado que el equipo debe trabajar en la mayoría de sus funciones de manera que no represente una

carga o trabajo adicional para uno de los usuarios, es por ello que ha sido necesario además, desarrollar sistemas de control y manejo de llamadas automáticos que hacen que el funcionamiento del sistema sea transparente a todos los abonados. Así, tenemos el sistema de contestador automático, detectores de tonos y pulsos, enrutamiento automático de llamadas, , activación de mensajes pregrabados, etc.

El sistema debe presentar la posibilidad de realizar varias tareas a la vez, de manera que se optimicen los recursos de que el equipo dispone, así, podrá atender varias líneas al mismo tiempo (línea externa y líneas internas para intercomunicación).

La capacidad del sistema de control dada por el microcontrolador, abre también la posibilidad futura de incluir en el presente equipo facilidades básicas como transferencias, espera, multiconferencias a través de las líneas disponibles y la adaptación de nuevas líneas, etc., simplemente haciendo uso de las herramientas de software disponibles.

Adicionalmente, la forma como se ha desarrollado el hardware y el software del sistema, podrían permitir un futuro crecimiento tanto en líneas troncales y extensiones haciendo los arreglos necesarios para cada uno de los casos.

Respecto a la tarificación, se realizará un estudio de posibles formas de llevarla a cabo, aunque para este tema sera necesaria la implementación de hardware y software adicional, mismos que no se contemplan como parte de este trabajo. Sin embargo se ha decidido que deberá existir una forma de limitar el tiempo de uso de la línea externa como una forma de control.

Cabe señalar finalmente, que el sistema desarrollado debe cumplir con los estándares de comunicaciones previstos para este tipo de equipos, por lo tanto, puede conectarse a cualquier línea troncal

analógica provista por la oficina local de telecomunicaciones, ya sea de tonos o pulsos.

## **1.3. SISTEMAS TELEFONICOS**

### **1.3.1. ANTECEDENTES Y CONCEPTOS**

El servicio de comunicaciones puede ser un servicio privado o público y el ejemplo más evidente de un servicio abierto al público es el telefónico.

La mayoría de industrias de telecomunicaciones está dedicada a la red telefónica. Tradicionalmente, la ingeniería de telecomunicaciones se ha dividido en dos partes básicas: transmisión y conmutación. Esta división se hace más obvia en telefonía. La transmisión se ocupa del transporte de una señal eléctrica desde el punto "x" hasta el punto "y". Por su parte, la conmutación se ocupa de conectar "x" con "y" y no con "z". Hasta hace algunos años, transmisión y conmutación eran dos sectores separados, pero hoy se necesita de una relación más estrecha entre ellas para llevar a cabo sistemas completos de telecomunicaciones.

El equipo más familiar para el usuario de un sistema telefónico es el aparato receptor-transmisor, o teléfono. Este lleva a cabo las operaciones de marcación, llamar, recibir y transmitir, que son básicamente las funciones de cualquier terminal. Para ello dispone de siete componentes básicos:

- 1.- Receptor
- 2.- Transmisor
- 3.- Red de voz
- 4.- Interruptor de horquilla
- 5.- Timbre



- 6.- Marcador
- 7.- Rectificador en puente

El receptor y el transmisor están alojados normalmente en el microteléfono. El transmisor transforma señales de voz en señales eléctricas, las cuales se transmiten a un centro local de conmutación. Por otro lado, el receptor transforma las señales eléctricas en sonidos. La señal que llega al receptor consiste en señales en la banda de voz, que llegan al centro de conmutación, y una retroalimentación atenuada que proviene del transmisor.

La retroalimentación ó función de tono lateral es ejecutada por la red de voz. Esta proporciona también la separación de las señales de recepción y las de transmisión en el aparato del usuario. Así las señales entre centro de conmutación y aparato del abonado se transmiten por medio de un cable de dos conductores.

El interruptor de horquilla puede estar en dos posiciones que nombramos colgado o descolgado, según esté levantado o no el microteléfono. Cuando se levanta el microteléfono, lo detecta un dispositivo sensible a la corriente, en el centro de conmutación. Los circuitos lógicos del centro de conmutación interrumpirán cualquier señal de llamada y se prepararán para enviar y recibir la comunicación de la voz. Si el usuario está tratando de hacer una llamada, la central telefónica se preparará para recibir las señales del marcador. El interruptor conecta la línea telefónica al timbre cuando está en posición de colgado y al circuito de voz cuando está en la posición de descolgado. En esta posición el circuito del aparato del usuario recibe una polarización de corriente continua desde la fuente de alimentación ubicada en la central. Con el teléfono colgado, otro usuario puede recibir una señal de llamada. En la central se genera una señal eléctrica de 20 a 30 Hz. con un nivel de 80 Vrms, para activar el timbre del otro equipo.

Existen generalmente dos métodos para enviar al centro de conmutación la información de los dígitos marcados: La generación de pulsos y la generación de tonos. El marcador de disco genera pulsos que se envían a través de la línea, y se detectan y cuentan en el centro de conmutación. Los marcadores electrónicos de pulsos simulan la acción mecánica del marcador de disco. Los marcadores, generadores de tono, producen combinaciones de frecuencias distintas. Cuando en el equipo del abonado se utiliza un marcador electrónico, se emplea un rectificador en puente con el objeto de prevenir daños en el marcador, ocasionados por inversiones en la línea. El puente rectificador suministra al marcador una adecuada polarización de corriente continua.

Para la mayoría de los abonados residenciales el centro local de conmutación es la central telefónica. La central conecta al abonado dentro de su territorio o envía llamada a la central apropiada. Existe una jerarquía de centros de conmutación que logran la interconexión de todas las centrales. Esta jerarquía proporciona múltiples trayectorias para las llamadas, y estas se enrutan normalmente por el mínimo orden de troncales interurbanas y centros de conmutación. Entre los abonados y las centrales telefónicas existen concentradores remotos y conmutadores privados (PBX).

Los concentradores eliminan la necesidad de efectuar conexiones especiales entre todos los abonados y la central, por medio del uso de esquemas de multiplexado y sistemas de troncales compartidas. Los conmutadores privados funcionan como centros de conmutación para subgrupos de abonados, como es el caso de los empleados de una empresa. Un PBX tendrá acceso hacia el exterior a través de troncales digitales ó analógicas, arrendadas desde la central más próxima.

### 1.3.2. MARCADOR DE PULSOS

El marcador que más se utiliza en la actualidad es el de pulsos, que emplea una serie de pulsos para transmitir la señal a la central telefónica. La forma original del marcador es la de un disco giratorio de tipo mecánico, con una flecha de levas y engranes que gira a medida que el disco lo hace. Cuando se deja libre al disco, un mecanismo a base de resortes devuelve el disco a su posición original; dicho mecanismo cuenta con un control que regula la velocidad del regreso. Durante el regreso del disco se generan los pulsos, los cuales son producidos por un par de contactos que se abren y cierran a razón aproximadamente de diez pulsos por segundo (20 en Europa).

Los mardores de pulsos deben cumplir con ciertos requisitos para que puedan funcionar en la red telefónica de Estados Unidos, algunas de estas características son :

1. La señalización del marcador de pulsos debe consistir en una serie de interrupciones momentáneas en la corriente de lazo del teléfono de acuerdo con el valor numérico de cada dígito, excepto para el dígito "0", que se representa por intervalos de 10 interrupciones.
2. Los pulsos en la corriente de lazo del teléfono deben operar con una razón de repetición entre 8 y 11 pps, por lo que 10 pps es la nominal.
3. Para un marcador de pulsos automático, el intervalo entre dígitos deberá estar entre 600 ms y 3 s .
4. Durante los intervalos de interrupción de la señalización de pulsos, la resistencia de estado estable del extremo al timbre, con

alguno de los dos conectados a tierra debe ser cuando menos de 50k.

Los marcadores digitales modernos ejecutan la misma función que los discos al girar, pero ofrecen algunas ventajas sobre los discos. Los marcadores digitales utilizan un teclado, que emite el pulso a medida que acepta la entrada, de tal manera que se puede marcar el número deseado con mayor rapidez que con los discos mecánicos. La mayor parte de los marcadores digitales tiene un buffer de memoria del tipo primero en entrar, primero en salir, que almacena un número limitado de dígitos, que suele ser entre 17 a 20 dígitos. También en muchos casos existe además una característica de memoria "envolvente", que permite secuencia de cualquier longitud, siempre y cuando los números que están en espera de ser emitidos no exceda la capacidad de almacenamiento de la memoria.

Otra característica que se puede encontrar en la mayor parte de los marcadores digitales es la función de remarcación de un número, es decir, "El último número marcado" automáticamente se almacena en el buffer de memoria cuando se cuelga el teléfono y se vuelve a marcar por medio de una tecla especial de entrada, a menudo la tecla \* o la # . Muchos marcadores de pulso de tipo electrónico ofrecen otras características adicionales, como las pausas programables PBX, tonos amortiguadores de ruido para permitir verificación audible de la entrada de una tecla, razones de pulsos y relaciones contacto-interrupción seleccionables mediante terminales y otras alternativas según el tipo de teclado y referencia de frecuencia utilizada.

La circuitería de interfaz del marcador de dígitos puede instalarse en serie o en paralelo con la red de voz. Durante la emisión de pulsos con una interfaz de pulsos serial el receptor queda desconectado y la generación de pulsos se logra mediante la conexión y desconexión con la red, generalmente por medio de un

transistor. Es fácil de implantar una interfaz de pulsos serial y es sencillo obtener un buen nivel de silencio y además requiere menos componentes que la interfaz paralela. En esta última, la red de voz queda inhabilitada y los pulsos se emiten a través de un resistor de carga que está en paralelo con la red, mismo que tiene una impedancia equivalente a la de la red. Debido a que la red está aislada en el momento en que emiten los pulsos, la interfaz de pulsos paralela resulta útil cuando la red no pueda soportar transitorios en la emisión de los pulsos. La desventaja que ofrece la aplicación en paralelo es que puede oírse un fuerte zumbido en la recepción cuando la red se encuentra inhabilitada. Este zumbido resulta molesto para el que escucha, por lo que se requiere un diseño cuidadoso para eliminarlo.

### 1.3.3. CODIFICADORES DE MULTIFRECUENCIA DE DOBLE TONO

La señalización DTMF se utiliza en la industria telefónica para enviar señales por la trayectoria de transmisión de la voz de un sistema telefónico. La señalización DTMF tiene varias ventajas sobre la señalización por pulsos, como por ejemplo una mayor rapidez de marcado y la capacidad de enviar señales por cualquier trayectoria de transmisión del tipo para voz. El método de señalización utiliza 16 distintas señales de frecuencia de banda de voz diferentes, cada una de ellas consta de dos señales senoidales, una del grupo alto y otra del grupo bajo de frecuencias. La tabla 2.1 muestra los caracteres que representan la señalización DTMF.

Las teclas A, B, C, D se utilizan para aplicaciones especiales y comúnmente no forman parte del teclado normal del sistema.

Con el objeto de cumplir con la Norma de telefonía de Estados Unidos, los codificadores de DTMF deben contar con las

características siguientes cuando se miden con una terminación de 600 ohmios.

#### **α) Niveles de señal**

Las señales DTMF cuentan con un nivel nominal de -6 a -4 dBm por frecuencia. El nivel mínimo para las frecuencias del grupo bajo es de -10 dBm mientras que para las del grupo alto es de -8 dBm. El par de frecuencias no debe sobrepasar el nivel de +2 dBm. El nivel de la componente del grupo alto de frecuencia debe igualar o sobrepasar al de la frecuencia del grupo bajo. A esta característica se le denomina preénfasis. No obstante esta diferencia de niveles entre las dos frecuencias no debe exceder en 4 dB.

#### **b) Desviación en Frecuencia**

Cada una de las 16 frecuencias deben quedar dentro de un intervalo de  $\pm 1.2\%$  de sus valores de frecuencia nominal o en el peor de los casos dentro de  $\pm 1.5\%$ .

#### **c) Tiempo de subida**

No deben requerir más de 5 ms para que cada una de las frecuencias de la señal DTMF vaya del valor mínimo al 90% de la magnitud final de la señal de dos frecuencias.

#### **d) Distorsión de Tonos**

La distorsión de tono dentro de la banda de voz por arriba de los 500 Hz no debe exceder el 10%. En este caso se mide la distorsión en términos de la potencia total de todas las frecuencias externas

que acompañan a la señalización DTMF, relativa a la suma de la potencia de las dos frecuencias fundamentales.

## **1.4. CENTRALES TELEFONICAS**

### **1.4.1. RESEÑA HISTORICA**

La forma inicial de comunicación fue la telegrafía hasta que, posteriormente con el avance de la tecnología y el desarrollo de las leyes electromagnéticas, se introduce el transductor acústico, que constituyó la primera central telefónica de ocho líneas. Fue entonces necesaria la introducción de los primeros circuitos de cables, los mismos que inicialmente fueron instalados con conexiones punto a punto.

El poseer una línea telefónica traía grandes beneficios, por lo que su difusión fue rápida, sin embargo, en poco tiempo se vieron con el problema del crecimiento del número de abonados de una manera sorprendente, y la conexión punto a punto no podía satisfacer las necesidades de todos los usuarios.

Evidentemente, ante la imposibilidad práctica de conectar entre sí dos a dos todas las estaciones de abonado, surge inmediatamente la necesidad de establecer puntos de conmutación centralizados, denominados centrales telefónicas, que funcionaban como un sistema de conmutación al cual se conectan los aparatos telefónicos a través de una sola línea, y la central se encargaba de conectar las entradas y las salidas. Estas centrales eran de tipo manual, es decir, requerían de una operadora que realice las conexiones.

Aunque inicialmente el servicio deficiente debido al número de abonados mejoró, en poco tiempo volvió a surgir por la misma razón. Por fin, con la invención del primer dispositivo automático de

conmutación paso a paso. muchos problemas se dejan atrás. Se introducen entonces las centrales de conmutación automática.

Posteriormente, aparecieron los selectores tipo rotary y tipo crossbar, dando como resultado centrales de tipo electromecánico. Luego se introduce la conmutación electrónica espacial, en la que las señales varían su línea multiplex según sea su destino, pero su intervalo de tiempo no varía. Luego se da un gran salto con el apareamiento de la conmutación electrónica temporal, que fue posible mediante el uso del sistema de modulación de impulsos codificados (PCM). En los conmutadores temporales, las señales cambian su línea multiplex, así como intervalo de tiempo, según su destino.

Actualmente gracias al avance de la microelectrónica, las telecomunicaciones han cubierto una gran superficie en lo que se refiere no solo a transmisión de voz, sino inclusive transmisión de datos, texto y actualmente video. en una red digital común, que es la Red Digital de Servicios Integrados (ISDN).

Las centrales telefónicas públicas se conectan entre sí con patrones de jerarquía, es decir, existen centrales de diferentes categorías. A la central de la que dependen exclusivamente estaciones de abonado se la denomina central local, siendo su función, facilitar la conexión entre sí de las estaciones de abonados que de ella dependen y la conexión con otras centrales, a través de las cuales se alcanzan otras estaciones no pertenecientes a dicha central local. La central de conmutación local concentra el tráfico lo cual reduce la cantidad de trayectorias de conmutación o enlaces dentro de la central y el número de troncales que conectan la central local con otras centrales.

La central de categoría inmediatamente superior es la central primaria, cuya función es facilitar la conexión entre sí de las centrales



locales que de ella dependen y con una central de superior categoría (secundaria) de la que, a su vez, depende.

Las centrales secundarias conectan entre sí las centrales primarias que de ella dependen y con una central de superior categoría (terciaria) de la que, a su vez, dependen.

Toda la red jerárquica está coronada por un conjunto de centrales de máxima categoría o centrales terciarias, unidas todas ellas entre sí. Una central terciaria tiene por función facilitar la conexión entre sí de las centrales secundarias que de ella dependen y con cualquiera de las otras centrales de categoría máxima.

De lo dicho, una red telefónica consta de trayectorias que conectan nodos de conmutación de manera que cada teléfono en la red se puede conectar con cualquier otro al que la red le proporcione servicio. Actualmente podría decirse que todos los usuarios del sistema telefónico en el mundo pueden comunicarse entre sí.

Podría decirse que existen dos conceptos básicos: la conmutación y la transmisión para la definición de las comunicaciones telefónicas. La transmisión permite que dos abonados de la red intercambien información de una manera satisfactoria, esta información puede ser voz, datos o video. La conmutación permite que la red concentre los recursos de transmisión, que no son sino las trayectorias que conectan a dos terminales específicas, las mismas que se conocen como abonados.

El conmutador además de establecer la trayectoria de la comunicación, determina el costo correspondiente por el uso del sistema, es decir tiene funciones de tarificación.

#### **1.4.2. LA CONMUTACION MANUAL**

En una central local un abonado puede conectarse con otro abonado en la misma central y con cualquier troncal de salida. Además, cualquier troncal de entrada se puede conectar a abonado.

En una central manual la interconexión se hace mediante cordones conectores con doble extremo, que conectan abonado con abonado o abonado con troncal a través del tablero de conexiones. Cuando entra una llamada, se enciende una luz para solicitar la conexión, que es la función de atención y alerta. La operadora asume la función de control, determina un control de conexión libre y lo inserta en el enchufe de entrada, establece el destino de la llamada, realiza la prueba de ocupado para determinar que la línea o troncal llamada no esté ocupada, y si está libre, inserta el cordón en el enchufe terminal del abonado llamado o de la troncal adecuada.

Para informar al abonado que tiene una llamada, se baja la llave manual de llamada, con lo que la línea se conecta a la fuente de corriente. Cuando la llamada está destinada a otra central, la operadora efectúa verbalmente la función de información o marca la información de la llamada hacia la siguiente central. La supervisión se lleva a cabo mediante lámparas que indican el momento en que la llamada termina para desconectar el cordón.

#### **1.4.3. CONMUTADORES ELECTROMECHANICOS**

Los conmutadores electromecánicos se caracterizan porque la conmutación la realizan a través de relés o equipos equivalentes. El primer conmutador patentado en 1891 de este tipo es el conmutador Strowger o de paso a paso, seguido por el selector tipo Rotary, que todavía se usan en la actualidad. Estos conmutadores se

denominan de movimiento grande debido al espacio recorrido entre terminales.

Los conmutadores de movimiento pequeño se basan en el conmutador de barras cruzadas o tipo Crossbar, que es un conmutador tipo matricial basado en coordenadas. La conexión de una trayectoria a través del conmutador se establece por medio de puntos de cruce.

#### 1.4.3.1. Conmutador Strowger

Este conmutador se basa en un relevador de avance de 10 niveles, que funciona de la siguiente manera: cuando un abonado marca un número, los pulsos del disco activan el conmutador, y con cada pulso el conmutador avanza un nivel. Cuando se marca el segundo dígito se pasa al segundo banco de relevadores de avance y, con el tercer dígito al tercer banco, procediendo de la misma forma como en el primero.

De esta manera, se requerirán tantos relevadores de avance como números de marcación, lo que resulta un problema de espacio y retardo en la conmutación, por lo tanto para reducir el número de relevadores se desarrolló un selector de dos movimientos y dos bancos se redujeron a uno. Al marcar el primer dígito, el conmutador avanza verticalmente dependiendo del número marcado y con el segundo avanza horizontalmente. Así, un banco cubre 10 (dígitos horizontales) x 10 (dígitos verticales), es decir 100 dígitos, y dos bancos en serie pueden cubrir 10,000 (0 a 9999).

En conectores de este tipo más modernos se usa la técnica del buscador de línea. Cuando un abonado descuelga su microteléfono, el buscador de línea localiza automáticamente la línea que desea servicio y la conecta con un selector de línea. Posteriormente, el buscador de línea, envía al abonado el tono de

invitación a marcar, informándole que está listo para recibir los números del abonado con quien desea comunicarse.

Los dos últimos dígitos del número marcado controlan al conector que realiza la prueba de ocupado sobre la línea solicitada y, si está ocupada, enruta señal de ocupado al abonado solicitante. Si la línea está libre, se envía la corriente de llamada y se suministra alimentación de voz a ambos abonados, cuando el usuario llamado contesta la llamada. Adicionalmente, el conector supervisa y retiene la trayectoria de voz hasta que una o ambas partes cuelgan y dan fin a la comunicación.

#### **1.4.3.2. Conmutador tipo crossbar**

Este tipo de conmutación empezó a usarse aproximadamente desde 1938. El conmutador de barras cruzadas o tipo crossbar es realmente una matriz de conmutación que establece las trayectorias de voz. Se basa en un contacto eléctrico que opera un relé horizontal y uno vertical. El contacto es momentáneo pero es suficiente para lograr la retención, que puede ser de dos tipos: mecánica y eléctrica. La retención hace que la conexión de la trayectoria de voz se mantenga hasta que se obtiene la condición de colgado, que deja libre los relés horizontal y vertical para establecer otras conexiones.

#### **1.4.3.3. Conmutador tipo rotary**

Los conmutadores rotatorios son muy similares a los anteriores diferenciándose en que no tienen el movimiento vertical y de rotación. Los sistemas rotatorios son conmutadores progresivos que incorporan buscadores de línea y selectores y son accionados por motores eléctricos en funcionamiento continuo.

Este tipo de conmutadores almacenan los dígitos marcados en un registro e incluyen características de control común.

Hoy en día, la conmutación rotatoria se usa esencialmente en Europa o en países que usan conmutadores europeos.

#### 1.4.4. TELEFONIA DIGITAL

El desarrollo tecnológico especialmente en el campo del estado sólido y de la integración de componentes para formar gran variedad de sistemas digitales, ha llevado a que la telefonía analógica sea reemplazada por la telefonía digital.

La central telefónica digital trabaja con el sistema de control por programa almacenado (SPC), y se denomina digital puesto que utiliza esta técnica para la conmutación y la transmisión.

Muchos de los circuitos integrados digitales desarrollados para trabajar conjuntamente con microprocesadores y microcontroladores presentan grandes ventajas aplicables a la transmisión digital y a los sistemas de comunicación. Todo esto ha hecho posible la implementación de algunas aplicaciones que hasta ahora eran de un costo prohibitivo con los elementos analógicos existentes.

A pesar de lo que significaba todo este adelanto tecnológico, se presentaba un problema serio y era la limitación de los circuitos digitales para la conexión externa, sin embargo, la solución fue la integración de las técnicas de multiplexación por división de tiempo, con las que un terminal de un circuito integrado puede ser usado o accedido por múltiples canales, lo que traía como resultado un mínimo de interconexiones y un máximo de utilización del dispositivo.

Se ha dicho que la información a transmitirse puede ser voz, datos o video. En un sistema digital esta información debe transmitirse

como señales discretas en amplitud y duración. El primer paso necesario para el uso de un sistema telefónico digital consiste en transformar la voz que es una señal analógica, en una señal digital, lo cual se logra a través de dos procesos: la modulación por amplitud de pulsos (PAM) y la modulación por impulsos codificados (PCM).

Cuando las señales analógicas se transmiten en forma digital, cada dígito binario está representado por dos valores posibles: pulso o no pulso "1" o "0", por tanto el receptor podrá discriminar perfectamente la señal binaria, cuando le llega un impulso o cuando no le llega, que le permitirá regenerar la señal original.

Una central digital puede dividirse en dos grandes secciones: La tarjeta de línea y los conmutadores digitales. La tarjeta de línea lleva a cabo las funciones BORSCHT, que representa las funciones estándar requeridas por una tarjeta de línea en un sistema de conmutación digital. A continuación se definen estas funciones:

- B-** Alimentación por batería: Suministra corriente de polarización de cc o la corriente de lazo para el equipo del abonado.
- O-** Protección contra sobrevoltaje: Protege la tarjeta de línea de daños.
- R-** Timbrado: Controla la señal de llamado inducida en la línea del abonado.
- S-** Supervisión: Monitorea la línea con el propósito de detectar diversas condiciones en el equipo del usuario.
- C-** Codificación: Codifica la señal de voz del abonado en datos digitales.
- H-** Híbrido: Efectúa la conversión de dos a cuatro hilos, que es la que se requiere entre la línea de dos hilos del abonado y la sección de codificación de cuatro hilos.

T- Prueba: Realiza las pruebas en la tarjeta de línea y en la línea del abonado para determinar condiciones de falla.

El conmutador digital consta de una memoria de acceso aleatorio y una red de dispositivos lógicos y de computación. El conmutador digital es el que controla el estado de todas las líneas de los abonados e inicia cualquier interconexión requerida entre ellos. La memoria se emplea para almacenar información concerniente al estado y para proporcionar un buffer para los datos de voz. El conmutador digital efectúa también el enlace entre las troncales interurbanas o líneas en tándem que establecen las llamadas entre diferentes ciudades o centrales telefónicas.

#### 1.4.5. SISTEMA DE NUMERACION

El sistema de numeración para los abonados de un sistema telefónico público constituye la forma de identificación de los puntos a enlazarse a través de la red telefónica. A cada abonado del sistema se asigna un número definido, y en la central telefónica local correspondiente se le asigna una línea de abonado.

Cuando un usuario levanta su microteléfono y espera el tono de invitación a marcar, el conmutador está listo para recibir el número que el abonado marca y que le provee de la información necesaria, tanto para enrutar la llamada hacia el abonado distante con quien se desea comunicar como para establecer el costo de la misma. Por lo tanto, el número telefónico realiza dos operaciones importantes:

1. Enruta la llamada.
2. Habilita los equipos que realizan la tarificación de la llamada.

#### 1.4.6. CENTRALES DE BAJA CAPACIDAD

Se considera una central de baja capacidad a aquella que provee un número limitado, generalmente bajo, de puertos para la conexión de líneas troncales y de extensiones. Generalmente presenta características de modularidad que permiten el crecimiento del sistema hasta llegar a un límite determinado. Cuando hablamos de modularidad nos referimos tanto al hardware como al software del sistema completo.

Este tipo de centrales, al igual que las de alta capacidad, deben ofrecer las funciones básicas a sus abonados o usuarios. Entre estas funciones podemos mencionar:

- Atención de línea
- Generación de tono de invitación a marcar
- Generación de tono de ocupado
- Generación de tono de congestión
- Generación de señal de llamada
- Generación de mensajes grabados
- Conmutación con otros abonados de la central y con líneas troncales
- Tarifación
- Etc.

Considerando que a futuro, se dispondrá de una Red Digital de Servicios Integrados (RDSI), la central hace uso de la técnica de control por programa almacenado (CPA) y es totalmente digital, es decir, conmuta y procesa información digital codificada independientemente de la naturaleza del servicio.



#### **1.4.7. EQUIPOS AUXILIARES**

Entre una de las ventajas que traen las actuales centrales telefónicas es la posibilidad de conectar a ellas una variedad de equipos periféricos que proveen de facilidades adicionales al usuario.

En algunos casos la conexión de equipos adicionales requieren de hardware adicional y en otros casos de software adicional, sin embargo en las centrales privadas actuales, disponibles en el mercado es muy común que el software y hardware para la conexión de estos elementos ya se encuentren incluidos en el paquete básico, y que son habilitados y deshabilitados a través de programación del sistema.

Algunos de los equipos periféricos no tienen opciones de configuración, simplemente se conectan a la central de manera que den el servicio para el cual han sido diseñados. A continuación enumeramos algunos de ellos:

##### **a) Sistema de Porteros**

Permite a los visitantes enviar una señal a una extensión determinada del sistema, presionando el botón del portero; la persona que contesta la llamada del portero puede hablar con él a través del parlante instalado en la puerta.

##### **b) Sistema de Voceo por Parlantes (Page)**

Permite enviar mensajes a través de parlantes, sobre una área extensa, conectando un sistema de voceo directamente a un puerto de PAGE propio del equipo. Sin embargo, en algunos casos, puede conectarse a un puerto de troncal o de extensión dependiendo del tipo de sistema.

### **c) Control por computador**

A través de software y hardware especiales, es posible combinar el manejo de un terminal de voz con un computador. Puede usarse para tareas como marcar un número desde una lista electrónica de números, hacer apuntes de llamadas telefónicas, o programar su teléfono.

### **d) Sistemas de Música en Espera**

A través de este equipo es posible reproducir música o mensajes a las personas llamantes y que se encuentran en un estado de espera. Cabe señalar que esta es una facilidad que puede incluirse como parte de las funciones del sistema, o como una función que requiere software adicional.

### **e) Headsets**

Un headset es una combinación de un auricular y un micrófono que descansa sobre un cintillo. Le permite al usuario mantener conversaciones en manos libres. Es usado para las recepcionistas, vendedores, y otras personas que necesitan sus manos libres mientras atienden el teléfono.

### **f) Dispositivos de Identificación de Llamadas (ID)**


A través de un computador con software para Identificación de Llamadas, el sistema puede tener aplicaciones como almacenar o procesar la información del dispositivo de identificación. A esta facilidad puede accederse si la compañía telefónica local le provee a la línea la facilidad de identificación de llamadas.

Los equipos que se han mencionado anteriormente han sido diseñados para cumplir con una función, bajo una configuración específica. A continuación se enumeran algunos de los equipos básicos que suelen conectarse de diversas formas a equipos de conmutación telefónica, haciendo que se configuren de acuerdo a las necesidades de los usuarios:

- Máquinas contestadoras.
- Operadoras automáticas
- Máquinas de fax.
- Módems.
- Lectores de tarjetas de crédito.
- Dispositivos de reportes de llamadas.
- Sistemas de mensajes de voz o correo de voz.

#### 1.4.7.1. Máquinas Contestadoras

Una máquina contestadora es usada para contestar llamadas cuando nadie está disponible para tomar las llamadas. Si se tiene una máquina contestadora con función de capturar, se puede contestar una llamada que ya ha sido respondida por la contestadora, uniéndose a la llamada desde cualquier teléfono del sistema.



DIAG. 1.1.- Máquina contestadora conectada al sistema

Es posible conectar máquinas contestadoras a un sistema, de las siguientes maneras:

**a) Máquinas contestadoras para atender al sistema .-** Puede conectarse una o varias máquinas contestadoras que sirven al sistema completo, se conectan a puertos de extensión, y puede cubrir todas las líneas en el sistema, o aquellas que se asignen. Se puede conectar la máquina contestadora sola en el puerto correspondiente o combinada con un teléfono digital propio del sistema o con un teléfono sencillo (analógico) en la misma extensión.

**b) Máquina contestadora personal**

Una máquina contestadora personal es usada para contestar todas las llamadas que timbran en una extensión determinada. Esta configuración es usada en los siguientes casos:

- Cuando no se desea tener una extensión dedicada para la máquina.
- Cuando una extensión tiene una línea privada.

**1.4.7.2. Operadora Automática**

El equipo de operadora automática contesta las llamadas y luego las enruta a una extensión específica, de acuerdo a los dígitos marcados por la persona que llama luego de escuchar la lista de opciones. La operadora automática puede ser configurada para atención inmediata de llamadas o atención retardada.

En el caso de atención retardada, si la recepcionista no puede tomar una llamada hasta un número determinado de timbres, la operadora automática lo hará, de esta manera se previene la

pérdida de llamadas no atendidas. Este es un servicio muy parecido al de las máquinas contestadoras con la diferencia de que en este caso, el equipo es capaz de enrutar una llamada luego de haber detectado un número de extensión.

#### **1.4.7.3. Dispositivos De Reportes Para Control De Llamadas**

El sistema de reportes de llamadas provee de información respecto a la actividad de llamadas a través de las líneas externas. Los reportes de llamadas le permiten conocer aspectos como:

- Detectar cualquier llamada no autorizada.
- Facturar a clientes y proyectos.
- Facturación para departamentos
- Control de uso de las líneas

Generalmente la información de los reportes es almacenada después de que cada llamada es completada. El sistema envía la información a través de un interfaz serial a 1200 baudios a una impresora serial o a un dispositivo de conteo de llamadas.

Un reporte de llamadas generalmente provee la siguiente información:

##### **α) Tipo de Llamada**

Indica si es una llamada saliente o entrante a través de la línea externa. Por programación se puede definir si se desea el reporte de todas las llamadas o únicamente el de las llamadas salientes.

#### **b) Fecha y hora**

Se muestra la fecha y hora en que se produce la llamada. Corresponden a los datos programados en el sistema.

#### **c) Número Llamado**

Para una llamada saliente, se detalla el número que se ha marcado. Para una llamada entrante aparece las iniciales IN, generalmente.

#### **d) Duración**

La duración de la llamada es mostrada en el formato hh:mm:ss y puede considerarse su inicio el momento que la línea externa es tomada.

#### **e) Línea**

Corresponde al número de la línea troncal saliente por la que se realiza o se recibe la llamada, de esta manera puede controlarse el uso de cada una de las líneas.

#### **f) Extensión**

En general, se reporta el código de la extensión que contesta o realiza la llamada a través de la línea troncal.


#### **g) Código de Cuenta**

En algunos sistemas es posible ingresar un código de cuenta, que se asigna a las llamadas. Este código es usado para cargar el valor de las llamadas a proyectos o departamentos específicos.

Adicionalmente se puede enviar información de las llamadas a un dispositivo de conteo, si después quiere analizar la actividad de llamadas. El dispositivo guarda en una tabla la información y luego procesa la información recibida en reportes significativos que le pueden ayudar a optimizar su sistema de comunicaciones.

#### 1.4.7.4. Lector De Tarjetas De Credito

En muchos negocios se usan lectores de tarjetas de crédito para aprobar de manera inmediata una compra con tarjeta. Existen sistemas que permiten compartir el lector de tarjetas con las líneas del sistema de comunicaciones. Usted puede instalar el lector de tarjetas de crédito en una extensión dedicada o en una extensión combinada con un teléfono del sistema o con un teléfono analógico en la misma extensión.



**DIAG. 1.2 .- Lector de tarjetas de crédito conectada al sistema**

Cuando se hace una llamada con el lector de tarjeta de crédito, una línea saliente es automáticamente seleccionada. Si se combina un lector con un terminal de voz, no se puede usar el teléfono mientras el lector se encuentre operando. Usted puede usar únicamente uno de los dispositivos al mismo tiempo.


#### 1.4.7.5. Máquinas De Fax

Esta sección sugiere varias formas de configuración de una máquina de fax para trabajar con un sistema telefónico. Generalmente, el manejo del fax usa un botón con señalización visual (luces) de en un teléfono del sistema, para monitorear el estado de la máquina de fax y transferir llamadas con un sólo toque. Las luces cerca del botón le dicen cuando el botón está es uso, está disponible, o no contesta (por ejemplo, cuando no tiene papel).

Se puede instalar un teléfono y una máquina de fax en la misma extensión. Esto le permite recibir llamadas de voz y fax en la misma línea (pero no al mismo tiempo).

##### α) **Maquinas de fax de atención al sistema**


Esta configuración es conveniente para un sistema con tráfico moderado de llamadas de fax. La máquina de fax tiene su propia línea, sin embargo, la línea del fax puede ser usada por otras extensiones cuando el resto de líneas están ocupadas. La máquina de fax está conectada a su propia extensión.



DIAG. 1.3.- Máquina de fax conectada al sistema para atención a una troncal


Si el uso de la máquina de fax no justifica el pago de su propia línea de salida, usted puede colocarla en una extensión, y las transferencias se hacen manualmente.





DIAG. 1.4 .- Máquina de fax conectada al sistema para atención a varias troncal

**b) Máquinas de fax para enviar y recibir**




DIAG. 1.5 .- Máquinas de fax conectada al sistema para enviar y recibir

Si se tiene un volumen alto de llamadas de fax, se puede configurar dos máquinas de fax . Una para enviar únicamente y otra para recibir únicamente. Si se ha configurado para que el fax 2 reciba las llamadas y por alguna razón no lo hace, el fax 1 lo hará.

**1.4.7.6. Módem**

Hay varias maneras de usar un módem con un sistema. Los módems pueden conectarse directamente a un puerto de extensión sin un adaptador. Sin embargo, si se conecta un módem de alta velocidad se puede experimentar alguna degradación de la eficiencia y confiabilidad, dependiendo de la calidad de las líneas de la oficina central conectada al sistema.



DIAG. 1.6 .- Módem conectado al sistema

#### a) Módem para colocar llamadas

A través de un módem y un terminal es posible conectarse a un tablero de computadores y otros servicios de datos. Esta configuración le permite marcar hacia afuera, pero no puede recibir llamadas. El terminal de voz es opcional y puede ser usado si usted desea compartir la extensión con un teléfono.


#### b) Módem para transmisión y recepción

Si se necesita colocar y recibir llamadas con el módem, se puede colocar a una línea, como línea primaria del módem, pero deja a la línea disponible para los usuarios de otras extensiones cuando todas las demás líneas están ocupadas.

#### 1.4.7.7. Servicio Nocturno Con Equipo Auxiliar

Algunos sistemas proveen la facilidad de servicio nocturno y se puede configurar un módem, máquinas de fax y máquinas contestadoras para recibir llamadas automáticamente después de las horas de oficina. Cuando el servicio nocturno está activado, las llamadas timbran inmediatamente en la extensión apropiada, así, no

se requiere de la intervención de una persona para transferir llamadas al fax, módem, o máquina contestadora.



DIAG. 1.7.- Servicio nocturno con equipo auxiliar conectado al sistema

#### 1.4.7.8. Sistemas De Correo De Voz

Un sistema de correo de voz puede facilitar las comunicaciones o impedirlos. Incrementar su productividad o echarla a perder, por lo que se hace necesario el conocimiento completo respecto al funcionamiento de este sistema. Asegura que las llamadas entrantes sean contestadas y enrutadas a la extensión destino correcta y eficientemente, haciendo uso de la facilidad de manejo de llamadas inmediato o retardado. El manejo inmediato de llamadas envía las llamadas directamente al sistema de mensajes de voz, mientras que el manejo retardado de llamadas le permite a la recepcionista tomar las llamadas primero.

Para elegir acertadamente un sistema de correo de voz, es necesario conocer hacia dónde se dirige la tecnología. Las siguientes son las más importantes nuevas tendencias:

##### **a) Más facilidades.**

La casi universal dependencia de la tecnología del computador significa que los sistemas de correo de voz se

encuentran en la misma ruta, seguidos por otras clases de software. Los productos se distinguen al añadir más y más características.

#### **b) Funcionalidad de auto-asistente.**

Los fabricantes de correos de voz, están dando más facilidades que nunca al lado del autoasistente de sus sistemas. Se incluyen características como buzones para el servicio de clientes, investigaciones de mercado, etc... capacidades para reproducción de audio y texto, funcionalidad de Distribución Automática de Llamadas (ACD) y cola en espera limitadas.

#### **c) Aplicaciones.**

Tal como un computador conectado a su sistema telefónico, muchos fabricantes han adoptado la idea de que el correo de voz debe ser más que un contestador telefónico. Se incluyen switches que permiten a sus usuarios acceder a una plataforma de correo de voz que provee desde audiotexto hasta fax en demanda. Además estamos viendo un número creciente de sistemas que ofrecen una librería de aplicaciones para manejo de órdenes de tarjetas de crédito, chequeos de transacciones, etc..., las cuales fácilmente pueden añadirse al correo de voz y ser adaptadas a las necesidades particulares de los clientes.

#### **d) Interfaces de PC.**

Más y más sistemas están tomando ventaja de la telefonía computarizada para poner el interfaz del correo de voz en su PC, lo cual provee de otra opción a la de trabajar con los comandos de teclado del teléfono. Al mismo tiempo, los fabricantes están siendo cuidadosos para mantener teléfono dentro del lazo, involucrando

sistemas que ofrecen la conveniencia de una pantalla, de un mensaje de acceso en la oficina mediante mouse, y un acceso mediante teléfono en el camino.

**e) Interfaz de Telefonía Computarizada Basada en Redes LAN.**

Algunos de los productos más ambiciosos, están haciendo un salto al sistema de mensajes, ofreciendo un interfaz de PC al correo de voz y una telefonía computarizada full servicios, por ejemplo discado por nombre, acceso a conferencia a través de mouse, así como acceso al correo electrónico, fax y otras fuentes de mensaje. Al mismo tiempo tecnologías como Reconocimiento de Caracteres Opticos están siendo añadidas al servicio para facilitar el acceso al correo electrónico, fax, y otras fuentes de mensaje sobre teléfonos regulares.

**f) Reconocimiento del Habla y Verificación de la Voz.**

Tecnologías mejoradas del reconocimiento de la voz son otras formas de reemplazar el clásico interfaz de la telefonía (el teclado) por el correo de voz. El gran problema de la falta de unificación de los tonos multifrecuenciales está llevando a los fabricantes de correo de voz a saltarse el interfaz telefónico con el fin de utilizar aproximaciones más amigables para el usuario. El reconocimiento del habla y la voz es también una característica principal de la nueva generación de telefonía computarizada "secretarial".

**g) Correo de voz personal.**

La amplia disponibilidad de módems para voz ha llevado a una explosión de productos de correo de voz "personales" para el

mercado de la Pequeña Oficina / Oficina Casera. Sobre todo, basados en Windows esos sistemas ofrecen casi todas las funciones de sistemas de correo de voz colectivos en una sola línea, incluyendo características avanzadas como voceo y notificación remota, fax en demanda, texto audible, etc.

Actualmente se ha introducido la tarjeta de voz y faxmódem para laptops, notebooks, o subnotebooks. Este módem del tamaño de una tarjeta de crédito presenta transmisión de datos y fax a 14.400 bps y puede ser usado con un casillero de voz.

#### **h) Operadora Automática.**

La mayoría de los sistemas de correo de voz incluyen actualmente una operadora automática: una subrutina que (al menos) puede contestar una llamada entrante, anunciar mensajes cortos para el Día y la Noche, permitir transferencia de llamadas a los departamentos, ingresar el número de una extensión o consultar (y autotransferir internamente) un directorio de la compañía. La operadora automática coordina el acceso al correo de voz y otras facilidades del sistema (como mensajes de respaldo) en ausencia de la operadora humana.

### **1.5. MANDOS A DISTANCIA POR CANALES TELEFONICOS**

Cuando hay que accionar a distancia funciones tan importantes como la puesta en marcha de una calefacción, la activación de una alarma, el poder escuchar mensajes grabados en contestadoras automáticas o sistemas de correo de voz, etc., es necesario garantizar una transmisión tan segura como sea posible.

Por una parte, hay que eliminar la posibilidad de la puesta en marcha no deseada provocada por funcionamiento normal de la red telefónica (llamadas equivocadas que accionan el sistema), o errores debido a anomalías en el transmisor, medio de transmisión o en el receptor, y por otra parte, se debe garantizar que el sistema ejecute la orden una vez que haya recibido la señal correspondiente.

Un procedimiento que ofrece todas las garantías deseadas consiste en utilizar un contestador especial en conexión con una caja de telemando de acoplamiento acústico, que implicaría el tener que desplazarse para poder utilizarla cada vez que se necesite; por esta razón es mucho más cómodo utilizar el propio aparato telefónico para accionar funciones a distancia, cuando este posee un generador de DTMF, puesto que si es un teléfono de marcación discada, los impulsos generados llegan al sistema simplemente como señales de audio, que éste no podrá reconocer a menos que posea un detector de pulsos en audio, lo cual no representa una manera segura de transmitir una señal de activación.

La transmisión de órdenes de telemando es una rama muy activa de la electrónica, tanto para el público en general (modelos reducidos, televisores, puertas de garage, etc), como en el sector industrial. El soporte de la transmisión puede ser material ( línea telefónica, fibra óptica, cable coaxial, etc).

Un ejemplo común de este tipo de sistema es el sistema de correo de voz, en el que es posible acceder al casillero de voz personal de manera remota con el fin de dejar mensajes personales a quienes llaman, recuperar o reproducir mensajes, guardarlos o borrarlos, etc.

En los sistema de control a través de canal telefónico, generalmente el panel de control para el acceso a través de la línea incorpora un módulo de voz que puede ser activado y desactivado

remotamente mediante la marcación de una clave de seguridad o acceso. Cuando el sistema de control instalado se habilita, el teléfono pasa a ser una extensión del sistema para acceder a las funciones que éste presta. Sin embargo, a través del acceso remoto por línea telefónica, no es posible realizar rutinas tales como:

- Cambiar el código de acceso al sistema, únicamente es posible habilitar o deshabilitar el sistema, con fines de seguridad y confiabilidad.
- Cambiar fecha y hora de activación de un sistema preprogramado.

Existen sistemas complejos que controlan otros equipos instalados en la empresa, y puede combinar su trabajo con equipos independientes como un contestador automático que captura las llamadas y las contesta enviando un mensaje de saludo. Luego, puede conectar la llamada al sistema de control, que respalda la posibilidad de ingresar el código de acceso al sistema, o simplemente dejar un mensaje en la máquina contestadora. Si no se ha instalado ninguna máquina contestadora con el sistema, éste tomará las llamadas entrantes, enviando un tono de aviso que indica que el código de acceso puede recibirse a partir de ese momento.

Los códigos de acceso son series de dígitos, que pueden ser de varias varios tamaños (3, 4, 5, o más dígitos). Únicamente cuando el código de acceso remoto ha sido recibido y verificado, el sistema reproduce el mensaje que constituye un menú de opciones que pueden ser de tipo informativo o de control como:

- Número de llamadas recibidas.
- Reproducción de mensajes.
- Temperatura ambiental.
- Realizar cambios en el sistema para activación o desactivación.



- Finalizar la sesión, etc.

Cuando la persona que llama, ingresa un código de acceso erróneo, el sistema le envía un mensaje informándole la situación y le da un número determinado de oportunidades de marcación, luego de las cuales se desconecta y cierra la llamada. También es posible determinar un número límite de llamadas para ingreso al sistema por períodos de tiempo.

Algunos sistemas en el mercado, que tienen un control de alarmas, permiten la marcación a un número de emergencia preprogramado con el fin de informar anomalías en el área que el sistema controla. Sistemas así deben contar con una red de sensores de diferentes tipos actualmente muy difundidos, tales como sensores de incendio, de presencia, de deslizamiento, de apertura de puertas y ventanas, sensores de ruido, etc.

## **CAPITULO 2**

# CAPITULO 2

## HARDWARE DEL SISTEMA

### 2.1. DESCRIPCION INICIAL

El sistema diseñado permite realizar labores de selección de llamadas que ingresan por la línea externa hacia una de las cuatro extensiones que la comparten, permite intercomunicación entre ellas y además acceso directamente a la línea troncal. Las condiciones de los interfaces se han hecho de manera que pueden usarse teléfonos de tonos o pulsos, tanto para las extensiones como para quien llama a través de la línea telefónica conectada al sistema.

#### 2.1.1. ATENCION A LA LINEA EXTERNA

Cuando alguien marca el número correspondiente a la línea telefónica conectada al sistema, el equipo es capaz de detectar una llamada entrante a través del detector de timbrado y para tomar la línea únicamente activará un relé.

A continuación, el abonado escucha el tono de un segundo que le indica que puede marcar el código para acceder a la extensión, el sistema a través de los detectores de tonos y pulsos puede recibir el dato marcado. En caso de estar ocupado el detector de tonos, se enviará señal de espera hasta que este se libere.

Si el abonado no conoce el código de la extensión del usuario con quien desea comunicarse, luego de un período de tiempo se envía un directorio indicando el código y el propietario de cada extensión, a través del sistema de grabación y reproducción de mensajes. Para esta parte se dispone de 30 segundos de audio aproximadamente.

Se dispone entonces de otro período de tiempo para marcar el código, y de no recibir señal alguna ó recibir algún código no válido, se libera la línea externa a través del mismo relé que la tomó y, se conmutará señal de ocupado al abonado llamante a través del mismo circuito de reproducción de mensajes. Si es válida, se verifica el estado del bucle de la extensión para enrutar la llamada que se encuentra en espera. Si está ocupada, se envía señal de aviso a través del generador de señal de invitación a marcar, para que cierre. Si no lo está, el generador de timbrado enruta señal hacia la extensión. A través del estado del bucle se determina el momento en que el teléfono es levantado, entonces se retira el timbrado y se conecta a la línea troncal a través de la matriz de conmutación.

Cuando la llamada es terminada, ya sea por el sistema que limita el tiempo de uso, o por el usuario, los circuitos de atención a la línea externa están listos para tomar una nueva llamada.

### **2.1.2. ATENCION A LAS EXTENSIONES**

Cada una de las extensiones tiene interfaces separados que les permite interactuar al mismo tiempo en diversas tareas; cuando se levanta una extensión se activa el detector de cierre de bucle en continua. Se activan los detectores de tonos para DTMF y los de cierre de bucle en el caso de marcación discada, para recibir un número o código. Solamente el detector de tonos es compartido, el detector de pulsos es individual para cada extensión.

#### **2.1.2.1. Acceso a Otra Extensión**

Una vez que se ha detectado el código correspondiente a intercomunicación, se procede a detectar el estado de la extensión solicitada; si está ocupada, se le envía tono de ocupado al que

desea intercomunicarse, y si está libre, se genera la señal de timbrado hacia la línea deseada. Las señales de ocupado, espera y la interconexión entre extensiones se realiza a través del circuito de matrices de conmutación.

#### **2.1.2.2. Acceso a Línea Externa**

Si se desea acceder a la línea y está ocupada, se enruta hacia la extensión solicitante el tono de ocupado. Si está libre, el proceso depende del tipo de teléfono de la extensión.

Si el teléfono es de pulsos, se envía tono de invitación a marcar interno, se registran los números marcados a través del bucle de la extensión y se verifica si corresponde a un número válido. Si el número marcado es prohibido, se enruta señal de ocupado.

De ser válido, el sistema toma la línea externa y espera a recibir la señal de invitación a marcar, la misma que se reconoce a través del detector de 425 Hz. Entonces, se reproduce el número marcado en forma de pulsos abriendo y cerrando el relé que toma la línea. Cuando termina la marcación, conecta la línea externa con la extensión.

Este proceso es necesario ya que no existe una conexión directa entre la línea externa y las extensiones; solamente es una conexión por audio a través de los transformadores y el sistema de matrices de conmutación.


Si el teléfono es de tonos, se activa el relé que toma la línea externa y se la conecta directamente con la extensión a través de las matrices de conmutación, y la marcación se hace directamente sobre la línea. De todas formas el microcontrolador verifica el número marcado. Si no es permitido desconecta la línea y la libera.

### 2.1.2.3. Acceso para Grabar y Verificar el Mensaje Directorio

Cuando se marca el número 23 desde la extensión principal (extensión 1), se ingresa al modo de grabación del mensaje en los chips. Se entiende que la calidad del audio del mensaje dependerá en mucho del teléfono que se utilice, pues en la matriz se conmuta esta señal de audio hacia los integrados que se encargarán de reproducirla.

Si se marca el número 2 desde la extensión principal, se ingresa al modo de verificación del mensaje que está grabado en los chips, pues el mensaje se reproduce en esta extensión y se lo puede oír completamente.

## 2.2. DIAGRAMA DE BLOQUES




Diag. 2.1.- Diagrama de bloques del Equipo

En el diagrama de bloques que se muestra, se puede apreciar las diferentes partes de las que consta el sistema de conmutación y como interactúan los diferentes circuitos.

### 2.3. DETECTOR DE LA SEÑAL DE TIMBRADO

Para poder realizar la detección de una llamada que está ingresando a través de la línea externa conectada al equipo, por parte de un abonado externo, se utiliza un detector de señal de timbrado. Esta señal de 90 VAC y 20 Hz, llega hacia el relé de línea K7, que se encarga de conmutar la línea externa hacia los circuitos de audio, una vez que se ha tomado la línea; luego pasa a través del condensador C20 que aísla los 48 VDC en que se sobrepone la señal de timbrado.



Diag. 2.2.- Detector de señal de timbrado


Esta señal pasa por resistencias limitadoras de 100 K. Luego a través de un puente de diodos que permiten rectificar la señal y por medio de un optoacoplador que trabaja con la corriente adecuada debido a la resistencia R99, se obtiene un nivel lógico bajo que

determina la presencia de esta señal de timbrado, en caso contrario, se tendría un alto hacia el microcontrolador en "apull".

En caso de que el equipo no esté alimentado, el relé K5 se encarga de conmutar la línea externa hacia una toma especial, para poder utilizarla sin el equipo.

## 2.4. SISTEMA DE CONTESTACION AUTOMATICA

Una vez que se ha detectado la señal de timbrado y que el microcontrolador ha recibido tres timbradas, la señal "uisol" al ponerse en bajo hace que se polarice la base del transistor Q22, que activa la bobina del relé de línea K7.



Diag. 2.3.- Sistema de contestación automática



El relé se encarga de conectar los hilos de la línea telefónica con el transformador principal T2, consecuentemente toma la llamada, entonces desaparece automáticamente la señal de timbrado y se pasa a los circuitos de audio; que se encuentran conectados al transformador T2; como se muestra en la figura 2.3.

## 2.5. SISTEMA DE DETECCION DE TONOS

Para detectar la marcación y recepción de códigos DTMF, generados por las extensiones en el equipo, así como por una llamada externa, se utiliza un sistema de detección de tonos multifrecuenciales los cuales constituyen parejas de frecuencias que forman los diferentes dígitos del teclado de un aparato telefónico.

	1209	1336	1477
697	1	2	3
770	4	5	6
852	7	8	9
941	*	0	#

Tabla 2.1 .- Matriz de tonos DTMF

Estos tonos van a ser detectados y posteriormente decodificados por este circuito, para poder enviar el código en hexadecimal hacia el microcontrolador, que procesará esta información.

### 2.5.1. INTEGRADO SSI75T202

#### 2.5.1.1. Descripción

El integrado SSI75T202 es un detector de tonos duales multifrecuenciales (DTMF) en el grupo de 12 ó 16 dígitos estándar.

No se necesita filtros antes de la entrada. Los únicos componentes externos requeridos son un cristal de 3.58 Mhz, para frecuencia de referencia y una resistencia de estabilidad.

La extrema densidad del sistema se hace posible utilizando la salida de reloj del receptor SSI75T202 con un cristal, para manejar las bases de tiempo de los receptores adicionales. Se trata de un elemento CMOS de baja potencia que requiere solamente una fuente de poder y está empacado en un chip de 18 pines.

Este chip emplea tecnología state-of-the-art para combinar funciones analógicas y digitales en el mismo chip. La entrada analógica es preprocesada por un filtro elimina banda de 60 Hz y filtros divisores de banda y luego un AGC.

Ocho filtros pasabanda son los encargados de detectar los tonos individuales. El procesador digital provee los códigos digitales de salida. Las salidas van directamente hacia la circuitería estándar CMOS y son de habilitación de tres estados.

#### **α) Analog In (pin 9)**

Este pin acepta la entrada analógica de audio. Es internamente desviada de forma que la señal de entrada puede ser acoplada en AC. La entrada se acopla en DC mientras no exceda el valor de voltaje de la fuente positiva.

El SSI75T202 está diseñado para aceptar formas de onda de entrada sinusoidal pero operará satisfactoriamente con cualquier entrada que tenga la frecuencia fundamental con armónicas que estén 20 dB bajo la fundamental.

#### **b) Cristal Oscillator**

Este integrado posee un inversor con suficiente ganancia para proveer oscilación cuando se le conecta un cristal de 3.58 Mhz. Este oscilador a cristal es habilitado cuando XEN (pin 8) se encuentra en alto. El cristal se conecta entre XIN (pin 12) y XOOUT (pin

11). Una resistencia de 1 M se conecta también entre esos pines. En este modo, ATB (pin 13) es una salida de frecuencia de reloj.

**c) IN1633 (pin 4)**

Cuando se pone en alto, este pin inhibe la detección de parejas de tonos que contengan la componente de 1633 Hz. Para la detección de los 16 dígitos estándar, este pin debe estar en bajo.

**d) OUTPUTS D1, D2, D4, D8 y EN (pines 1, 18, 17, 16 y 3)**

Las salidas D1, D2, D4 y D8 son CMOS push-pull cuando se habilita (EN alto) y circuito abierto (alta impedancia) cuando EN se encuentra en bajo. Estas salidas digitales proveen el código correspondiente al dígito detectado en el formato programado por el pin HEX/B28 (pin 2). Estas salidas digitales se vuelven válidas después de que un par de tonos ha sido detectado y luego es borrado cuando ha pasado la pausa válida.


**e) dv y CLRdv (pines 14 y 15)**

dv señala una detección poniéndose en alto después de que un par de tonos válidos es sensado y decodificado hacia los pines de salida D1, D2, D4 y D8. dv se mantiene en alto hasta que ocurra una pausa válida ó el pin CLRdv se ponga en alto.

### **2.5.2. DESCRIPCION DEL CIRCUITO**

Los tonos DTMF que van a ser ingresados a la entrada analógica del SSI75T202 llegan por la bandera "invl" y pueden provenir como ya se ha dicho, tanto de las extensiones como de la línea externa.

Cuando desde una extensión se va a marcar un dígito, tanto el Detector de Cierre de Bucle en Continua, así como el Detector de Tonos, están atentos pues no se sabe todavía que tipo de teléfono se está utilizando, por lo cual la señal "ttbj" se pone en cero lógico, deshabilitando la base del transistor Q23, con lo cual deja pasar la señal "seton" hacia el circuito sumador del operacional U19C; esta señal "seton" es la misma señal de invitación a marcar pero en contrafase, pues antes de marcar el primer dígito, en la extensión se encuentra presente el tono de invitación a marcar y se tendrían problemas en la detección con la presencia de este tono a la entrada del chip, pues se mezclaría con las frecuencias DTMF. Por lo cual este sumador se encarga de eliminar el tono de invitación a marcar y solamente pasan las frecuencias generadas por la marcación.



Diag. 2.4.- Sistema de detección de tonos

Esto es solamente para el primer dígito, pues una vez detectado, se deshabilita en la matriz de conmutación el tono de invitación a marcar que va hacia la extensión; por lo cual ya no se necesita de la señal "seton" entonces, "ttbj" se pone en condición de uno lógico.

Lo mismo sucede cuando se detecta una señal de la línea externa, pues allí no se da esta presencia de tonos extraños.


El condensador C59 sirve para desacoplar señales de continua presentes, y los diodos zener protegen al integrado de picos que pueden afectar su funcionamiento.

La única entrada que se tiene habilitando al chip es la de enable (EN) que viene del microcontrolador ; mientras que dv indica la presencia de un código válido a la entrada del SSI75T202 y d0, d1, d2, d3 indican el número que se ha detectado en hexadecimal , señales todas que van hacia el circuito del microcontrolador.

## **2.6. SISTEMA DE DETECCION DE PULSOS**

Cuando se recibe una llamada a través de la línea externa en la que se encuentra conectado el equipo, una vez detectada la llamada y cuando se encuentra listo para recibir los códigos necesarios para realizar la comunicación; la persona que llama puede estar realizando su marcación desde teléfonos de pulsos o de tonos, por lo cual si se trata de pulsos, estos solamente van a ser reproducidos al otro lado de la central telefónica como picos en el audio que llega, por esto se hace bastante difícil y no muy segura su detección.

Para poder discriminar estos pequeños picos producidos en la marcación discada, se dispone de un comparador de lazo abierto con el operacional U1A en el cual se coloca a la entrada positiva un valor de corriente continua ligeramente menor que en la entrada negativa, para que así este pulso externo, pueda disparar el operacional.



Diag. 2.5.- Sistema de detección de pulsos

Una vez que se determina la existencia del mismo, el inversor Schmitt Trigger (7414) se encarga de darle a la señal un mejor flanco y este ser dirigido hacia el timer 555 (U16) que se utiliza como monoestable. El capacitor C31 se mantiene inicialmente descargado por un transistor dentro del timer. La aplicación de un pulso negativo de disparo al pin 2, hace que el flip flop quite el cortocircuito del capacitor y envíe la salida hacia uno lógico (upull).

El voltaje a través del capacitor se incrementa exponencialmente por un período de  $t = (1.1) * (R102) * (C31)$ , al final de este tiempo, el voltaje iguala los  $2/3$  de VCC. El comparador entonces, resetea el flip-flop y el capacitor se descarga y la salida se pone de nuevo en bajo.

Durante el tiempo en el que la salida se encuentra en alto, una aplicación de la señal de trigger no tiene efecto en el pulso de salida. No obstante el circuito puede ser reseteado en este tiempo mediante la aplicación de un pulso negativo al terminal del reset (pin 4). La salida permanecerá en bajo hasta que un nuevo pulso de disparo sea aplicado.

La aplicación de este monoestable es para evitar falsos disparos debido a los pulsos de rebote que aparecen después del principal y que pueden aparecer como nuevos dígitos.

Como la marcación estándar es de 10 pulsos por segundo, la presencia de señal es de 50 milisegundos, por lo cual se programa el monoestable para que el tiempo de salida del pulso sea de 25 milisegundos, que se considera un tiempo suficiente para eliminar los rebotes.

En esta parte de la detección no solamente los pulsos generados van a hacer que el detector se dispare, sino también cualquier otra señal de audio que llegue desde el exterior va a tener alguna influencia por lo que es preferible que el abonado externo tape el micrófono del auricular durante la marcación.

La información producida en las transiciones de los cambios de estado, va hacia el microcontrolador donde será procesada, y se detectará su validez.


## **2.7. GENERADOR DE SEÑAL DE TIMBRADO**

Para la generación de la señal de timbrado en las extensiones, se utiliza un circuito que permite obtener 90 V.A.C. a 20 Hz. a partir de la fuente de 12 V.D.C.

En primer lugar se utiliza un circuito oscilador en base al integrado XR-2206 que es capaz de producir formas de onda sinusoidales, cuadradas, triangulares, de pulsos y rampa, con alta estabilidad y exactitud. La frecuencia de operación puede ser seleccionada externamente sobre el rango de 0.01 Hz. a más de 1 Mhz.

Las resistencias colocadas en el pin 7, determinan la frecuencia deseada que en nuestro caso es de 25 Khz y forma de onda cuadrada a la salida en el pin 11.

La onda generada alimenta las bases de los transistores Q8A1 y Q8C1 del integrado ECG 912 mientras que la misma onda es invertida por medio del integrado CMOS 4049 y alimenta a las bases de los transistores Q8B1 y Q8D1 del mismo ECG 912.



Diag. 2.6.- Generador de señal de timbrado

Cuando en los transistores Q8A1 y Q8C1 se tiene una señal en alto, en los otros dos se tiene al mismo tiempo un cero lógico con lo cual a la base del transistor Q4 pasa el voltaje de +12V a través de la resistencia R14 pues Q8A1 conduce y Q8B1 está en corte;



mientras que en la base del transistor Q7 se pone una tierra pues Q8C1 conduce y Q8D1 está en corte.

Con esto se consigue saturar Q4 y por la mitad del devanado del transformador T1 circula corriente mientras que por la otra mitad, que corresponde al transistor Q5 que está cortado, no sucede igual. En el siguiente semiciclo se alternan las condiciones por lo cual conducirá corriente la segunda mitad del devanado.

Con este efecto una señal de similares características al otro lado del transformador, pero elevada en voltaje a unos 75 Vpp. la cual es rectificadora por los diodos D7 a D10 y los condensadores C7 y C8; a la vez que el integrado U7 (LM555) sirve como a estable, generando una señal de frecuencia 20 Hz que sirve para dar la frecuencia a la señal de timbrado que es comandada por los transistores Q2, Q3, Q6 y Q7 que conmutan la señal de 90 V.A.C y 20 Hz que sirve como señal de timbrado hacia las extensiones (etiqueta timbre).


## **2.8. GENERADOR DE SEÑAL DE INVITACION A MARCAR**

Como parte de la señalización de abonado se necesita un tono de invitación a marcar para que el propietario de la extensión sepa que puede proceder a realizar la marcación, pues además de ser un estándar, en este equipo en particular pueden existir momentos en los que no tenga acceso dicha extensión a realizar marcación, por ejemplo si se está utilizando el detector de tonos en alguna otra tarea

En este circuito se utiliza un oscilador que a la vez es amplificador y además un circuito inversor para obtener la misma señal pero en contrafase.

El circuito oscilador es un puente de Wien que utiliza un amplificador operacional LM 234 (U19B) en un circuito puente RC, con la frecuencia del oscilador determinada por los componentes R y C.

La figura muestra una versión básica del puente de Wien; Las resistencias R126, R127 y los condensadores C65 y C71 forman los elementos de ajuste de frecuencia, mientras que las resistencias R8 y R9 forman parte de la ruta de realimentación.



Diag. 2.7.- Generador de señal de invitación a marcar

Se tiene entonces que la frecuencia de resonancia del circuito viene dada por la fórmula:

$$f_0 = (2 * \pi * (R126 * C65 * R127 * C71)^{1/2})^{-1}$$

Despreciando los efectos de carga de entrada del amplificador operacional y las impedancias de salida, el análisis del circuito puente conduce a:

$$R9/R8 = R127/R126 + C71/C65.$$

Si en particular los valores de R126 y R127 son iguales así como C71 y C65, la frecuencia resultante del oscilador es:

$$f_0 = (2 * \pi * R * C)^{-1}$$

Además una relación de R9 a R8 mayor a dos, proporcionará suficiente ganancia de bucle para que el circuito oscile a la frecuencia calculada.

En nuestro caso la frecuencia resultante es de 482 Hz; para que se diferencie de la señal de invitación a marcar de la línea externa.

La señal resultante se obtiene del pin 7 del amplificador operacional y es la que alimenta a los circuitos de ocupado y espera y a la matriz de conmutación.


El segundo amplificador operacional (U19A) se utiliza como multiplicador de ganancia constante y como inversor a la vez, pues se necesita una señal de idénticas características pero en contrafase a la entrada del detector de tonos para poder eliminar la señal de invitación a marcar y que el detector solamente tenga a su entrada el tono DTMF que constituye el primer dígito. Este proceso se explica con mayor detenimiento en la sección 2.5 de este capítulo.

## **2.9. GENERADORES DE TONOS DE OCUPADO Y ESPERA**

En el equipo se necesitan señales de audio similares a las de las centrales telefónicas, es decir señalización de abonado, por lo cual a más del tono de invitación a marcar, se utilizan tonos de ocupado y espera, los cuales son entregados a la matriz de conmutación, la cual a su vez se encarga de dirigirlos hacia las extensiones, de acuerdo a la necesidad.

El circuito generador de señal de invitación a marcar sirve como frecuencia base para estos dos circuitos adicionales, los cuales solamente se encargan de entregar la cadencia adecuada.

En el caso del tono de espera se utiliza un circuito multivibrador basado en un timer 555 (U2); donde C5 se carga a través de R74 y R5, y se descarga por medio de R5.



Diag. 2.8.- Generadores de señales de espera y ocupado.

El ciclo de funcionamiento es similar al de timbrado, esto es un segundo de señal y cuatro de silencio, lo cual constituye una onda cuadrada que sale por el pin 3.

Esta forma de onda que genera el timer, llega a la base de un transistor ECG123 (Q16), el cual sirve como switch de la señal de invitación a marcar que llega al emisor "inv2", y sale por el colector "espe" hacia la matriz de conmutación, desde donde podrá ser dirigida hacia cualquier extensión.

Un caso similar sucede para la señal de ocupado, con la diferencia de que la cadencia de salida es de un segundo de señal y un segundo de silencio, es decir los valores de las resistencias R6 y R7 son diferentes así como el capacitor C5, pero el principio es el mismo y de esto resulta la señal "ocup" que se enruta hacia otra entrada de la matriz de conmutación.

## 2.10. CIRCUITO DE HABILITACION Y ENRUTAMIENTO DE LA SEÑAL DE TIMBRADO

La señal de timbrado tiene una cadencia de un segundo de señal y tres de silencio, para esto se utiliza un timer 555 conectado como a estable (U8), en cuyo estado se dispara automáticamente y actúa como un multivibrador. El condensador C15 se carga a través de R35 y R36 y se descarga a través de R35. Por lo cual el ciclo de operación se hace independiente del voltaje de entrada y solamente depende de los valores de estas resistencias y del capacitor de descarga.

El tiempo de carga (salida en alto) viene dado por la ecuación:

$$t_1 = 0.693 ( R_{35} + R_{36} ) * C_{15}$$


Mientras que el tiempo de descarga (salida en bajo) por:

$$t_2 = 0.693 * R_{35} * C_{15}$$

Por lo cual el período total es:

$$t1 + t2 = 0.693 (2R35 + R36) * C15$$

Para la determinación de los valores que den como resultado la frecuencia deseada de operación, se toma como referencia las curvas de capacitancia versus frecuencia de oscilación del integrado que se encuentran en los anexos.



Diag. 2.9 - Circuito de Habilitación y Enrutamiento de la señal de timbrado

Esta señal de cadencia de timbrado pasa hacia la entrada de una compuerta OR que alimenta el circuito de activación del relé que sirve para conmutar la línea de la extensión hacia el detector de cierre de bucle con señal de timbrado.

La otra entrada de la compuerta OR viene dada por la salida de una compuerta NAND que conjuga la señal de activación de timbrado que viene del microcontrolador y la señal DETIM3 que se encarga de desactivar por hardware el timbre en la extensión una vez que éste ha sido levantado.


Del microcontrolador llegan tres señales utim1, utim2 y ena1 que pasan a través del buffer U11 y luego hacia el demux U3 que permite tener cuatro señales en la salida, en este caso las cuatro señales de habilitación de timbrado hacia las extensiones.

## **2.11. CIRCUITO DETECTOR DE CIERRE DE BUCLE EN CONTINUA**

En la figura podemos ver las conexiones del teléfono de una de las cuatro extensiones, que son exactamente iguales. Cada línea de extensión está protegida por medio de varistores en cada línea a tierra y entre líneas, para evitar señales de alto voltaje que puedan causar daños al equipo.

Las dos líneas que llegan al aparato telefónico se encuentran conmutadas mediante un relé, manejado por el microcontrolador, el cual se encarga de unir las con el circuito de detección de cierre de bucle en continua, con la alimentación de DC y con el transformador de audio que va a la matriz de conmutación, todo esto por una parte y al activar el relé en cambio se conmutan las líneas hacia el detector de cierre de bucle en presencia de señal de timbrado.

Cuando el relé está en reposo, al levantar el teléfono circula la corriente hacia las resistencias R76 y R77, la primera de ellas excita el diodo emisor del optoacoplador ISO12 el cual entrega a la salida un cero lógico en ubuc1.



Diag. 2.10.- Detector de cierre de bucle en continua

El capacitor C54 actúa como filtro y se encarga de mantener el valor verdadero correspondiente al estado de la extensión pues así como en el detector de cierre de bucle en presencia de timbrado, se generan ciertas señales parásitas que activan los detectores.

Este detector sirve además, para: contar el número de pulsos cuando el teléfono levantado en la extensión es de marcación discada, también en la salida "ubuc1" que va hacia la tarjeta del microcontrolador; y para indicar cuando se ha cerrado el teléfono al terminar una conversación.

El condensador C26 se encarga de desacoplar la señal de alimentación de DC al transformador de audio para permitir solamente el paso de señales de voz; y los diodos D27 y D28 sirven para recortar las señales de audio que van hacia la matriz de conmutación, hasta un valor de 3.9 voltios pico, así se protegen las entradas del integrado de la matriz y se evita la distorsión.



## 2.12. CIRCUITO DETECTOR DE CIERRE DE BUCLE EN ALTERNA

En el equipo se tiene un generador de timbrado conectado a las cuatro extensiones y que funciona cada vez que se desea lograr una intercomunicación ó que de una llamada externa marcan el número correspondiente a dicha extensión.


El generador de timbrado entrega una señal de 90 VAC y 20 Hz, con una cadencia igual a la señal de espera de 1 segundo de señal y tres de silencio.

Para detectar que el teléfono ha sido levantado se tienen dos detectores: el primero corresponde al cierre de bucle en presencia de corriente continua que ya hemos estudiado, y el segundo es aquel que detecta el cierre de bucle durante la señal de timbrado.

En el circuito podemos ver que al ser levantado el teléfono, la señal de timbrado es rectificadora y pasa a alimentar al diodo emisor de un optoacoplador, el cual entrega cero lógico y uno lógico en "ubuctiml".

El condensador C58 en este caso sirve para mantener el valor verdadero correspondiente al estado de la extensión, pues a veces se inducen corrientes parásitas que presentan picos en el diodo emisor haciendo que surjan detecciones no deseadas.

Cada una de las extensiones posee un circuito similar cuya señal además de ir a la tarjeta del microcontrolador, va hacia un circuito protector que deshabilita por hardware la señal de timbrado una vez que el teléfono ha sido levantado, pues de continuarse generando ocasionaría daños en el aparato telefónico y en la matriz de conmutación.



Diag. 2.11.- Detector de cierre de bucle con señal de timbrado

Por facilidad se decidió hacer dos detectores del cierre de bucle del teléfono pues no se tiene superpuestas la señal de alterna de timbrado sobre la continua de alimentación entonces los dos detectores se encuentran separados y solamente actúan en el momento requerido, por esto no existe la posibilidad de que se active por equivocación el detector de la señal de timbrado en presencia de alimentación de continua y viceversa.

## 2.13. DETECTOR DEL TONO DE 425 Hz DE LA LÍNEA EXTERNA

Cuando de una extensión se desea ocupar la línea externa, se utiliza el número nueve para poder acceder a la misma; una vez que el microcontrolador ha detectado que la línea está libre y que no se están usando los detectores en otras actividades ó que no se está grabando en el integrado de mensajes, conmuta a través de la matriz la línea externa con la extensión que así lo requiere.

Si la marcación se ha realizado con un teléfono de pulsos, el equipo provee a la extensión de la señal de invitación a marcar y así puede proceder con la llamada externa.

Estos dígitos son analizados y de ser un código válido, el equipo toma la línea externa y por medio de este circuito, censa el tono de invitación a marcar de la central telefónica y reproduce los pulsos hacia la línea externa.

El equipo debe detectar el tono de 425 Hz de la línea externa antes de reproducir el número que se ha marcado desde la extensión pues en el caso de centrales de conmutación analógicas, este tono de invitación a marcar suele no ser inmediato.

En la gráfica se puede ver que del transformador de audio que se encarga de tomar la línea externa, la señal se desacopla en continua por medio del condensador C47 y pasa al circuito acoplador del operacional UID que se encarga de disminuir la señal hasta un valor que sea adecuado para el detector de tonos LM567 sintonizado a la frecuencia central de 425 Hz dada por la siguiente fórmula:

$$f_0 = 1/R113 \cdot C46$$

El ancho de banda del filtro puede ser encontrado por la aproximación :

$$BW = 1070 \cdot (V_i / f_o \cdot C_{44})^{1/2}$$

donde:

$V_i$  = voltaje de entrada RMS ;  $V_i \leq 200$  mV.

$C_{44}$  = Capacitancia en el pin 2.

El integrado LM567 entrega en su salida del 1 un cero lógico como indicación de que se ha recibido la señal de invitación a marcar, durante el tiempo que esta señal se encuentre presente en la entrada, pin 3.

Otra característica importante del LM567 es la relación observada entre la señal de entrada y el ancho de banda al que responde el circuito.

$$AB = 1070 ( V_i / f_o \cdot C )^{1/2}$$

donde:

AB = Ancho de banda

$V_i$  = Voltaje RMS en la entrada al LM567


$f_o$  = Frecuencia central

C = Capacitancia en el pin 2 del LM567.

En las centrales telefónicas antiguas, el tono de invitación a marcar puede demorar, por lo que se necesita realizar la detección antes de realizar el marcado. Además se utiliza el circuito con amplificador operacional pues el ancho de banda de respuesta del LM567 crece con la amplitud de la señal que a él ingresa.

Las conexiones inherentes al LM567 vienen dadas por el fabricante y se pueden observar en los anexos.

No existe posibilidad de que una señal vocal active el circuito detector pues antes de conmutar la línea externa a la extensión, primero se realiza la marcación.



Diag. 2.12 .- Detector del tono de invitación a marcar


Una vez que se presente el tono de 425 Hz, o una frecuencia que se encuentre dentro de su ancho de banda de respuesta, presentará a su salida un cero lógico.

## 2.14. SISTEMA DE MATRICES DE CONMUTACION

Una de las partes más importantes del sistema es el circuito de matrices de conmutación, el cual se encarga del enrutamiento de todas las señales de audio presentes.

Para este circuito se utilizaron dos integrados MC142100 de Motorola que son matrices de conmutación 4 x 4 con memoria de control y consisten de 16 contactos de puntos de cruce (compuertas analógicas) organizadas en cuatro filas y cuatro columnas. Tiene

además 16 latches, cada uno de los cuales controla el estado particular de determinado switch.



Diag. 2.13.- Sistema de matrices de conmutación

Address				Switch seleccionado	
A	B	C	D		
0	0	0	0	X1Y1	0
1	0	0	0	X2Y1	1
0	1	0	0	X3Y1	2
1	1	0	0	X4Y1	3
0	0	1	0	X1Y2	4
1	0	1	0	X2Y2	5
0	1	1	0	X3Y2	6
1	1	1	0	X4Y2	7
0	0	0	1	X1Y3	8
1	0	0	1	X2Y3	9
0	1	0	1	X3Y3	10
1	1	0	1	X4Y3	11
0	0	1	1	X1Y4	12
1	0	1	1	X2Y4	13
0	1	1	1	X3Y4	14
1	1	1	1	X4Y4	15


Tabla 2.2 .- Direccionamiento de las matrices de conmutación

Cualquiera de los 16 puntos de cruce puede ser seleccionado aplicando su dirección al integrado y un pulso en el pin de "strobe". El switch seleccionado se programará si durante el "strobe", "DATAIN" fue un alto, y se desactivará si es que durante el "strobe", "DATAIN" fue un cero lógico. Además tiene un circuito interno de reseteo deshabilitando todos los puntos de cruce, cada vez que se lo alimenta con VCC. Tiene una alta inmunidad al ruido y todas sus entrada son protegidas internamente por circuitos de diodos.

Las entradas de selección para el direccionamiento de los switches (A,B,C,D) se realizan por medio de las señales "USELA" a "USELD" respectivamente, "DATIN" se encarga de indicar el estado del switch (programado o deshabilitado) mientras que "strobel" y "STROBE2" habilitan al integrado para poder realizar cualquier cambio. Todas estas señales provienen del microcontrolador.

Para las señales de audio se tiene conectadas las matrices en un arreglo especial que posibilita no solamente pasar las diferentes frecuencias de control sino también realizar la intercomunicación.

Las señales de control en audio, por así decirlo, son el tono de invitación a marcar, la señal de ocupado, la de espera, además se debe tener una vía hacia la línea externa y otra para el detector de tonos. Por otro lado, se tiene las cuatro extensiones a manejar.



Diag. 2.14.- Interconexión de las matrices de conmutación

De acuerdo al gráfico, se tiene lo siguiente:

En las dos matrices:

X1 corresponde a la conexión de audio de la extensión 1

X2 corresponde a la conexión de audio de la extensión 2

X3 corresponde a la conexión de audio de la extensión 3

X4 corresponde a la conexión de audio de la extensión 4

En la matriz número 1:

Y1 corresponde al audio que va hacia el detector de tonos

Y2 corresponde al tono de espera

Y3 corresponde al tono de invitación a marcar

Y4 corresponde al tono de ocupado



En la matriz número 2:

Y1 corresponde a la línea externa

Y2 va conectado a X4, entonces se podría realizar la intercomunicación de la extensión cuatro con cualquiera de las otras.

Y3 va conectado a X1, entonces se podría realizar la intercomunicación de la extensión uno con cualquiera de las otras.

Y4 va conectado a X3, entonces se podría realizar la intercomunicación de la extensión tres con cualquiera de las otras.

## **2.15. SISTEMAS DE GRABADO Y REPRODUCCION DE MENSAJES**

### **2.15.1. INTEGRADO ISD 1000**

La Tecnología de Grabado Directo Analógico (DAST) acomoda datos analógicos en el mundo de la memoria de semiconductores. Este método de grabación EEPROM escribe datos analógicos directamente dentro de una celda singular sin necesidad de realizar conversión A/D o D/A. Esto resulta en un incremento en densidad sobre los métodos digitales, y almacenamiento no volátil de datos analógicos.

Se necesitan solamente unos pocos componentes externos para construir un sistema completo de grabado y reproducción de mensajes. Todos los demás elementos tales como: preamplificador, filtros, AGC, amplificador de potencia, control lógico y almacenamiento analógico, se encuentran dentro del integrado.

Estos integrados son controlados por las señales /REC, /PLAYE, y /PLAYL pues se trata de simplificar los diseños en las respectivas aplicaciones.

La tecnología DAST provee grabación y reproducción naturales. El ingreso de señales de voz se almacena directamente en celdas no volátiles EEPROM, y se reproduce sin el efecto sintético que a veces se escucha en las soluciones de estado sólido digital. Una muestra completa es guardada en una celda, minimizando la memoria necesaria para almacenar una grabación de una duración determinada.

Al final de los ciclos de grabación y reproducción, el elemento retorna automáticamente a un modo standby de bajo consumo (aproximadamente 0.5  $\mu\text{A}$ ).

Durante el ciclo de grabación el integrado vuelve al estado de standby inmediatamente después de que /REC se ponga en alto.

Se puede direccionar múltiples mensajes en el ISD 1400. Las entradas de direccionamiento A0 - A7 le permiten dividir el área de mensajes en 160 segmentos y también acceder a los modos de operación. Las entradas de direccionamiento son de lógica positiva. Cada dirección contiene 0.125 segundos.

El direccionamiento de mensajes y los modos de operación son mutuamente excluyentes.

Direcciones de entrada	A7	A6	A5	A4	A3	A2	A1	A0	Segundos
Decimal	128	64	32	16	8	4	2	1	
0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	1	0.125
8	0	0	0	0	1	0	0	0	1
10	0	0	0	0	1	0	1	0	1.25
13	0	0	0	0	1	1	0	1	1.625
50	0	0	1	1	0	0	1	0	6.25
100	0	1	1	0	0	1	0	0	12.5
159	1	0	0	1	1	1	1	1	19.875
160 al 191	1	0	1	0	0	0	0	0	espacio no utilizado
192 al 255	1	1	1	1	1	1	1	1	espacio para modos de operación

Tabla 2.3.- Direccionamiento de los integrados de mensajes

## **2.15.2. DESCRIPCION DE PINES**

### **2.15.2.1. Record (/REC)(pin 27)**

La entrada /REC es una señal activa en bajo para realizar grabación. El elemento almacena datos siempre y cuando /REC esté en bajo. Esta señal debe permanecer en ese estado mientras dure la grabación. /REC tiene preferencia sobre /PLAYE y /PLAYL.

Un ciclo de grabación es completado cuando /REC se pone en alto. Un marcador EOM de fin de mensaje se graba internamente, para que un subsiguiente ciclo de reproducción termine apropiadamente. El elemento automáticamente se pone en standby cuando /REC se pone en alto.

### **2.15.2.2. Playback Edge Activated (PLAYE) (pin 24)**

Este pin se utiliza para realizar una reproducción activada por flanco. Cuando se detecta una transición hacia nivel bajo en esta entrada, comienza la reproducción, la cual continúa hasta que se encuentra un marcador de final de mensaje (EOM) ó si se llega hasta el final de la memoria. Una vez que se ha llegado al final del ciclo de reproducción, el chip se pone automáticamente en modo de standby. Teniendo PLAYE en alto durante el ciclo de reproducción, no impedirá que se termine el presente ciclo.

### **2.15.2.3. Playback Level Activated (PLAYL) (pin 23)**

Con este pin se puede realizar la reproducción activada con nivel. Cuando este pin detecte transiciones de alto a bajo, el ciclo de reproducción se iniciará. La reproducción continuará hasta que PLAYL se lleve a alto, se encuentre un marcador de final de mensaje (EOM) ó se encuentre el final de la memoria. El chip se pondrá

automáticamente en modo de standby una vez que se haya completado el ciclo de reproducción.

#### **2.15.2.4. Record Led Output (RECLED)(pin 25)**

La salida RECLED se pone en bajo durante el ciclo de grabación. Puede utilizarse para encender un led que indique que el ciclo de grabación se encuentra en progreso. Además, RECLED se pone en bajo momentáneamente cuando encuentra un final de mensaje (EOM) en el ciclo de reproducción.

#### **2.15.2.5. Entrada de Micrófono (MIC) (pin 17)**

El micrófono va acoplado, usualmente a este pin a través de un capacitor. El valor seleccionable de este capacitor, determina la frecuencia baja de corte del filtro pasabanda del integrado.

#### **2.15.2.6. Referencia del Micrófono (MIC REF) (pin 18)**

Cuando este pin se acopla en AC a la tierra del micrófono, se reduce significativamente el ruido. Si este pin no se utiliza, debe dejarse flotante.

#### **2.15.2.7. Salida Analógica (ANA OUT) (pin 21)**

La señal del micrófono es amplificada y es direccionada hacia este pin. La ganancia de voltaje del preamplificador es determinada por el nivel de voltaje en el pin AGC. El preamplificador tiene una ganancia de aproximadamente 24 dB para señales de niveles pequeños.

#### **2.15.2.8. Entrada Analógica (ANA IN) (pin 20)**

El capacitor externo conecta los pines ANA IN y ANA OUT para dar una mejora adicional a la frecuencia baja de corte del filtro pasabanda. Este pin además puede ser utilizado para ingresar fuentes alternas de señales analógicas en vez del micrófono, a través de un condensador de acoplamiento.

#### **2.15.2.9. Control Automático de Ganancia (AGC) (pin 19)**

El propósito del AGC es ajustar dinámicamente la ganancia del preamplificador, y por lo tanto extender el rango de señales que pueden ser aplicadas al micrófono sin causar distorsión. Para voltajes en el AGC de 1.5 voltios o menos, el preamplificador se encuentra a su máxima ganancia de 24 dB. Una reducción de ganancia comienza desde señales que tienen 1.8 voltios.

#### **2.15.2.10. Salidas de Parlante (SP+ SP-) (pines 14 y 15)**

Los pines SP+ y SP- pueden manejar directamente parlantes con impedancias tan bajas como 16 ohmios. Una sola salida puede ser usada, pero para utilizarse directamente con los parlantes, las dos salidas proveen una mejora en potencia en cuatro veces que si se hiciera una conexión singular.

#### **2.15.2.11. Entrada Opcional de Reloj (XCLK)( pin 26)**

Se utiliza esta entrada si se necesita una gran precisión, a través de un reloj externo; de otro modo, esta entrada debe ser conectada a tierra.

#### **2.15.2.12. VCCA y VCCD (pines 16 y 28)**

Los circuitos internos analógicos y digitales del chip, utilizan buses separados de alimentación para minimizar el ruido en el chip. Es importante que la fuente de poder se encuentre desacoplada tan cerca como sea posible del integrado.

#### **2.15.2.13. VSSD y VSSA(pines 13 y 12)**

Similar a los pines anteriores, los circuitos internos analógicos y digitales utilizan buses de tierra separados para minimizar el ruido.

#### **2.15.2.14. Entradas de Direccionamiento (A0 - A7)(pines 1, 2, 3, 4, 5, 6, 9, 10)**

Tienen dos funciones, dependiendo de los dos bits más significativos de la dirección.

Si estos dos bits se encuentran en bajo, las entradas son todas interpretadas como direcciones para los modos corrientes de grabación y reproducción; de otro modo se utiliza el chip en modos operacionales.

#### **2.15.3. DESCRIPCION DEL CIRCUITO**

De acuerdo a la descripción del integrado ISD 1000 y como se consideró que solamente con uno de ellos el tiempo de 20 segundos de grabado y reproducción del mensaje no era suficiente, se procedió a colocar otro chip de similares características en cascada para poder tener disponible un tiempo de 40 segundos para realizar tres operaciones diferentes, por lo cual en el primer ISD se tiene dividida en tres partes la memoria de la siguiente manera:

En el primer sector se tiene ocupada la memoria desde el inicio hasta utilizar 3.5 segundos, tiempo en el que se procede a la grabación del tono de ocupado que va a ser escuchado en la línea externa al momento de terminar la conversación con una extensión ó no haber digitado ningún número durante el tiempo permitido por el equipo; es decir que si después de oír el mensaje de directorio y del tiempo adicional, no se han marcado los códigos, se direcciona esta parte del mensaje y después se libera la línea externa.


El segundo sector contiene 5 segundos de grabación, direccionados desde el segundo 3.5 que corresponde a la dirección  $ad2=1$ ,  $ad3=1$ ,  $ad4=1$ ,  $ad6=0$ , en donde comienza la grabación del tono de espera, hasta el segundo 8.5. Este tono será escuchado por la persona que desee entablar comunicación con una extensión y haya marcado un tono válido; hasta que la extensión, a la cual se enrutará señal de timbrado, sea levantada.

Estos dos tonos serán grabados al inicio del programa y volverán a ser grabados cada vez que el equipo sea reseteado.

En el tercer sector de memoria que utiliza memoria desde el segundo 8.5, correspondiente a la dirección  $ad2=1$ ,  $ad3=1$ ,  $ad4=1$ ,  $ad6=1$ , hasta el final del primer chip y toda la capacidad del segundo integrado, se almacena el mensaje de audio que va a ser escuchado por la persona que llama desde la línea externa y desea comunicarse con alguna extensión; para lo cual se tendrían aproximadamente 31.5 segundos disponibles de mensaje de directorio.

Tanto la señal de audio que va a ser grabada como la que va a ser reproducida posteriormente, pasan por la etiqueta "MENSAJE" y a través del transistor Q24 que se encarga de habilitar el paso de la señal de voz por medio de la señal "MTBJ" en la base del mismo; una vez que se establece la comunicación entre línea

externa y extensión, los integrados de mensajes quedan deshabilitados y no pasa señal de audio hacia los mismos.



Diag. 2.15.- Sistema de grabado y reproducción de mensajes

Los circuitos acopladores de los operacionales U1B y U1C permiten aislar las señales entrante y saliente, además de obtener los niveles apropiados y que las señales de audio sean inteligibles y poco ruidosas en la grabación en vista de que la señal no va a ser



grabada con un micrófono de alta calidad, sino con el micrófono del teléfono de la extensión principal.

Las señales de entrada están conectadas en los pines "ANA in" de los ISD , y la selección de cual de ellos va a ser grabado se lleva a cabo por las señales de control; mientras que la reproducción se toma de la salida sp+ del segundo integrado y para el primero, la salida sp+ de éste se conecta con la entrada auxiliar de audio del segundo. Solamente se controlan las direcciones ad2, ad3, ad4, y ad6 del primer integrado y las demás se ponen a tierra, al igual que las del segundo ISD pues no se necesita controlar el espacio de la memoria cuando se graba el mensaje vocal.

En el primer chip se tiene colocado un led a la salida del pin "EOM" el cual da la indicación luminosa de que se está realizando una grabación; en el segundo integrado, sus características no permiten la colocación de este led. Esta indicación sirve además como señal de que se ha reseteado el equipo y se está produciendo la grabación de los tonos de ocupado y espera.


## **2.16. INTERFAZ DE D.C. PARA ALIMENTACION A LOS TELEFONOS**

Para la alimentación DC de los teléfonos se utiliza un circuito interfaz regulador de corriente que puede proporcionar 24 VDC y mantiene una corriente aproximada de 25 mA en un bucle máximo de 2x600 ohmios.

Existen cuatro circuitos de interfaz, uno para cada extensión pues son los que soportan el cierre de bucle y mantienen las condiciones de corriente.

La regulación de corriente la realizan los transistores Q1 y Q18, y a través del diodo D1 llega directamente a los teléfonos, lo

cual permite realizar el cierre de bucle en continua y da un nivel apropiado para poder superponer la señal de audio en la conversación.



Diag. 2.16 .- Interfaz de DC para alimentación a los teléfonos


Este interfaz mantiene las diferentes extensiones desacopladas entre sí en lo que se refiere a interferencia de audio que se podría dar a través de la fuente.

## 2.17. SISTEMAS ADICIONALES

En caso de que la memoria para mensajes no sea suficiente, se puede poner más dispositivos ISD en cascada para incrementar la capacidad del sistema.

El método aquí descrito, permite grabación y reproducción FIFO de uno ó más mensajes. En este ejemplo tres chips ISD1000 se

ponen en cascada para tener un minuto de tiempo total de grabación reproducción.



Diag. 2.17.- Integrados ISD en cascada

ISD1 contiene el micrófono preamplificador y el parlante de salida del equipo, mas 20 segundos de capacidad. Los otros dos IC's, sirven únicamente como elementos de memoria. El pin de salida Ana Out de U1 se conecta a través de capacitores de bloqueo a los pines de Ana In de cada elemento en cascada. Adicionalmente, el pin SP+ de U3 se conecta a Aux In de U2 y SP+ de U2 se conecta al pin de Aux In de U1. Entonces, los pines de Ana In se alimentan en paralelo desde el micrófono preamplificador mientras que las

salidas de parlante retoman hacia la entrada auxiliar de U1, para salir al parlante.

El modo de operación de control de salida con A2 y EOM, setean los chips para operación en cascada. EOM se vuelve el habilitador del segundo chip en la cascada. El bit A4 se pone en alto para hacer que el puntero de comienzo de mensaje solamente se resetee cuando el modo del sistema cambie entre grabación y reproducción. El Bit A5 se encuentra en alto también para que entonces CE sea activado con nivel durante la reproducción. Se puede usar esta entrada para comenzar y detener la reproducción. Cuando se sobrepasa la memoria del ISD, y el control de EOM (bit A2) se encuentra en alto, EOM sigue a la entrada CE. Controlando CE para el primer integrado, en el control de cascada, se controla el resto de los chips.


Con esta configuración, un mensaje es guardado en cualquiera de los chips de una manera transparente para el usuario. Cambiando de grabación hacia reproducción se resetea el puntero de comienzo de mensaje hacia el primer mensaje en la serie. La reproducción del siguiente mensaje procede bajo control de CE.

## **2.18. CIRCUITO DEL PROCESADOR Y PERIFERICOS**

El microcontrolador utilizado es el INTEL 8752 con 8K de memoria interna UV-EPROM, el cual será descrito más ampliamente en el siguiente capítulo.

Como reloj de referencia se utiliza un cristal de 12 Mhz que se conecta a X1 y X2 (19 y 18) en el micro, y para estabilidad del mismo se coloca con capacitores a tierra de 30 pf.

T0 y T1 son los contadores de una señal de 60 Hz para realizar temporizaciones dentro del programa.



Diag. 2.18.- Circuito del Microcontrolador

T0 funciona como contador de 8 bits con autorecarga ( se utiliza para bases de tiempo en segundos). T1 funciona como contador de 16 bits, que verifica el estado de los registros ( se utiliza para bases de tiempo en milisegundos).

El reset se garantiza con un circuito eliminador de rebotes que además provee de un flanco vertical a la entrada del microcontrolador.

El puerto cero sirve como bus de datos de la memoria externa y alimenta a los buffers y latches que interactúan con el resto del circuito; estos son habilitados por medio del puerto 2.

En los latches se utiliza el pin 11 para habilitar el funcionamiento del integrado, es decir, para que el dato que se encuentre en la entrada pase a la salida y en los buffers de igual manera; en los momentos que no son habilitados presentan en sus pines la condición de alta impedancia. Por esta razón se utilizan resistencias de pull-up en el puerto cero del microcontrolador pues la corriente que utilicen estos periféricos debe ser obtenida de la fuente y no del microcontrolador.

A continuación se describe el significado de los pines de entrada hacia el microcontrolador a través de los buffers y de salida del micro por medio de los latches:

En los buffers:

- dv:** Señal que envía el integrado SSI202 para indicar que ha detectado un tono DTMF válido.
- d0 a d3:** Indican el número que ha sido detectado por el SSI202 en hexadecimal.
- αpull:** Indica la presencia de señal de timbrado en la línea externa.

- upull:** Es la señal que entrega el contador de pulsos recibidos en audio desde la línea externa.
- det1:** Señal que envía el detector de tonos LM567 encargado de censar la presencia de tono de invitación a marcar en la línea externa.
- eom1:** Señal de final de mensaje generada en el primer integrado ISD1000.
- eom2:** Señal de final de mensaje generada en el segundo integrado ISD1000.
- ubuctim1 a 4:** Señales de activación de cierre de bucle en presencia de señal de timbrado en las cuatro extensiones.
- ubuc1 a 4:** Señales de activación de cierre de bucle con corriente continua en las cuatro extensiones.

En los latches:

- usela a useld:** Seleccionan la dirección del switch que se activará en las matrices de conmutación.
- strobe1:** Habilita el cambio de estado en la primera matriz de conmutación.
- strobe2:** Habilita el cambio de estado en la segunda matriz de conmutación.
- datain:** Dato que cambia el estado de los switches dentro de las matrices de conmutación.
- en1:** Habilita el decodificador 2 a 4 para la generación de timbrado en las extensiones.
- utim1 y utim2:** Seleccionan la extensión en la que se va a generar el timbrado.


- dataint y clear:** Habilitan el contador de pulsos en audio desde la línea externa.
- ent:** Habilita el detector de tonos SSI202.
- uisol:** Señal que sirve para tomar la línea externa.
- uiso2:** Señal que selecciona si el detector de tonos se utilizará en la línea externa ó en las extensiones.
- rec:** Sirve para habilitar la grabación de mensajes en el primer integrado ISD 1000.
- $\alpha 2$  a  $\alpha 6$ :** Seleccionan las direcciones desde las que comenzará a realizarse la grabación en los chips de mensajes.
- p/r:** Habilita la grabación y reproducción en el segundo integrado de mensajes ISD1400.
- pd:** Modo para resetear la memoria de los chips de mensajes una vez que se ha llegado al final de la capacidad.
- ce:** Este pin comienza la reproducción y controla las operaciones de grabación.
- playe:** Habilita la reproducción por nivel en el segundo integrado ISD1400.
- mtbj:** Se encarga de seleccionar el paso de la señal de invitación a marcar hacia el detector de tonos.
- ttbj:** Habilita el paso de audio hacia los chips de mensajes.



## 2.19. OPCIONES

En el desarrollo del proyecto se han encontrado varias dificultades con respecto a poder conseguir integrados que no se encuentran en el mercado local y por tanto se tuvo que recurrir a pedirlos en el extranjero.

Algunos de estos integrados pueden ser reemplazados por elementos más fáciles de conseguir pero que no llegan a tener las mismas características de calidad en su funcionamiento; tal es el caso del detector de tonos SSI75t202 el cual tiene una serie de características especiales que aseguran la detección de tonos DTMF en un amplio rango dinámico.



Diag. 2.19 .- Detector de tonos con integrados LM567

Sin embargo otra posibilidad para detectar tonos es utilizar los detectores LM567 y construir un circuito con decodificadores como se indica en la figura.

Se puede ver que para la detección de cada frecuencia singular se necesita un LM567, que debe ser calibrado para ese tono específico. Después que se activan dos de ellos pues las frecuencias son duales se tiene un juego de 10 compuertas NOR 7402 que corresponden a los dígitos del 1 al 10 y que a su vez alimentan a los integrados ECG8318 que son encoders de 8 entradas y responde a la siguiente tabla de verdad:

ENTRADAS									SALIDAS				
E1	0	1	2	3	4	5	6	7	A2	A1	A0	GS	E0
H	X	X	X	X	X	X	X	X	H	H	H	H	H
L	H	H	H	H	H	H	H	H	H	H	H	H	L
L	X	X	X	X	X	X	X	L	L	L	L	H	L
L	X	X	X	X	X	X	L	H	L	L	L	L	H
L	X	X	X	X	X	L	H	H	L	L	H	L	H
L	X	X	X	X	L	H	H	H	L	H	H	L	H
L	X	X	X	L	H	H	H	H	H	L	L	L	H
L	X	X	L	H	H	H	H	H	H	L	H	L	H
L	X	L	H	H	H	H	H	H	H	H	L	L	H
L	L	H	H	H	H	H	H	H	H	H	H	L	H

Tabla 2.4.- Tabla de verdad del decodificador ECG8318

La codificación total en cuatro bits de 16 a 4 líneas se implementa con la ayuda de compuertas NAND 7400 que producen señales en alto para las cuatro salidas binarias y de aquí salen hacia la tarjeta del microcontrolador por medio de un buffer 74245.

Con este circuito se puede reemplazar al del integrado SSI75t202 pero no es tan fiable, ya que se tendría que acoplar control automático de ganancia para los detectores de tonos ya que la señal de audio varía dependiendo de cual sea la distancia y la ruta que esté tomando una llamada entrante.

Otro caso es el de las matrices de conmutación MC142100, que pueden ser reemplazadas por multiplexores analógicos CD4066

que consisten de cuatro switches independientes cada uno, capaces de controlar señales analógicas o digitales.

Para esto se tendrían que utilizar cuatro matrices CD4066, pues son 16 los puntos de cruce necesarios. Además se necesitan los latches 74259, que son integrados multifuncionales capaces de guardar datos en 8 latches direccionables, y también ser decodificadores de 1 a 8 o demultiplexores con sus salidas en alto.

Se pueden seleccionar cuatro diferentes modos de operación al manipular las entradas clear y enable como se ve en la tabla siguiente:


ENTRADAS		SALIDA DEL LATCH DIRECCIONADO	OTRAS SALIDAS	FUNCION
CLEAR	G			
H	L	D	Qi0	Latch direccionable
H	H	Qi0	Qi0	Memoria
L	L	D	L	Multiplexor 8 líneas
L	H	L	L	Clear

Tabla 2.5.- Funcionamiento del latch ECG74259

En nuestro caso se utilizan como latches direccionables, por lo cual el dato que está a la entrada DATA IN se escribe en el latch direccionado.

ENTRADAS SELECCIONADAS			LATCH DIRECCIONADO
C	B	A	
L	L	L	0
L	L	H	1
L	H	L	2
L	H	H	3
H	L	L	4
H	L	H	5
H	H	L	6
H	H	H	7

Tabla 2.6.- Direccionamiento de los latches 74259



Diag. 2.20.- Matrices de conmutación con switches analógicos CD4066

donde:

H = nivel alto

L = nivel bajo


D = El nivel a la entrada DATA IN

Qi0 = El nivel anterior

Se utiliza de esta forma pues los CD4066 no tienen memoria y se necesita mantener activos ciertos estados mientras otros cambian, sin exagerar en el número de líneas que se van a requerir desde el microcontrolador. Este circuito también fue probado y su funcionamiento se ve un poco limitado por la diafonía que se presenta entre switches.

Por último, si se desea aumentar la capacidad del sistema en líneas de habilitación, memoria, y demás características de la tarjeta del microcontrolador, se puede utilizar un microcontrolador con memoria externa que no requiere mayores cambios en software, pero si utiliza una tarjeta completamente diferente a la que se tiene actualmente que aprovecha la memoria interna del microcontrolador.

Como se puede ver, el funcionamiento de los temporizadores es idéntico al circuito que utiliza la memoria interna de programa. Este circuito usa memoria externa de programa y de datos donde el puerto cero es el bus de datos y direcciones. El latch que trabaja con la memoria se habilita con la señal ALE del microcontrolador y es un tren de pulsos que lo habilita o deshabilita para retener las direcciones que salen a través del puerto P0 cuando funciona como bus de direcciones. Siempre se va a habilitar cuando sea lectura de datos o de programa y escritura de datos. La memoria EPROM donde se encuentra el programa almacenado se habilita por medio de PSEN únicamente cuando realiza la lectura de una instrucción a la memoria externa de programa.



Diag. 2.21.- Circuito del microcontrolador con memoria externa

Para direccionar los 8K de memoria, se utilizan las ocho salidas del latch y además los pines del microcontrolador correspondientes a P2.0 hasta P2.4.

Para la memoria de datos, se utilizan P2.5, P2.6 y P2.7 que direccionan a un decoder 74138 que se basa en tres entradas para selección y tres de habilitación, para tener ocho salidas.

ENTRADAS					SALIDAS							
ENABLE		SELECT			Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
G1	G2*	C	B	A								
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	H	L	H	H	H	H
H	L	H	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

Tabla 2.7.- Tabla de verdad del decoder 74138

donde:

$$G2^* = G2A + G2B$$

La habilitación de este decoder depende de las señales READ y WRITE del microcontrolador, la presencia de cualquiera de ellas lo habilita por medio de la compuerta OR 7432.

Entonces los buffer que van a trabajar ingresando datos hacia el micro, se habilitan por medio del decoder y de la señal de READ; mientras que los latches que enviarán información hacia los circuitos, se activan por medio del decoder y la señal de WRITE.

## **CAPITULO 3**



# CAPITULO 3

## SOFTWARE DEL SISTEMA

### 3.1. DESCRIPCION DEL MICROCONTROLADOR 8751

#### 3.1.1. INTRODUCCION A LOS MICROCONTROLADORES

A partir de la aparición del primer microprocesador en el año 1971 se inicia un verdadero cambio en las técnicas de diseño para control de diferentes sistemas, junto con la aparición de diversos tipos de circuitos integrados que favorecen la solución de esta problemática. Entre estos elementos podemos mencionar a los temporizadores, memorias, conversores, etc.

Con el tiempo, estos elementos se van integrando en uno solo, y en el año 1976 sale a la luz el primer ordenador en un chip, es decir, se integraron en un solo elemento el microprocesador y los subsistemas que formaban unidades especializadas e independientes. Esta unidad de control se denomina microcontrolador.

Actualmente, un microcontrolador es un elemento completo e integrado que ha seguido evolucionando debido a la gran importancia técnica que ha tenido desde el momento de su aparición, y hoy tenemos una gama impresionante de estos elementos. Entre ellos están los microcontroladores de la familia MCS 8751, uno de los cuales se ha utilizado para el desarrollo de este trabajo.

Dentro de la familia del 51 se encuentran los microcontroladores 8XX1 y 8XX2 que presentan diferencias básicas en cuanto la capacidad de las memorias ROM y RAM, así como a temporizadores y tecnología de fabricación.

Al margen de las diferencias anotadas, cabe señalar que cualquier programa que funcione en un 8X51 funcionará en un 8X52, puesto que son chips compatibles pin a pin, sin embargo, no podemos decir lo mismo del caso inverso por las herramientas adicionales que nos presta el segundo.

A continuación se describen las principales diferencias entre los microcontroladores de esta familia:

Versión con ROM	Versión sin ROM	Versión con EPROM	ROM (Bytes)	RAM (Bytes)	Timers (16 BITS)	Tecnología
8051	8031	8751	4K	128	2	HMOS
8051AH	8031AH	8751H	4K	128	2	HMOS
8052AH	8032AH	8752BH	8K	256	3	HMOS
80C51BH	80C31BH	87C51	4K	128	2	CHMOS

**TABLA 3.1 . - Microcontroladores de la Familia MCS 51**

Los microcontroladores actualmente tienen diversas aplicaciones, muchas más de las que cualquier fabricante habría imaginado: en la informática, en la medicina, en control, en la industria, en aplicaciones militares, etc.

### **3.1.2. VISION GENERAL DEL MICROCONTROLADOR 8751 / 8752**

El microcontrolador MCS 8751/52 corresponde a una CPU orientada a control, con capacidad de proceso de palabra de 8 bits. Es un chip de 40 pines, con tecnología HMOS, canal -N, se alimenta con fuente de +5Vdc, y como para la mayoría de controladores de 8 bits, presenta características eléctricas especiales, entre ellas las que se mencionan a continuación:

- Alta inmunidad al ruido eléctrico.
- Bajo consumo de potencia (tecnología CHMOS).
- Protección de la memoria de programas.
- Watchdog que vigila el correcto funcionamiento de la CPU.
- Comunicación estándar con otros sistemas (Tipo Full Duplex).
- Múltiples puertos de entrada/salida programables.

- Conversores A/D integrados en el mismo chip.
- Salida de modulación de ancho de pulso (PWM) para la conversión D/A.
- Circuito de reloj incorporado.

Posee memoria RAM, y la correspondiente memoria EPROM interna, programable por el usuario, lo que nos facilitaría en el futuro hacer pequeños cambios de ser necesario. Posee timers de 16 bits (2 timers el 8751 y 3 el 8752); comunicación asincrónica full-duplex; fuentes de interrupciones con niveles de prioridad (6 fuentes de interrupción para el 8752 y 5 para el 8751): 2 interrupciones externas, 3 interrupciones de los timers para el 8752 y 2 para el 8751 y una interrupción de la comunicación serial. Tiene 4 puertos de 8 bits bidireccionales (P0, P1, P2 y P3) que pueden programarse como puertos de entrada o salida.

### 3.1.2.1. Patillaje de los Microcontroladores 8751 / 8752

En la figura 3.1 se muestra la identificación de los pines de los microcontroladores en estudio.

Los pines en los gráficos corresponden a las siguientes descripciones:

**Vcc** : Alimentación positiva de + 5 voltios


**Vss** : Conexión a tierra (0 voltios)

**Puertos** : Tanto el microcontrolador 8752 como el 8751 tienen 4 puertos bidireccionales de 8 bits cada uno (P0, P1, P2 y P3). Son bidireccionales ya que todos ellos son pórtilos de entrada o salida.

**ALE (Address Latch Enable) / PROG** : Constituye un pulso que emite el microcontrolador a una frecuencia de 1/6 de la frecuencia de oscilación del reloj, para enclavar el "byte bajo" del bus de direcciones

en el acceso a la memoria externa. PROG es la patilla de entrada de pulsos durante la programación de la memoria EPROM.

**PSEN ( Program Store Enable )** : Constituye la señal de habilitación para leer en la memoria de "programa externo". Esta señal realiza la diferenciación entre la memoria EPROM y RAM externa (de programa y de datos) y no se activa cuando se ejecuta el programa de la EPROM interna.



DIAG. 3.1.- Patillaje de los Microcontroladores MCS 8751 BH y MCS 8752 BH

**EA (External Access) / VPP** : A través de la señal EA se discrimina la ejecución del programa desde la memoria EPROM interna o de la externa. Si EA se mantiene a nivel alto (1 lógico), se ejecuta el programa que contiene la EPROM interna, a menos que el contador de programa exceda la dirección 1FFF (8K) para el 8752 y 0FFF (4K) para el 8751. Si EA se mantiene a nivel bajo (0 lógico), se ejecuta el programa contenido en la EPROM externa, independientemente de la dirección que señale el contador del programa.

Valor de EA	EPROM	Chip actúa como:
1	Interna	Microcontrolador
0	Externa	Microprocesador

**TABLA 3.2 .- Lectura de Memoria EPROM**

VPP es la tensión de programación de la memoria del programa (EPROM), que dependerá del chip que se esté programando, así, para el 8752 es de 12 voltios y para el 8751 es de 21 voltios. Estos valores de voltaje los proveerá el equipo programador, una vez que se ha seleccionado el chip dentro del menú de opciones.

**T2** : Entrada externa del temporizador / contador del Timer 2 (sólo para el 8752).

**T2EX** : Captura y recarga de disparo del *timer 2* (sólo para el 8752).

**RXD** : Constituye la entrada del Puerto serial (recepción).

**TXD** : Constituye la salida del Puerto serial (transmisión).

**INT0** : Entrada de la interrupción externa 0.

**INT1** : Entrada de la interrupción externa 1.

**T0** : Entrada externa del temporizador / contador del Timer 0.

**T1** : Entrada externa del temporizador / contador del Timer 1.

**WR** : Señal de escritura para dispositivos externos a través de los puertos.

**RD** : Señal de lectura para dispositivos externos a través de los puertos.

**XTAL1 y XTAL2** : Son la entrada y la salida, respectivamente de un amplificador inversor que puede ser configurado para su uso como un oscilador.

**RESET** : Señal de inicialización del sistema. Un reset interno al sistema se produce cuando se pone el pin RST a nivel alto durante dos ciclos de máquina por lo menos.

### 3.1.3. DISTRIBUCION DE MEMORIA EN EL MICROCONTROLADOR

En cuanto a memoria, el microcontrolador posee áreas bien definidas tanto en memoria del programa como para datos: puede direccionar hasta 64 KB de memoria de programa, y 64 KB de memoria de datos. En memoria interna, sabemos que existen diferencias entre el 8751 y el 8752, así, mientras que el primero tiene 4 KB de memoria EPROM y 256 bytes en RAM, el segundo duplica su capacidad a 8 KB para EPROM y 384 bytes de memoria interna de datos (memoria RAM).

Microcontrolador	RAM Interna	RAM Externa	EPROM Interna	EPROM Externa
8751	256 Bytes	64 KBytes	4 KBytes	64 KBytes
8752	384 Bytes	64 KBytes	8 KBytes	64 KBytes


**TABLA 3.3.- Distribución de Memoria**

En la memoria del programa se han de considerar la señal EA que determina si la lectura se está realizando a una memoria interna o externa de acuerdo al Cuadro 3.2, y PSEN que es la señal de autorización de lectura de la memoria externa del programa.

Cuando trabajamos con memoria externa de datos, las señales RD (Read) y WR (Write) determinan el proceso de lectura o escritura en la memoria.

#### 3.1.3.1. Memoria del Programa (ROM)

La memoria EPROM, para el microcontrolador 8751 es de 4 Kbytes y comprende localidades con direcciones entre 0000H y 0FFFH, cuyo programa será ejecutado siempre que la señal de acceso externo EA se mantenga a 1L (VCC) . Se ejecuta el programa desde ROM interna si la señal EA se mantiene a 0L (VSS), y el contador del programa PC señala una dirección de memoria inferior a (0FFFH). Lo propio se debe decir para el microcontrolador 8752, considerando sus 8Kbytes entre 0000H y 1FFFH, como se ve en el Diag. 3.2.



**DIAG. 3.2.- Distribución de Memoria ROM**


En la parte inferior de la EPROM, se asignan ciertas localidades para el tratamiento de las rutinas de interrupción. Las direcciones iniciales de las rutinas de servicio a las interrupciones se listan en la Tabla 3.4.

El intervalo físico entre dos interrupciones es de 8 bytes. En caso de no ser suficiente espacio para una subrutina, simplemente se desviará el PC a la zona amplia de memoria de programa con una instrucción de salto.

Interrupcion	Bandera	Pos. de Memoria
Reset	-	0000 H
Exterior 0	IE0	0003 H
Timer 0	TF0	000B H
Exterior 1	IE1	0013 H
Timer 1	TF1	001B H
Puerto Serie	R1 y T1	0023 H
Timer 2	TF2 y EXP2	002B H

**TABLA 3.4.- Posición de Vectorización de las Interrupciones**

La configuración del circuito del microcontrolador, para que funcione como microprocesador, es decir, que maneje memoria externa se presenta en el Diag. 3.3.



**DIAG. 3.3 .- Manejo de Memoria ROM Externa**

El bus de direcciones corresponde a las 16 líneas de los puertos P0 y P2, de ahí la posibilidad de direccionar hasta 64 KB de memoria externa.

El Puerto P0 funciona como bus de datos y bus de direcciones multiplexado en el tiempo de la siguiente manera: el Puerto P0 emite el byte bajo de la palabra del Contador del Programa (PCL), entonces la señal ALE habilita el latch conectado a la salida del Puerto P0, introduciendo estos datos que apuntan a la dirección en la memoria externa del programa junto con el byte alto dado por el Puerto P2; todo esto sucede en el primer ciclo de reloj, permitiendo direccionar durante todo el ciclo de la instrucción, aún cuando esas mismas líneas son utilizadas como bus de datos.

La señal PSEN (Program Store Enable), autoriza la lectura al microcontrolador del código de instrucciones a través del Puerto P0, esta señal se activa dos veces por ciclo de máquina para autorizar la lectura en la memoria. La señal PSEN no se emite cuando se accede a memoria de datos.

Si el programa se ejecuta desde memoria interna la señal PSEN no se activa y las direcciones no se emiten por los puertos, sin embargo, la señal ALE se emite dos veces por ciclo de máquina




siempre que no se esté realizando una instrucción de lectura o escritura a memoria de datos con la instrucción MOVX.

La lectura es realizada cuando la señal PSEN se mantiene en bajo mientras que las líneas de dirección definen de manera exacta la posición de memoria del byte de instrucción que va a ser leído.

### 3.1.3.2. Memoria de Datos (RAM)

La memoria de datos, RAM admite operaciones de lectura y escritura a través de las señales RD (Read) o WR (Write) generadas por el microcontrolador.



DIAG. 3.4.- Distribución de Memoria RAM

La memoria de datos está constituida por memoria interna y memoria externa: el espacio de memoria interna es de 256 bytes para el 8751 y de 384 bytes para el 8752. En memoria externa puede direccionarse hasta 64 KB, la cual se accede mediante el uso de la instrucción MOVX.


#### α) Memoria RAM Interna

Para el microcontrolador MCS 8751 la RAM interna se divide en dos partes: 128 bytes altos donde se encuentran los registros de función especial SFR, cuyo tipo de direccionamiento es directo y los

128 bytes bajos (254 bytes para el 8752), que constituye el área de datos, con direccionamiento directo e indirecto.

En el diagrama se ve que tanto la zona del SFR como la de direccionamiento indirecto en el 8752 tienen las mismas direcciones, sin embargo la forma de acceso a ellas son diferentes, y esto está dado por el modo de direccionamiento.

En la RAM interna, las 32 primeras localidades de memoria (00H hasta 1FH) están ocupadas por 4 bancos de 8 registros cada uno (R0...R7), y para habilitar uno de estos bancos, se utiliza la palabra del estado del programa PSW, registro de dos bits. El banco operativo por defecto es el Banco 0.



DIAG. 3.5.- Distribución de los 128 Bytes Bajos de RAM Interna

Los 16 bytes siguientes (20H hasta 2FH) constituyen 128 bits direccionables bit a bit con direccionamiento directo entre 00H y 7FH. Sin embargo, cualquiera de los 16 bytes puede también direccionarse como tal.

El área para datos, entonces solo limita al espacio comprendido entre 30H y 7FH, en la que se debe establecer el STACK;

esta área se entiende como un área de memoria de rápido acceso, pero con baja capacidad.

En el área de SFR se encuentran todos los registros, exceptuando los bancos de registros y el Contador del Programa.

En el espacio correspondiente al SFR están incluidos punteros, registros aritméticos, puertos de E/S, contadores-temporizadores, Puerto Serial y registros de interrupción, totalizando 20 registros de funciones especiales, los mismos que se listan en la Tabla 3.5. A continuación se da una breve descripción de los registros del SFR:

Simbolo	Funcion	Direc.
ACC*	Acumulador	0E0 H
B	Registro B	0F0 H
PSW*	Palabra de Estado de Programa	0D0 H
SP	Puntero de la Memoria de PILA	81 H
DPTR	Puntero de Datos	-
DPL	Byte Bajo del DPTR	82 H
DPH	Byte Alto del DPTR	83 H
P0*	Puerto 0	80 H
P1*	Puerto 1	90 H
P2*	Puerto 2	0A0 H
P3*	Puerto 3	0B0 H
IP*	Control de Prioridad de Interrupciones	0B8 H
IE*	Control de Autorización de Interrupciones	0A8 H
TMOD	Control Modo Temporizador / Contador	89 H
TCON*	Control Temporizador / Contador	88 H
T2CON* <sup>+</sup>	Control Temporizador / Contador 2	0C8 H
TH0	Byte Alto Temp. / Cont. 0	8C H
TL0	Byte Bajo Temp. / Cont. 0	8A H
TH1	Byte Alto Temp. / Cont. 1	8D H
TL1	Byte Bajo Temp. / Cont. 1	8B H
TH2	Byte Alto Temp. / Cont. 2	0CD H
TL2	Byte Bajo Temp. / Cont. 2	0CC H
RCAP2H <sup>+</sup>	Byte Alto Reg. de Captura Temp. /Cont. 2	0CB H
RCAP2L <sup>+</sup>	Byte Bajo Reg. de Captura Temp. /Cont. 2	0CA H
SCON	Control Comunicaciones Serie	98 H
SBUF	Buffer de Datos Comunicaciones Serie	99 H
PCON	Control de Consumo de Potencia	87 H
* Direccionable bit a bit		
<sup>+</sup> Solo para el 8052		

TABLA 3. 5 .- Registros SFR

**Acumulador (Acc) :** Es un registro de propósito general. Es el registro más usado, principalmente en instrucciones específicas que trabajan únicamente con este.

**Registro B :** Es un registro de propósito general, y es usado en instrucciones de multiplicación y división principalmente.

**Palabra del Estado del Programa (PSW) :** Contiene información respecto al estado del microcontrolador en cada ciclo de instrucción. Se compone de diferentes banderas:

Bit	Nombre	Función
b0	P	Bandera de paridad del Acumulador
b1	-	Bandera disponible y definible por el usuario
b2	OV	Bandera de Overflow (sobrepasamiento)
b3	RS <sub>0</sub>	Selección del Banco de Registros
b4	RS <sub>1</sub>	Selección del Banco de Registros
b5	FO	Bandera 0 de propósito general, disponible por el usuario
b6	AC	Bandera de Carry auxiliar. Operaciones en BCD
b7	C	Bandera de Carry

TABLA 3.6 .- Bits de la Palabra del Estado del Programa (PSW)

El bit 0 representa la paridad del Acumulador de la siguiente manera:

P	Tipo de Paridad
1	El número de unos del Acumulador es impar
0	El número de unos del Acumulador es par

TABLA 3.7 .- Paridad del Acumulador

Los bits 3 y 4 seleccionan el Banco de Registros de la RAM interna :

RS <sub>1</sub>	RS <sub>0</sub>	BANCO
0	0	Banco 0 (00 H - 07 H)
0	1	Banco 1 (08 H - 0F H)
1	0	Banco 2 (10 H - 17 H)
1	1	Banco 3 (18 H - 1F H)

TABLA 3.8 .- Selección del Banco de Registros

**Puntero del Stack (SP):** Registro de 8 bits que apunta a la posición de memoria. Cuando se realiza un Reset al sistema, el SP apunta a la dirección 07 H. Cuando se realiza una instrucción PUSH o CALL el puntero apunta a la siguiente dirección. Este registro puede ser inicializado en cualquier región de la RAM interna.

**Puntero de Datos (DPL y DPH) :** Registro que contiene la dirección del puntero de datos. Puede considerarse un solo registro (DPTR) para apuntar a direcciones de 16 bits o como dos registros independientes de 8 bits cada uno.

**P0, P1, P2 y P3 :** Son los latches correspondientes a los Puertos P0, P1, P2 y P3, que se estudiarán más adelante. Gracias a estos latches, la información en los puertos se mantiene hasta que se vuelva a recibir o enviar datos.

**Buffer de Datos de Comunicación Serie (SBUF) :** Trabaja como dos registros separados aunque es uno solo: buffer de transmisión y de recepción. Al escribir un dato en SBUF, este se transmite por la línea correspondiente del Puerto Serie acompañada por la señal de reloj y el dato que ingresa por la línea de entrada serie se registra en el buffer que funciona como buffer de recepción.

**Registro de Control del Puerto Serie (SCON) :** Establece los parámetros necesarios para la comunicación de datos a través del Puerto Serie, entonces determinará el formato de la palabra, la velocidad, si se trata de una transmisión o una recepción, etc.

**Registro de Control de Potencia (PCON) :** Se usa en aplicaciones de consumo crítico de potencia. Existen dos modos de trabajo de bajo consumo en la versión CHMOS: Power Down e Idle. A través de este registro se puede también variar la velocidad de comunicación en el canal serie.

**Registros de Tiempo (TH0-TL0, TH1-TL1, TH2-TL2) :** Son los registros de los temporizadores T0, T1 y T2 respectivamente. Juntos forman registros de 16 bits, los mismos que trabajarán de acuerdo el modo de funcionamiento seteado para los temporizadores en los registros correspondientes.

**Registro de Captura (RCAP2H-RCAP2L) :** Son los registros de captura del Timer 2, cuando trabaja en modo captura respondiendo a transiciones del flanco en el pin T2EX. Cuando trabaja en modo de autorrecarga obtiene los valores de recarga de estos registros.

**Registro de Control de Temp. / Cont. (TCON) :** Este registro controla el modo de operación de los Timers 0 y 1, relacionado principalmente con las interrupciones y los flancos de activación.

**Registro de Control de Modo de Temp. / Cont. (TMOD) :** Selecciona el modo de operación de los Timers 0 y 1 (Modo 0, 1 o 2), y si actúa como temporizador o como contador. Este registro será estudiado con mayor detenimiento en la sección correspondiente a los temporizadores.

**Registro de Control del Temp. / Cont. 2 (T2CON) :** Setea la operación del Timer 2 y corresponde a TCON y TMOD de los Timers 0 y 1.

**Registro de Habilitación de las Interrupciones (IE) :** Habilita las interrupciones determinadas por el usuario, permitiendo su atención inmediata cuando se detecta una fuente de interrupción.

**Registro de Prioridad de las Interrupciones (IP) :** A través de este registro el usuario determina que interrupciones tienen mayor prioridad para ser atendidas. Una interrupción con un nivel bajo de prioridad puede ser interrumpida por una de nivel más alto, mientras que una de nivel alto no puede ser interrumpida por una de nivel más bajo. Si el usuario no setea este registro, la atención a las interrupciones tendrán la prioridad dada por el fabricante.


#### **b) Memoria RAM Externa**

Al igual que en el caso de la memoria ROM, para acceder a memoria RAM externa se usa la configuración mostrada en el diagrama 3.6.

La memoria externa se puede direccionar utilizando las líneas de E/S del Puerto 2 en función de la cantidad de memoria a direccionar. El Puerto 0 multiplexa en el tiempo direcciones y datos en la RAM, por lo tanto, también se pueden usar direcciones de 16 bits: 8 bits del Puerto 0 y 8 bits del Puerto 2. De esta forma se puede direccionar un máximo de 64 Kbytes al igual que con la memoria ROM.

Para acceder a la memoria externa de datos se hace uso del registro DPTR para 16 bits de direcciones o de los registros R0 o R1 para 8 bits. Si se direcciona con 16 bits, el byte alto de dirección saldrá por el Puerto P2, donde permanecerá mientras dura el ciclo de lectura o escritura.

Para la operación de lectura se hace uso de la señal RD. Durante el ciclo de lectura el byte de entrada es aceptado en el Puerto P0 antes de que la señal de control de lectura RD ( pin P3.7) sea desactivada. La operación de lectura puede hacerse por cualquiera de los puertos, sin embargo, el Puerto P0 es el más usado ya que presenta mayor cargabilidad respecto a los demás.



DIAG 3.6.- Manejo de Memoria RAM Externa

Para la operación de escritura se hace uso de la señal WR. El byte de datos debe permanecer en el Puerto P0 antes de que la señal WR sea activada y después de ser desactivada.

A pesar de que en el presente capítulo se ha tratado la memoria externa de datos y la memoria externa de programa en configuraciones separadas, ambas pueden coexistir en el mismo espacio de direcciones. Se deberá considerar entonces, a las señales que habilitan la una y la otra. En cuanto al desarrollo del programa, el microcontrolador realiza la tarea de lectura de la memoria ROM cada vez que se requiera la lectura de una nueva instrucción. El acceso a la memoria RAM en cambio, dependerá del uso de la instrucción MOVX en el programa.



Los tiempos de ejecución y búsqueda no dependen del tipo de memoria de programas, es decir, que no dependen de que se utilice la memoria interna o externa.

#### 3.1.4. PUERTOS

El microcontrolador 8751/8752 tiene 4 puertos de 8 bits bidireccionables, es decir, pueden hacerse uso de ellos tanto como puertos de entrada como puertos de salida. Cada uno de ellos tiene su latch correspondiente, lo que nos permite mantener el dato hasta que éste se sobrescriba. Todos estos puertos pueden ser utilizados como bus de direcciones, datos y control.

Como salida los drivers del Puerto 0 pueden soportar un número de entradas aplicadas a sus pines de salida de 8 cargas TTL-LS; el resto de los puertos admiten únicamente 4 cargas TTL-LS.

Para que los puertos actúen como entradas de alta impedancia, es preciso escribir en el latch de cada pin un nivel alto (1L). Esto se deberá considerar cuando se realiza lectura a un buffer conectado al Puerto 0 en el presente trabajo. A continuación se databan algunas características de cada uno de los puertos:

##### 3.1.4.1. Puerto 0

Multiplexa en el tiempo por sus 8 líneas la parte baja del bus de direcciones y el bus de datos durante la lectura a la memoria externa de programas y el acceso a la memoria de datos.

Además, durante el procedimiento de programación, el Puerto 0 recibe los bytes de código de la memoria EPROM del microcontrolador y salen a través de él los bytes de código durante la verificación de la memoria EPROM o ROM.

### 3.1.4.2. Puerto 1

A través de este puerto se recibe la parte baja de direcciones durante la programación y verificación de la memoria EPROM del microcontrolador. Para el microcontrolador 8752, los pines P1.0 corresponden al pin de entrada externa del Timer 2, y el pin P1.1 corresponde al pin de Captura del Timer 2 (T2EX).

### 3.1.4.3. Puerto 2

Este puerto está configurado como salida de la parte alta del bus de direcciones en el acceso a memoria externa de programa cuando utiliza 16 bits de dirección.

De igual manera en el bus de datos para el acceso a memoria externa con direcciones de 16 bits. Durante el acceso a la memoria de datos externa con direccionamiento de 8 bits los pines del Puerto 2 emiten el contenido del registro P2 del SFR. Durante la programación, el Puerto 2 recibe la parte alta de la dirección, y verificación de la memoria EPROM.

### 3.1.4.4. Puerto 3

Los pines del Puerto 3 tienen funciones especiales, sin embargo, si no se usan dichas funciones, el puerto puede ser usado como de entrada/salida al igual que los anteriores:

Pin	Etiqueta	Descripción
P3.0	RXD	Entrada del Puerto Serie
P3.1	TXD	Salida del Puerto Serie
P3.2	INT0	Interrupción Externa 0
P3.3	INT1	Interrupción Externa 1
P3.4	T0	Entrada externa del Timer 0
P3.5	T1	Entrada externa del Timer 1
P3.6	WR	Señal de escritura en memoria externa de datos
P3.7	RD	Señal de lectura en memoria externa de datos

TABLA 3.9 .- Puerto 3 del Microcontrolador 8751/8752

### 3.1.5. MANEJO DE PERIFERICOS

Cuando se habla de manejo de periféricos, se considera a todos aquellos elementos externos que pueden ser controlados y que están conectados al microcontrolador. Algunos de estos elementos externos ya han sido analizados, como es el caso de la memoria externa de programa y la de datos.

En el primer caso, la memoria puede ser únicamente leída, mientras que en el caso de memoria de datos, se puede acceder a ella tanto para lectura como para escritura de acuerdo a los procedimientos descritos en este capítulo.

De lo descrito, si se utilizan los puertos para comandar memoria externa o un interface, los puertos trabajarán como se muestra en la Tabla 3.10.

Puerto	Función
P0	Bus bajo de direcciones y bus de datos multiplexado en el tiempo
P1	Puerto de Entrada / Salida
P2	Bus alto de direcciones
P3	Bus de control

**TABLA 3.10 .-** Estado de los puertos para el 8751/8752 como microprocesador

#### 3.1.5.1. Escritura y Lectura en los Puertos del Microcontrolador

Como se ha dicho, el Puerto 0 presenta la más alta capacidad de carga entre los demás puertos del microcontrolador, permitiendo el control de hasta 8 cargas TTL-LS mientras que los otros solo soportan hasta 4 cargas TTL-LS.

Para comandar cargas de mayor consumo que las anotadas, se deben usar drivers entre el microcontrolador y la carga.

Para realizar operaciones de escritura o lectura en los puertos, se usa generalmente la instrucción MOV, considerando que para

cargar el dato en el latch o leerlo desde un driver (buffer) se puede usar cualquier tipo de direccionamiento.

### 3.1.6. TEMPORIZADORES

Como se ha señalado el microcontrolador 8751 tiene dos Timers T0 y T1, mientras que el 8752 adicionalmente posee el Timer T3 que tiene las mismas características que los anteriores, por lo tanto, todo lo que se diga con relación a T0 y T1 es válido para el Timer T2.

Cada uno de estos dispositivos puede funcionar como contador o como temporizador. Cuando uno de ellos opera como temporizador, el registro correspondiente se incrementa con cada ciclo de máquina, si se considera que 12 períodos de reloj corresponden a un ciclo de máquina, la razón de temporización será de 1/12 de la frecuencia del oscilador.

Cuando el dispositivo opera como contador, existe un incremento en el registro con cada flanco descendente (transición de nivel alto de tensión (1L) a un nivel bajo (0L)) de la señal externa aplicada al pin correspondiente a cada Timer en el microcontrolador. Para reconocer la transición del flanco descendente se necesita de dos ciclos de máquina o 24 ciclos de reloj, por lo tanto, la máxima razón de conteo es de 1/24 de la frecuencia del oscilador.

#### 3.1.6.1. Control de los Timers 0 y 1 : Registro TCON

Este registro (direccionable bit a bit) corresponde a uno de los registros SFR y se encarga del control de los Timers 0 y 1, así como de las Interrupciones Externas 0 y 1. La Tabla 3.11 hace una descripción de los bits que constituyen este registro.

Registro TCON							
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
b7	b6	b5	b4	b3	b2	b1	b0

**TABLA 3.11 .- Descripción del Registro TCON**

El bit IT0 es el control de activación de la Interrupción Externa 0 (INT0), así, si es 0L se activa por nivel bajo mientras que si es 1L, se activa por flanco descendente. El bit IT1 corresponde a la Interrupción Externa 1 (INT1) y funciona de la misma manera.

El bit IE0, corresponde a la bandera de interrupción para la interrupción externa 0 (INT0). Cuando se detecta una interrupción externa, la bandera se pone en 1L y se repone automáticamente cuando la interrupción es atendida. De igual forma sucede con la bandera IE1 para la interrupción externa 1 (INT1).

El bit TR0 es el control de activación del Timer 0 (T0). Si este bit contiene un 1L, entonces el Timer 0 está habilitado para funcionar como contador o como temporizador. Si contiene un 0L, el Timer 0 está deshabilitado. El bit TR1 es el control de activación del Timer 1 (T1) y funciona de la misma manera que el TR0.

El bit TF0 es la bandera de Overflow o Sobrepasamiento del Timer 0 y al ponerse en 1L indica que se produce una interrupción; esta bandera se repone automáticamente cuando la interrupción es atendida. El bit TF1 para el Timer 1 funciona de la misma forma.

### **3.1.6.2. Modo de Operación de los Timers 0 y 1 : Registro TMOD**

Este registro (no direccionable bit a bit) corresponde a uno de los registros del SFR y está relacionado con la operación de los Timers 0 y 1: temporizador o contador, y modo de funcionamiento.


El registro TMOD está dividido en dos partes diferenciadas para el Timer 0 y para el Timer 1. En la Tabla 3.12 se hace una

descripción de los bits que contiene este registro, para luego analizar la función que desempeñan.

Registro TMOD							
Timer 1				Timer 0			
Gate	C/T	M1	M0	Gate	C/T	M1	M0
b7	b6	b5	b4	b3	b2	b1	b0

TABLA 3.12.- Descripción del Registro TMOD

Los bits 2 y 6 configuran el Timer para que trabaje como contador o como temporizador. Si este bit contiene un 0L, trabaja como un temporizador con los pulsos internos de reloj. Si contiene un 1L, trabaja como un contador de los pulsos externos que ingresan a través de los pines correspondientes a los Timer 0 y 1.



DIAG. 3.7.- GATE en el Proceso de Conteo e Interrupción

Los bits 3 y 7 corresponden a la señal de GATE para el Timer 0 y 1 respectivamente. Esta señal autoriza el conteo de pulsos en el temporizador o contador (de acuerdo a como se haya configurado el Timer), dependiendo de los valores contenidos en las banderas TRX e INTX (X tomará el valor del Timer 0 o 1).

Para analizar el valor de GATE que debe cargarse se considera el circuito mostrado en el Diag. 3.7 que representa la forma como trabaja el conteo de pulsos en el Timer.

Para que se produzca el conteo y la interrupción por desbordamiento del Timer, las señales deberán estar en las siguientes condiciones:

A la salida de la compuerta AND debe permanecer el valor cargado en la bandera de habilitación TR0 del registro TCON, para ello, a la salida de la compuerta OR se debe tener siempre un valor alto de voltaje (1L). De lo contrario, siempre tendremos 0L a la salida de la AND.

Salida OR	TR0	Salida AND
0	0	0
0	1	0
1	0	0 (TR0)
1	1	1 (TR0)

**TABLA 3.13 .- Salida de la Compuerta AND en el Timer**

Si a la salida de la OR debemos tener siempre 1L, una de sus dos entradas deberán fijarse a dicho valor. Como sabemos el pin INT0 puede variar dependiendo de lo que se conecte a su entrada, por lo tanto, el valor que podemos fijar es el de GATE, que al encontrarse antes de una compuerta NOT, deberá ser 0L.

Si por el contrario cargamos GATE con 1L, a la salida de la compuerta OR estará presente el valor de la señal de Interrupción Externa INT0, la misma que ingresa a la compuerta AND. Por lo tanto, la señal de control del Timer dependerá de los valores instantáneos de la señal INT0.

GATE	INT0	Salida OR
0	0	1
0	1	1
1	0	0 (INT0)
1	1	1 (INT0)

**TABLA 3.14 .- Salida de la Compuerta OR en el Timer**

De la misma forma se debe analizar el circuito correspondiente al Timer 1, considerando las señales y banderas que le corresponden.

Continuando con la descripción del registro TMOD, cabe señalar que los Timers 0 y 1 tienen cuatro modos de operación, los mismos que son seleccionados a través de los bits 0 y 1 para el Timer 0 y de los bits 4 y 5 para el Timer 1.

Modo	M1	M0	Modo de operación
0	0	0	Temporizador de 13 bits
1	0	1	Temporiz. / Contador de 16 bits
2	1	0	Temporiz. / Contador de 8 bits con autorrecarga
3	1	1	Contadores Múltiples Específicos

TABLA 3.15.- Modos de Operación de los Timers.

#### a) Modo 0

Cuando se selecciona el Modo 0 para la operación del Timer 0 o 1, se configuran dos registros de 13 bits en TH0 y TL0 o TH1 y TL1 respectivamente, repartiéndose de la siguiente forma: 8 bits para el registro TL0 o TL1 y cinco bits para el registro TH0 o TH1. Los 3 bits restantes de los 16 corresponden a los más significativos del registro anotado y son indeterminados, por lo tanto no se consideran.

Cuando se realiza una cuenta completa pasando todos los bits desde 0L a 1L, se produce una interrupción activada por la bandera TF0 para el Timer 0 y TF1 para el Timer 1, la misma que se restaura cuando la interrupción es atendida.

#### b) Modo 1

Este modo de operación para los dos timers es igual al anterior considerando que para este caso tenemos 16 bits de conteo



en lugar de 13. Por lo tanto, los registros TH y TL de los timers son usados en su totalidad.

### c) Modo 2

Cuando se selecciona el Modo 2, se configura el Timer para que trabaje como un temporizador o contador de 8 bits con autorrecarga.

Cuando se produce un sobrepasamiento en el registro TL no solo se activa el bit de la bandera TF, sino que además vuelve a cargar TL con el contenido de TH, el cual ha sido cargado previamente por software.

Durante el conteo o temporización, únicamente el registro TL va variando su contenido. El registro TH permanece constante con el valor inicialmente cargado, puesto que de éste tomará el registro TL el valor inicial para el nuevo conteo una vez que se ha producido el overflow.

### d) Modo 3

Este modo es seleccionado cuando se requiere de un temporizador o contador extra, haciendo que TL0 y TH0 sean dos contadores de 8 bits independientes. Para ello, el Timer 1 cede el flag de control de interrupciones TF1 y el bit de control TR1, por esta razón cuando se usa este modo de operación, el Timer 1 puede usarse únicamente en aplicaciones donde no se requiera de una interrupción.

En este caso, el Timer correspondiente al registro TL trabaja con la misma lógica de control utilizada hasta hoy como contador o temporizador. El Timer correspondiente al registro TH en cambio, solo permite temporización con  $1/12$  de la frecuencia de oscilación.

El sobrepasamiento se produce en ambos casos cuando los registros aumentan una unidad al valor máximo 0FFH.

De lo anotado concluimos que para el microcontrolador 8751 se puede configurar hasta 3 temporizadores/contadores, mientras que para el caso del 8752, es posible configurar hasta 4 temporizadores/contadores.

### 3.1.6.3. Control del Timer 2 : Registro T2CON

El Timer 2 del microcontrolador 8752 es controlado a través del registro T2CON de los SFR , el cual es direccionable bit a bit. En la Tabla 3.16 se ve la descripción de dicho registro.

Registro T2CON							
TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T	CP/RL
b7	b6	b5	b4	b3	b2	b1	b0

TABLA 3.16 .- Descripción del Registro T2CON

El bit 0 corresponde al bit de captura o recarga y está relacionado con el bit 3 de habilitación del flanco descendente exterior. Así, si el valor de EXEN2 es 1L, el bit 0 determinará el modo de trabajo:

CP/RL	Modo de Trabajo
1	Habilita la captura en el pin T2EX
0	Habilita la autorrecarga por: - Sobrepasamiento del Timer 2 - Flanco descendente en el pin T2EX

TABLA 3.17 .- Configuración de Trabajo del Timer 2 CP/RL

Si los bits 4 y 5 correspondientes a RCLK y TCLK están cargados con el valor 1L, este bit se ignora y el Timer 2 se autorrecarga en el overflow o sobrepasamiento.

El bit 1 del registro T2CON correspondiente a C/T, configura al Timer de la siguiente manera: si tiene un 0L actúa como temporizador; si tiene un 1L actúa como contador.

El bit 2 corresponde a TR2 que es el bit de habilitación para el arranque o parada del Timer 2. Si TR2 contiene un 1L, el Timer 2 inicia el conteo, si por el contrario tiene un 0L, lo detiene.

El bit 3, EXEN2, es el bit de habilitación del flanco descendente exterior del Timer (T2EX). Si EXEN2 es un 1L habilita el pin correspondiente a T2EX con la configuración de captura o autorrecarga dependiendo de lo seteado en el bit 0 (CP/RL). Si EXEN2 es un 0L deshabilita el pin mencionado.

Los bits 4 y 5 corresponden a TCLK y RCLK respectivamente y trabajan junto con el sistema de comunicaciones que veremos más adelante. El primero es el bit de comunicaciones de reloj transmisor. El segundo es el bit de comunicaciones de reloj receptor.

El bit 6, EXF2, es la bandera de activación de señal a través del pin T2EX y se activa siempre que el bit EXEN2 tenga cargado un 1L. Esta señal entonces, vectoriza la interrupción si está habilitada.

El bit 7, TF2, es la bandera de overflow o sobrepasamiento del Timer 2 y también vectoriza la interrupción si está habilitada. Cabe recordar, que esta bandera no se activa si los bits RCLK y TCLK están a nivel alto de voltaje (1L). El Timer 2 tiene tres modos de operación:

- Modo captura
- Modo autorrecarga
- Modo generador de señal de comunicaciones serie.

La selección del modo de operación se realiza en el seteo del registro T2CON analizado, de la forma como se especifica en la Tabla 3.18 que se muestra a continuación:

RCLK y TCLK	CP/RL	TR2	Modo de Operación
0	0	1	Tem./Cont. de 16 bits con autorrecarga
0	1	1	Tem./Cont. de 16 bits con captura
1	X	1	Generador de baudios para comun. serie
X	X	0	Deshabilitado

TABLA 3.18 .- Modos de Operación del Timer 2

### a) Modo Captura

La señal EXEN2 posibilita la selección de dos opciones de trabajo: cuando es 0L, el Timer 2 pone la bandera TF2 a nivel alto cuando se produce un overflow, generando una interrupción si está habilitada. Si EXEN2 es 1L, hace lo señalado anteriormente pero además, cuando se produce una transición en flanco descendente en la entrada externa T2EX, el valor presente en los registros de conteo TH2 y TL2 es capturado por los registros de captura RCAP2L y RCAP2H, adicionalmente, la bandera EXF2 se pone a 1L, y puede vectorizar una interrupción si está habilitada.

### b) Modo de Autorrecarga

De igual forma, el bit EXEN2 nos da dos posibilidades en el modo autorrecarga. Cuando EXEN2 es 0L, y en el Timer 2 se produce un overflow, la bandera TF2 se pone en nivel alto de voltaje (1L) vectorizando la interrupción si está activada y además, carga el contenido (previamente cargado por software) de los registros de captura RCAP2L y RCAP2H en los registros TL2 y TH2 respectivamente.

Si EXEN2 es 1L, igualmente realiza el trabajo descrito anteriormente y además al producirse un flanco descendente en la entrada del pin T2EX, dispara la recarga y activa la bandera EXF2.

### c) **Generador de Baudios**

Para configurar el Timer 2 como generador de baudios, se inicializa los bits correspondientes a TCLK y/o RCLK del registro T2CON. Cuando RCLK es 1L, el Timer 2 trabaja como reloj en el proceso de recepción; de igual forma si TCLK es 1L, el Timer 2 trabaja como reloj en el proceso de transmisión. Si por el contrario se han cargado con 0L, el Timer 1 es utilizado como reloj en la recepción o transmisión, respectivamente.

Este modo actúa de forma similar que el modo anterior. Al producirse el overflow en el registro TH2, los registros de conteo TH2 y TL2 se cargan automáticamente con los valores de 16 bits de los registros RCAP2H y RCAP2L, que han sido cargados por software previamente.

### 3.1.7. **INTERRUPCIONES**

El microcontrolador debe tener contacto y control directo sobre los elementos periféricos. Una forma de hacerlo es con sistema de interrupciones que ya ha sido mencionado anteriormente.

La característica del proceso de interrupción es la forma inmediata con que se atiende a una señal de "alarma" que puede tener diferentes orígenes, puesto que pueden ser causados por señales externas que ingresan al microcontrolador a través de los pines asignados a estas tareas, o por procesos internos al mismo. Sin embargo, cabe señalar que es posible controlar cómo y cuando la interrupción es atendida considerando el proceso en el que se encuentra en ese momento.

La utilidad de una interrupción, entonces, radica en la necesidad de ejecutar un proceso aparte (fuera del programa principal), en el instante preciso en el que se lo requiere, por lo tanto,

dicho proceso se considera "urgente". Una vez que se haya atendido a este requerimiento, el microcontrolador retornará al proceso que abandonó justo donde lo dejó.

Como se ha dicho, existen varias fuentes de interrupción. El microcontrolador 8752 tiene seis fuentes de interrupción, mientras que el 8751 únicamente tiene cinco. A cada una de ellas le corresponde una bandera de activación, algunas de las cuales ya se han revisado en el análisis de los registros anteriores. A continuación se presenta una tabla donde se puede observar la fuente de interrupción y la bandera que la activa.

Fuente	Etiqueta	Bandera que activa
Interrupción Externa 0	INT0	IE0
Interrupción por Timer 0	T0	TF0
Interrupción Externa 1	INT1	IE1
Interrupción por Timer 1	T1	TF1
Interrupción del Puerto Serie	R1	R1
Interrupción del Puerto Serie	T1	T1
Interrupción por Timer 2	T2	TF2
Interrupción por Timer 2 Externa 2	T2EX	EXF2

Tabla 3.19. - Fuentes de Interrupción y Banderas que Activan

### 3.1.7.1 Habilitación de las Interrupciones: Registro IE

Este registro es el encargado de habilitar y deshabilitar las fuentes de interrupción en el microcontrolador. Por ello, constituye un registro, en el que cada uno de sus bits corresponde a una fuente distinta de interrupción.

Registro IE		
Bit	Etiqueta	Fuente de Interrupción
b0	EX0	INT0: Interrupción Externa 0
b1	ET0	T0: Interrupción por Timer 0
b2	EX1	INT1: Interrupción Externa 1
b3	ET1	T1: Interrupción por Timer 1
b4	ES	R1 y T1 : Interrupción del Puerto Serie
b5	ET2	T2 : Interrupción por Timer 2 (8752)
b6	X	No definido
b7	EA	Bit de habilitación de las interrupciones

TABLA 3.20. - Descripción del Registro IE

Cuando el bit 7, E $\bar{A}$ , está a un nivel alto de voltaje (1L), habilita todas las fuentes de interrupción que también están a 1L, las que están a un nivel bajo de voltaje (0L), no son habilitadas. Si el valor de E $\bar{A}$  es 0L, ninguna fuente de interrupción es habilitada.

Cada una de las fuentes de interrupción tienen un espacio de memoria de 8 bytes para su correspondiente subrutina de atención (las direcciones de vectorización se vieron en la Tabla 3.4). Si dicho espacio de memoria no es suficiente, se puede desviar al área de memoria de programa con una instrucción de salto.

Cuando se activa una bandera de interrupción, el sistema de interrupciones del microcontrolador genera una instrucción LCALL al vector apropiado para una atención inmediata, sin embargo, existen algunas razones por las que aún cuando la bandera sea activada, el sistema no responde:

- Una interrupción de igual/mayor nivel de prioridad está en proceso.
- Aún no finalice la instrucción que estaba realizando..
- Si la instrucción en proceso es RETI (Retorno de Interrupción).
- Si se está accediendo a los registros IE o IP.

En cualquiera de estos casos puede ser que la situación de bloqueo desaparezca y si la bandera sigue activada, se atenderá a la interrupción. Si por otro lado, en ese intervalo la bandera se ha desactivado, la interrupción solicitada no será atendida.

En la mayoría de los casos la bandera de activación de las interrupciones se repone una vez que se retorna de la subrutina de atención, en este caso el borrado es por hardware. Las banderas de las Interrupciones Externas INT0 e INT1 se reponen por hardware cuando se activan por flanco, si se activan por nivel, la reposición deberá hacerse por software. En el caso del Puerto Serie y del Timer 2 la reposición de la bandera siempre se hará por software.

### 3.1.7.2 Prioridad de las Interrupciones : Registro IP

Existen dos niveles de prioridad para cada una de las fuentes de interrupción, los mismos que son seteados en el registro IP de los SFR. Al nivel de prioridad más alto le corresponde un 1L y 0L al más bajo. En la Tabla 3.21 se describe el registro IP:

Registro IP		
Bit	Etiqueta	Fuente de Interrupción
b0	PX0	INT0: Interrupción Externa 0
b1	PT0	T0: Interrupción por Timer 0
b2	PX1	INT1: Interrupción Externa 1
b3	PT1	T1: Interrupción por Timer 1
b4	PS	R1 y T1 : Interrupción del Puerto Serie
b5	PT2	T2 : Interrupción por Timer 2 (8752)
b6	X	No definido
b7	X	No definido

TABLA 3.21 .- Descripción del Registro IP

Una interrupción que ha sido configurada con un nivel bajo de prioridad puede ser interrumpida por otra de nivel alto, pero no por otra del mismo nivel de prioridad, y una vez que se haya atendido a la de mayor nivel, retornará a terminar la subrutina de interrupción que se detuvo. En cambio, una interrupción de nivel de prioridad alto no puede ser interrumpida por ningún otra a excepción del RESET.

Si se generan dos interrupciones simultáneamente, se realiza un análisis de los niveles de prioridad, prefiriendo aquella de nivel más alto; pero si llegara a darse el caso de que ambas tienen un mismo nivel, el microcontrolador se regirá a los niveles de prioridad que se ven en la Tabla 3.22.

Prioridad	Fuente
más alta ... 1	Interrupción Externa 0
2	Interrupción por Timer 0
3	Interrupción Externa 1
4	Interrupción por Timer 1
5	Interrupción del Puerto Serie
más baja ... 6	Interrupción por Timer 2

TABLA 3.22 .- Prioridad de las Interrupciones en el Mismo Nivel



Una vez atendida la primera interrupción, se ejecutará la segunda puesto que se memoriza en la cola de ejecución de subrutinas.

### 3.1.8. COMUNICACIONES A TRAVES DEL PUERTO SERIE

El Puerto Serie del microcontrolador trabaja en el modo full-duplex, lo que significa que puede recibir y transmitir al mismo tiempo.

Al registro receptor y transmisor del Puerto Serie se accede a través del registro SBUF, que es el mismo para transmisión y recepción aunque trabaja de manera independiente para las dos funciones. Cuando se escribe en el SBUF se carga el byte a transmitir y leyéndolo se accede al byte recibido.

#### 3.1.8.1 Control del Puerto Serie : Registro SCON

El registro que controla la operación y el estado del Puerto Serie es SCON, el mismo que se describe a continuación:

Registro SCON							
SM0	SM1	SM2	REN	TB8	TB8	T1	R1
b7	b6	b5	b4	b3	b2	b1	b0

TABLA 3.23 .- Descripción del Registro SCON

El análisis del registro SCON se iniciará con el estudio de los bits 6 y 7 que corresponden a los Modos de operación del Puerto Serie puesto que los demás bits trabajan de acuerdo a como se han seteado estos.

Modo	SM0	SM1	Modo de operación	Velocidad
0	0	0	Desplazamiento de 8 bits	Reloj / 12
1	0	1	8 bits - UART	Variable
2	1	0	9 bits - UART	Reloj / 64 o Reloj / 12
3	1	1	9 bits - UART	Variable

TABLA 3.24 .- Modos de Operación del Puerto Serie

El Puerto Serie tiene cuatro modos de operación que se especifican según la Tabla 3.24.

**a) Modo 0**

Los datos que reciben y transmiten entran y salen en serie a través de las líneas RXD y TXD. La palabra de información es de 8 bits y el primero en salir es el menos significativo (LSB = b0). La velocidad de transmisión es de 1/12 de la frecuencia de oscilación del reloj del microcontrolador.

**b) Modo 1**

Este modo de transmisión es de 10 bits que se envían a través de TXD y se reciben a través de la línea RXD. Los 10 bits de la palabra se distribuyen de la siguiente manera:

- 1 bit de inicio, (0L)
- 8 bits de datos
- 1 bit de parada, (1L)

La velocidad de transmisión es variable y puede ser ajustada por el usuario en un amplio rango.

**c) Modo 2**

Este modo de transmisión utiliza 11 bits en la palabra los mismos que están distribuidos de la siguiente manera:

- 1 bit de inicio, (0L)
- 8 bits de datos
- 1 bit adicional de dato (bits programables: RB8 y TB8)
- 1 bit de parada, (1L)

El noveno bit se carga en TB8 para la transmisión y en RB8 para la recepción. En la transmisión por ejemplo puede cargarse el bit de paridad P que se carga en el registro PSW. En la recepción en este modo el bit de parada es ignorado.

La velocidad de transmisión en este modo puede configurarse para trabajar a 1/32 o 1/64 de la frecuencia del oscilador.

#### d) Modo 3

Como en el caso anterior, se transmiten palabras de 11 bits a través de TXD y recibidos a través de RXD con la siguiente distribución:

- 1 bit de inicio, (0L)
- 8 bits de datos
- 1 bit adicional de dato (TB8, RB8)
- 1 bit de parada, (1L)

Este Modo de operación difiere del anterior en la velocidad de transmisión, puesto que en el Modo 3 la velocidad es variable y puede ser ajustada de acuerdo a la necesidad del usuario en un amplio rango.

Continuando con el análisis del registro SCON, los bits 0 y 1 corresponden a las banderas de interrupción (R1 y T1) para recepción y transmisión respectivamente. Trabajan de manera independiente y se activan bajo determinadas circunstancias dependiendo del Modo en que el Puerto Serie se encuentre trabajando.

Cuando trabaja en Modo 0, R1 o T1 se activan al finalizar la recepción o transmisión del octavo bit. En los otros Modos, R1 se activa a la mitad del intervalo del bit de parada, y para transmisión se activa al inicio del bit de parada.

Los bits 2 y 3 corresponden al bit adicional (RB8 y TB8) para recepción y transmisión respectivamente, cuando el Puerto Serie trabaja en los Modos 2 y 3. Para la recepción en Modo 1, este bit funciona como bit de parada si el bit 5, SM2 está a 0L y en el Modo 0 no se utiliza.

El bit 4 del registro SCON, REN corresponde al bit de habilitación por software para la recepción. Si REN es 1L, permite la recepción, de lo contrario no la permite.

El bit 5, SM2, está también relacionado con los modos de operación. Cuando se trabaja en Modo 0, este bit siempre permanecerá en 0L. Si el Puerto Serie se ha configurado para trabajar en Modo 1, si SM2 está en 1L, la bandera R1 no se activa mientras no se reciba el bit de parada. En los Modos 2 y 3, si SM2 es 1L, la bandera R1 no se activa si el noveno bit (RB8) es 0L.

### **3.1.8.2. Velocidad de Comunicación**

Como es conocido, la velocidad es un factor importante en cualquier tipo de comunicación. En el estudio de los Modos de comunicación del microcontrolador se ha podido ver que una de las diferencias básicas entre ellos es la velocidad.

#### **a) Modo 0**

En el Modo 0 la velocidad de comunicación en baudios está dada por la frecuencia de oscilación del microcontrolador y se fija por la relación :

$$\text{Velocidad (Baudios en Modo 0)} = \frac{\text{Frec. del oscilador}}{12}$$

## b) Modo 2

En el Modo 2 la velocidad depende del valor del bit SMOD del registro PCON. Si SMOD es 0L, la velocidad es de 1/64 de la frecuencia de oscilación. Si SMOD es 1L, la velocidad de comunicación es de 1/32 de la frecuencia de oscilación. Por lo tanto se calculará de la siguiente forma:

$$\text{Velocidad (Baudios en Modo 2)} = \frac{2^{\text{SMOD}}}{64} \text{ Frec. del oscilador}$$

## c) Modos 1 y 3

La velocidad de la comunicación en los Modos 1 y 3 son determinados por la relación de overflow de los Timers 1 o 2 o con ambos.

Cuando se usa el Timer 1 los baudios se obtienen por el valor de carga y overflow del registro contador del Timer y por el valor del bit SMOD de acuerdo a la siguiente relación:

$$\text{Velocidad (Baudios en Modo 1 y 3)} = \frac{2^{\text{SMOD}}}{32} \text{ Overflow del T1}$$

En el caso en que el Timer 1 se configure como temporizador en el modo de autorecarga, la velocidad de comunicación está dada por:

$$\text{Velocidad (Baudios en Modo 1 y 3)} = \frac{2^{\text{SMOD}}}{32} \cdot \frac{\text{Frec. oscilador}}{12(256 - (\text{TH1}))}$$

Para usar el Timer 2 como generador de baudios se debe setear los bits TCLK y RCLK del registro T2CON con 1L. Así, las velocidades en baudios para la transmisión y recepción pueden ser diferentes según se active RCLK y/o TCLK. La relación para el cálculo de la velocidad está dada por la relación:

$$\text{Velocidad (Baud. en Modo 1 y 3)} = \frac{\text{Relac. de Overflow del T2}}{16}$$

Cuando el Timer 2 trabaja como temporizador común, el registro de conteo se incrementa con cada ciclo de máquina; cuando trabaja como generador de baudios se incrementa con cada período de estado, es decir a  $\frac{1}{2}$  de la frecuencia del oscilador. Así la relación está dada por:

$$\text{Velocidad (Baudios Modo 1 y 3)} = \frac{\text{Frecuencia del Oscilador}}{32 \cdot (65536 - (\text{RCAP2H}, \text{RCAP2L}))^*}$$

## 3.2. DESCRIPCION DEL PROGRAMA

El programa a través del cual se administra todo el sistema diseñado se describe en este capítulo considerando que es tan importante conocer el sistema de una manera global, así como determinar la función que tienen cada uno de sus componentes.

Además del breve análisis del microcontrolador utilizado en este trabajo, centraremos el estudio en la función que desempeña el mismo junto con su programa principal y de las correspondientes subrutinas.

### 3.2.1. EL SISTEMA MANEJADO POR EL MICROCONTROLADOR

El sistema se compone de varias tarjetas o circuitos, cuyo detalle y funcionamiento se encuentra ampliamente explicados en el capítulo anterior, cada uno de ellos cumple diferentes funciones.

Algunos de estos circuitos se activan y desactivan por software, por lo tanto sus estados dependerán de las señales que

---

\* RCAP2H y RCAP2L es el contenido de dichos registros en formato de 16 bits como enteros y sin signo.

reciba y envíe el microcontrolador a través de sus puertos de entrada y salida.

El microcontrolador recibe datos que ingresan por sus puertos, los mismos que le informen del estado de las extensiones o de los detectores de señal. Entre los principales originadores de datos de control que ingresan al microcontrolador están los siguientes:

- Detección de timbrado para línea externa.
- Detección de tono de 425 Hz. de la línea externa.
- Detección de pulsos recibidos a través de línea externa.
- Detección de tonos multifrecuenciales.
- Detección de cierre de bucle en continua.
- Detección de cierre de bucle en alterna.
- Detección de finalización de mensajes grabados.

A la recepción de las diferentes señales que le indican al microcontrolador del estado del sistema, éste enviará señales que modifiquen dicho estado si es necesario hacerlo, o seguirá en espera hasta recibir una señal específica. Entre los principales circuitos que se administran por software tenemos:

- Contestador automático.
- Generador de tono de ocupado.
- Generador de tono de espera.
- Generador de tono de invitación a marcar.
- Generador de timbrado.
- Sistema de conmutación y conexión (Matrices de conmutación).
- Sistema de grabado y reproducción de mensajes.

El microcontrolador entonces se encarga del control total del sistema a través de la lectura de datos que ingresan desde los buffers

conectados a sus puertos y a través de la escritura o envío de señales que se fijan en los latches también conectados a sus puertos. El microcontrolador habilitará el buffer o latch correspondiente dependiendo de la acción a tomar.

### 3.2.2. PROCEDIMIENTOS DE COMUNICACION

Se debe considerar que existen algunas opciones principales de comunicación para este sistema. Estas opciones son:

- Atender una llamadas que ingresa a través de la línea externa.
- Atender a una extensión que solicita línea externa.
- Atender a una extensión que solicita intercomunicación con otra extensión.
- Labor de mantenimiento en grabación y reproducción de mensajes.

El programa completo está dividido en dos partes: lo que corresponde al programa principal y lo correspondiente a las subrutinas.

El programa principal constituye el procedimiento que se sigue para establecer cualquier tipo de comunicación, considerando que el microcontrolador tiene la capacidad de realizar varias tareas al mismo tiempo. Cada uno de los tipos de comunicación se detalla paso a paso en la descripción del programa principal que se presenta en este capítulo.

El programa principal, por tanto, es el encargado de inicializar una subrutina una vez que se haya recibido una señal preestablecida, o activar directamente un circuito según se ordene.

La mayoría de procedimientos de lectura y escritura de datos, así como los procesos de verificación que se repiten frecuentemente se



realizan a través de subrutinas las mismas que han sido clasificadas de acuerdo a la tarea que realizan.

De lo dicho anteriormente, podemos entrar al estudio del programa considerando las siguientes divisiones:

- Programa principal.
- Subrutinas de comando.
- Subrutinas de grabación y reproducción de mensajes.
- Subrutinas auxiliares.


### **3.3. PROGRAMA PRINCIPAL**

A pesar de que el programa principal es uno solo y determina los pasos a seguirse para establecer cualquier tipo de comunicación, éste se halla dividido en cuatro partes muy bien definidas, cada una de las cuales se analizan por separado. Dentro de cada parte también se establecen opciones que dependerán del estado de los circuitos y sensores que se encuentran conectados al microcontrolador. Los bloques que se analizan son los siguientes:

- Seteo inicial del microcontrolador y circuitos periféricos.
- Atención a llamadas que ingresan por línea externa.
- Dos líneas de atención a las extensiones (2 líneas internas).

#### **3.3.1. SETEO INICIAL DEL MICROCONTROLADOR Y PERIFERICOS**

Al inicio del programa principal se determina el modo de funcionamiento de los temporizadores, puertos e interrupciones del microcontrolador, lo cual está dado por los valores con que se cargan a los registros SFR asociados con estos parámetros.



DIAG. 3.8 .- Seteo del Microcontrolador

En el diagrama de flujo anterior se ven los seteos realizados a algunos de los registros SFR (únicamente aquellos que configuran los parámetros utilizados en este trabajo), puesto que no se ha sido necesario usar todas las facilidades que nos brinda este microcontrolador.

Los registros usados y sus valores correspondientes se analizan a continuación:

**α) Registro IE**

Este registro se ha seteado de manera que habilite las interrupciones de los Timers 0 y 1, y deshabilite las interrupciones externas INTO e INT1, la interrupción del Puerto Serie y la del Timer 2, por lo tanto ha sido cargado con el valor 8AH, poniendo 1L a las siguientes banderas:

Reg. IE:	EA	X	ET2	ES	ET1	EX1	ET0	EX0
Valor Cargado:	1	0	0	0	1	0	1	0

TABLA 3.25 .- Seteo del Registro IE

El bit EA en 1L habilita las interrupciones de todas las banderas que se encuentren seteadas también con 1L (ET1 y ET0).

**b) Registro IP**

Este registro setea la prioridad de las interrupciones que han sido habilitadas a través del registro IE (de los Timers 0 y 1) y se ha cargado con el valor 0AH, así las banderas a 1L son las siguientes:

Reg. IP:	X	X	PT2	PS	PT1	PX1	PT0	PX0
Valor Cargado:	0	0	0	0	1	0	1	0

TABLA 3.26 .- Seteo del Registro IP

De acuerdo a la tabla de prioridades para interrupciones del mismo nivel de prioridad, tendrá mayor nivel la interrupción correspondiente al Timer 0, luego la del Timer 1. El resto de interrupciones no están habilitadas, por lo tanto tienen un valor de prioridad menor (0L).


### c) Registro TMOD

Este registro setea el modo de operación de los Timers 0 y 1, usados en el desarrollo del programa. Se ha cargado con el valor 56H, y en la siguiente tabla se ven las banderas que se han seteado con 1L:

Timer:	T1				T0			
Reg. TMOD:	G	C/T	M1	M0	G	C/T	M1	M0
Valor Cargado:	0	1	0	1	0	1	1	0

TABLA 3.27 .- Seteo del Registro TMOD

El Timer T0 se encuentra trabajando como contador cuyo modo de operación es de 8 bits con autorecarga. Este Timer realiza el conteo de pulsos que ingresan a través del pin T0, cuya frecuencia de oscilación es de 60 Hz. Considerando que deseamos un temporizador en segundos, se han cargado los registros TH0 y TL0 con el valor 0C3H, por lo tanto, se producirá una interrupción cada segundo, y una vez atendida la interrupción se cargará el registro TL0 nuevamente con el valor 0C3H (autorecarga).



DIAG. 3.9 .- Configuración del Valor de GATE

El Timer T1, trabaja también como contador, pero su modo de operación es de 16 bits. En este caso los registros TH1 y TL1 se han encendido, y su función es contar los pulsos que ingresan a través del pin T1, que corresponde a la misma señal que ingresa por el pin

T0. Esta temporización se utiliza para lazos de tiempo cortos, en el orden de los 17 mseg.

El valor de Gate se ha cargado con un nivel bajo (0L) de acuerdo al análisis del circuito que se muestra en el Diag. 3.9.

Para que el Timer 0 permanezca habilitado y deshabilitado dependiendo del valor de la bandera TR0, tanto para el conteo como para la interrupción, a la salida de la compuerta AND deberá permanecer el valor de esta señal de habilitación, para que esto suceda, la salida de la compuerta OR deberá estar siempre en 1L sin importar el valor de la Interrupción Externa INT0 (ya que no es usada). Por lo tanto, el valor de Gate deberá ser un 0L.

De la misma forma se ha analizado el valor de Gate para el Timer 1, considerando los parámetros que a este le corresponden.

#### **d) Registros TH0 y TL0**

El Timer 0 se ha configurado como un contador de 8 bits con autorecarga, por lo tanto, el registro TH0 y TL0 deben contener el mismo valor inicial. Una vez que se produce la interrupción, TH0 cargará a TL0 con el valor desde el cual iniciará el conteo nuevamente.

Los registros de conteo del Timer 0 se han cargado con los valores 0C3H, puesto que se requieren exactamente 60 pulsos para producir una interrupción. Si consideramos que el circuito generador de pulsos que ingresa por el pin T0, tiene una frecuencia de 60 Hz., la interrupción se producirá cada segundo.

#### **e) Registros TL1 y TH1**

El Timer 1 se ha configurado como un contador de 16 bits, por lo tanto el valor inicial de los registros de conteo del Timer 1 debe

ser 00H. El circuito generador de pulsos que ingresa por el pin T1 es el mismo que ingresa por T0, y la razón de contaje para T1 será de lazos de 17 mseg. aproximadamente.

#### f) Registro DPTR

En el proceso de atención a la interrupción del Timer 0, el registro DPTR se usa como registro de conteo de lazos de tiempo de un segundo. Se carga inicialmente con el valor 00H, y se lo inicializa cada vez que el microcontrolador está en reposo, es decir no existe ninguna llamada en proceso. De esta manera garantizamos que el sistema se mantendrá continuamente en perfecto estado de funcionamiento.

#### g) Registro TCON

Este registro define el modo de activación de las interrupciones así como la habilitación de los Timers 0 y 1. El valor que configura los Timers para el modo de operación requerido es de 50H. Los bits correspondientes a este registro se han cargado de la siguiente manera:

Reg. TCON:	TE1	TR1	TE0	TR0	IE1	IT1	IE0	IT0
Valor Cargado:	0	1	0	1	0	0	0	0

TABLA 3.28 .- Seteo del Registro TCON

Una vez definidos los parámetros de funcionamiento del microcontrolador se procede a resetear todos los circuitos periféricos como buffers, latches, matrices de conmutación y chips de mensajes.

A la entrada de los buffers se encuentran señales que el microcontrolador lee cuando requiere información del estado de los diferentes circuitos. De igual forma, a la salida de los latches están los

circuitos que el microcontrolador habilita o deshabilita a través de las señales que emite.

Por lo tanto, únicamente se habilitarán los buffers y latches cuando sea necesario, y el microcontrolador lo hará a través de los pines del Puerto 2 que se utiliza como puerto de salida, de acuerdo a lo especificado en la Tabla 3.29.

P2	Periférico	Habilita.
P2.0	Buffer 0	0
P2.1	Buffer1	0
P2.2	Latch2	1
P2.3	Latch3	1
P2.4	Latch4	1
P2.5	TBJ 5 (Det. de Tonos)	0 / 1
P2.6	TBJ 6 (Chips de Mensajes)	0 / 1
P2.7	Buffer 5	0

**TABLA 3.29 .- Habilitación de Periféricos a  
Través del Puerto 2**

El proceso de reseteo de los buffers y latches conectados al puerto P0 se describe a continuación:

A través del Puerto 2, se envía el valor correspondiente a 0A3H deshabilitando todos los buffers y latches. Los transistores TBJ5 y TBJ6 están conectados al Detector de Tonos y Chips de Mensajes respectivamente y tienen funciones específicas que se analizarán con el desarrollo del programa.

A la salida del LATCH3 se encuentran las señales relacionadas con: el generador de timbrado, el detector de pulsos, el estado de la línea externa, la conexión del Det. de Tonos y Pulsos a las extensiones y línea externa, y la señal de habilitación de grabado del chip de mensajes 1420.

Para resetear todos estos circuitos, el microcontrolador habilita el LATCH3 y pone a su salida el valor 0E0H.

P0	Periférico	Reset
P0.0	UTIM1: Timbrado a la ext. 1	0
P0.1	UTIM2: Timbrado a la ext. 4	0
P0.2	UTIM3: Timbrado a la ext. 7	0
P0.3	UTIM4: Timbrado a la ext. 0	0
P0.4	CLEAR: Reset al Detector de Pulsos	0
P0.5	UISO1: Relé de estado de la L.E.	1
P0.6	UISO2: Conexión del Det. de Tonos y Pulsos a la L.E	1
P0.7	REC: Grabado en el chip de mensajes 1420	1

TABLA 3.30 .- Reset del LATCH3

A la salida del LATCH4 se encuentran las señales relacionadas con las direcciones para el grabado de los mensajes en el chip 1420 y la señal para reproducción de mensajes del mismo chip, además las señales de habilitación de grabado y reproducción de mensajes del chip ISD1000. Para resetear todos estos circuitos, el microcontrolador habilita el LATCH4 y pone a su salida el valor 0F0H.

P0	Periférico	Reset
P0.0	A2: Dirección de memoria en el chip 1420	0
P0.1	A3: Dirección de memoria en el chip 1420	0
P0.2	A4: Dirección de memoria en el chip 1420	0
P0.3	A6: Dirección de memoria en el chip 1420	0
P0.4	P/R: Señal de reprod. y grabado en el chip ISD1000	1
P0.5	PD: Señal de habilitación del chip ISD1000	1
P0.6	CE: Señal de habilitación del chip ISD1000	1
P0.7	PLAYE: Señal de reproducción del chip 1420	1

TABLA 3.31 .- Reset del LATCH4


El LATCH2 tiene a su salida señales correspondientes al manejo de las matrices de conmutación y la señal de habilitación de grabado en el chip de mensajes 1420. Es necesario entonces deshabilitar el grabado en dicho circuito y además abrir todos los switches de las matrices para impedir el paso de cualquier señal a las extensiones, todo este proceso se realiza en la subrutina MATRIZ, la misma que se analizará en la sección correspondiente a subrutinas de comando.

A continuación se procede a grabar los mensajes de ocupado y espera que se enviarán a través de la línea externa cuando sea



necesario. Para la grabación de estas señales se hace uso de la subrutina GROCES que también se estudiará más adelante.

Seguidamente se enceran los registros de memoria RAM interna que se usan en el desarrollo del programa.



DIAG. 3.10.- Reset de los Circuitos Periféricos

### **3.3.2. RECEPCION DE LLAMADAS A TRAVES DE LINEA EXTERNA**

El análisis de la recepción de llamadas a través de la línea externa, también se hará por bloques separados a pesar de que constituyen un mismo proceso.

#### **3.3.2.1. Detección de Timbrado y Contestador Automático**

Para la recepción de llamadas externas existe a la entrada un detector de señal de timbrado, el cual discrimina la señal de 90V y 25 Hz. de la red y envía una señal al microcontrolador.


Una vez que se han encendido los registros que serán utilizados en el proceso de atención a la línea externa, se enciende el contador de timbrado de tal forma que el sistema tome la llamada después del segundo timbre.

Se detecta timbrado durante tres segundos consecutivos, si en este lapso no ha llegado señal, se vuelven a encender todos los registros y se inicia un nuevo lazo de 3 seg. para la detección.

Si se recibe señal de timbrado se inicia un nuevo lazo de 4 seg. para recibir otra señal de timbre. Pasados los 4 seg. verifica si se han recibido por lo menos dos timbradas. Si solo se ha detectado una, se esperará recibir la segunda durante 3 seg.

De no recibirse el segundo timbre, los registros se encienden y se retorna a las condiciones iniciales. Si se ha recibido, automáticamente el microcontrolador envía una señal que activa el relé para tomar la línea externa y contestar la llamada, esta tarea la lleva a cabo la subrutina UISO10.

Este proceso termina con un intervalo de 80 mseg. que elimina la posibilidad de que el microcontrolador tome como datos válidos cualquier señal de rebote producida por los relés.



DIAG. 3.11 .- Detección de Timbrado y Contestador Automático

### **3.3.2.2. Señal de Aviso para Recibir Código**


El sistema está preparado para recibir un código a través de la línea externa ya sea como tono multifrecuencial o como una sucesión de pulsos. Para esto se dispone de dos detectores diferentes, el Detector de Tonos y el Detector de Pulsos.

El Detector de Pulsos es de uso exclusivo de la línea externa, y constituye un contador de los pulsos que llegan a través de ella. El Detector de Tonos es de uso compartido para atención a la línea externa y para las extensiones. Por lo tanto, cuando se recibe una llamada por línea externa, se espera recibir un código de acceso a una de las extensiones, para ello, el sistema debe tener el Detector de Tonos y de Pulsos conectados a la línea externa.

El microcontrolador discrimina el estado del Detector de Tonos que puede estar ocupado con alguna extensión. Si lo está, se creará un lazo para determinar cuando el detector es liberado. Si está libre o se ha liberado, se setea la bandera ESPCOD que informa que el detector está siendo usado.


A continuación se conecta el Detector de Tonos y Pulsos con la línea externa, esta tarea la realiza la subrutina UIISO20 y debido a que esta acción la realiza un relé, es necesario dejar pasar un intervalo de 500 mseg. para eliminar los rebotes.

La persona que llama, tendrá dos oportunidades para marcar el código de la extensión a la que desea acceder, por lo tanto será necesario setear un contador. Se habilita el chip de mensajes y se lo direcciona a la señal de ocupado pregrabada en él, posteriormente se reproduce dicha señal por un lapso de tiempo de 2 seg., la misma que constituye una señal de aviso para informar que el sistema está listo para recibir el código a marcarse. Si se marca un código antes de recibir esta señal el microcontrolador no podrá detectar el número marcado.



DIAG. 3.12.- Señal de Aviso para Recibir Código

### 3.3.2.3. Recepción del Código de Extensión



DIAG. 3.13 .- Recepción del Código de Extensión

Para la recepción del código de extensión que no se conoce si vendrá como tono o como pulso, es necesario habilitar el Detector de Tonos y encerrar el Contador de Pulsos.

Se provee de dos períodos de tiempo en el que el abonado puede marcar. Cada uno de estos períodos es de 8 seg.


Durante el primer período de tiempo se realiza la lectura del BUFFER0 de cuyos datos de entrada se discrimina el estado de la señal de detección de dato válido que provee el Detector de Tonos. Si no se recibe dicha señal, se discrimina el estado de la señal UPULL del Detector de Pulsos. En caso de ser detectada cualquiera de estas señales se pasa a la recepción del dato con procedimientos diferentes dependiendo del tipo de señal.

Si durante los 8 seg. no se recibe señal alguna, se reproduce a través de la línea externa el mensaje con el directorio de los códigos y propietarios de las extensiones conectadas al sistema.

#### **3.3.2.4. Reproducción del Mensaje Directorio**

Inicialmente se habilita el chip de mensajes a través del transistor TBJ6 en el programa principal, el mismo que permite que el audio no se fugue a través de los canales conectados para las extensiones.

Cada uno de los tres mensajes grabados en los chips conectados en cascada tienen una dirección de inicio diferente y corresponden a la localidad de memoria dentro del primer chip en la que se inició la grabación. Por lo tanto para la reproducción de cualquiera de los mensajes es necesario setear la dirección de inicio. Luego se procede a enviar los datos a través de los latches correspondientes que habilitan la reproducción del mensaje.



DIAG. 3.14 .- Reproducción del Mensaje Directorio



En el primer chip se encuentran los primeros 10 seg. del mensaje ya que en su memoria inicial está el mensaje correspondiente a la señal de ocupado y espera para la línea externa. Una vez concluidos los 10 seg. del mensaje deshabilita el primer chip e inicia la reproducción del mensaje del segundo chip, en el que se encuentra la continuación del mensaje directorio en un espacio de 17 seg., de igual forma, pasados los 17 seg. se deshabilita el segundo chip de mensajes.

Durante la reproducción del mensaje directorio el sistema no detecta ningún tipo de dato, por lo tanto el abonado deberá escuchar el mensaje completo antes de marcar el código de acceso.

Todos los procedimientos de habilitación de los chips de mensajes para grabación o reproducción así como el direccionamiento a localidades de memoria de mensaje, son realizados por subrutinas que se estudiarán detenidamente en este capítulo.


Al concluir el mensaje directorio, se vuelve a enviar una nueva señal de aviso para recibir el código, esperando durante otro período de 8 seg. la recepción de un dato a través de los respectivos detectores.

Si durante el segundo período de espera tampoco se recibe un dato, se produce un salto hacia "fin de la comunicación", apartado estudiado en el numeral 3.3.2.12.

#### **3.3.2.5. Recepción del Código como Tono Multifrecuencial.**

Una vez que el Detector de Tonos ha determinado que a su entrada se encuentra un dato válido, a través de la subrutina DETONO, toma el dato detectado y lo guarda en el registro TONO.

Luego el contenido de este registro es almacenado en DATLE0 que corresponde al registro de trabajo para atención a la línea externa.





DIAG. 3.15 .- Recepción del Código como Tono Multifrecuencial

### 3.3.2.6. Recepción del Código como Sucesión de Pulsos.

Una vez que se ha detectado el primer pulso ( UPUL1 = 1L) a través de la línea externa, se incrementa el contador de pulsos que se encontraba previamente encendido, el mismo que corresponde al registro DATLE0. Los pulsos que llegan a través de línea externa están compuestos de un período de tiempo en nivel alto de voltaje (1L) y el siguiente pulso como un período de igual duración en nivel bajo (0L) que se refleja en la señal UPUL1 que ingresa al microcontrolador.

Se ha observado que nunca estos períodos tienen una duración mayor a 180 mseg., por lo tanto, se configura un contador de 11 lazos de 17 mseg. cada uno. Cada 17 mseg. el microcontrolador detecta si existe o no un cambio de nivel en la señal UPUL1. Si no se detecta un cambio de nivel en esta señal, se verifica si el Detector de Tonos tiene un dato válido a su entrada, pues en ocasiones un tono que ingresa por la línea activa la señal UPUL1 del Detector de Pulsos, pues en realidad, este es un detector de audio. Si este es el caso, el programa saltará a detectar el dato con el procedimiento anterior.





DIAG. 3.16 .- Recepción del Código como Sucesión de Pulsos


Si el Detector de Tonos tampoco recibe un dato válido, se verifica si han pasado los 180 mseg. Si ha pasado dicho tiempo el total de pulsos recibidos corresponde al número marcado.

Si por el contrario, se detecta un cambio de nivel en el valor de UPUL1, 1L a 0L, se incrementa el contador de pulsos y se vuelve a crear un contador de 11 lazos de 17 mseg, para recibir un nuevo pulso. La detección del nuevo pulso es igual a la anterior.

Este proceso de recepción de pulsos se termina cuando la señal UPUL1 se mantiene en el mismo nivel por más de 180 mseg.

### 3.3.2.7. Validez del Dato Recibido.

Una vez que los chips de mensajes son deshabilitados, el microcontrolador desconecta el Detector de Tonos y Pulsos de la línea externa y queda conectado a las extensiones, esta tarea la realiza la subrutina UISO21.



DIAG. 3.17.- Validez del Dato Recibido

A continuación la bandera que informa del estado del Detector de Tonos, ESPCOD es seteada de tal forma que cualquier extensión pueda usarlo.

Para la verificación propiamente del dato recibido se hace uso de la subrutina VALIDE. Si el dato no es válido se pone fin a la

comunicación con el proceso del numeral 3.3.2.12 de lo contrario, se chequea el estado de la extensión solicitada.

### **3.3.2.8. Estado de la Extensión Solicitada por la Línea Externa.**

Con el dato de la extensión a la que se desea acceder, se determina el estado de la misma a través de la subrutina EXTEN, la cual puede indicar si la extensión está ocupada o está disponible.


Si la extensión está ocupada, se envía señal de invitación a marcar por un lapso de 2 seg. como señal de alarma para indicarle a la extensión que tiene una llamada en la línea externa.


A continuación se deja en espera la llamada por 10 seg. adicionales en los que el usuario tendrá tiempo de colgar o no para recibir su llamada. Durante todo este tiempo se enruta señal de espera pregrabada en el chip de mensajes a través de la línea externa, chequeando continuamente el estado de la extensión.

Adicionalmente se debe chequear el estado de la señal EOM1 del chip de mensajes que ingresa por el BUFFER1, para determinar si el ciclo de mensaje de espera grabado terminó, de ser así, deberá esperarse a que la señal EOM1 retorne a su estado original para habilitar nuevamente el chip y enviar otro ciclo de señal.

Si se envía la señal antes de verificar que la señal EOM1 se ha restaurado, el microcontrolador tomará el valor de EOM1 como culminación de un nuevo ciclo y se quedará en un lazo cerrado indefinido.

Si han pasado los 10 seg. y la extensión no ha colgado, se deshabilita el chip de mensajes y se pone fin a la comunicación (3.3.2.12). Si la extensión está libre o se ha liberado durante los 10 seg. posteriores a la señal de alarma, se procede a enviar timbrado.







DIAG. 3.18 .- Estado de la Extensión Solicitada por Línea Externa



### 3.3.2.9. Timbrado a la Extensión Solicitada.





DIAG. 3.19 .- Timbrado a la Extensión Solicitada

Una vez que el chip de mensajes se pone en condiciones iniciales, se enruta señal de timbrado a la extensión solicitada por la línea externa, tarea realizada por la subrutina TIMBRE, por un lapso de 60 seg.


Durante este tiempo, también se envía señal de espera a través de la línea externa con el mismo procedimiento del numeral anterior. De igual forma, cada vez que se termine un ciclo de señal, se deberá verificar que la señal de entrada al microcontrolador EOM1 se restablezca antes de enviar el nuevo ciclo de señal de espera. Este procedimiento se debe considerar siempre que se reproduzcan las

señales de espera u ocupado grabadas en el chip de mensajes varias veces de manera consecutiva.

El microcontrolador deberá chequear permanentemente el estado de la extensión, para retirar el timbrado en el preciso momento que detecta que el auricular se ha levantado, información que está relacionada con los detectores de cierre de bucle ya sea en D.C. durante la pausa o en A.C. durante el timbrado.

Si han pasado los 60 seg. de timbrado y en la extensión no han contestado la llamada, se setea el chip de mensajes a su estado de reposo y se retira la señal de timbrado de la extensión, pasando luego a finalizar la comunicación (3.3.2.12).

### 3.3.2.10. Establecimiento de la Comunicación.



DIAG. 3.20 .- Establecimiento de la Comunicación.

Cuando ya se ha seteado el chip de mensajes y se lo ha deshabilitado para detener la señal de espera que estaba siendo enviada a través de la línea externa, se retira la señal de timbrado de la extensión.

Para establecer la comunicación se hace uso de la subrutina LINEX que crea el camino de conversación entre el abonado llamante y el usuario del sistema. Este camino de conversación lo provee un switch de la matriz de conmutación a la que están conectadas las extensiones, lo que se verá en detalle en el estudio de esta subrutina.


#### **3.3.2.11. Limitación del Tiempo de Uso de la Línea Externa.**


Inicialmente se setea un contador de 3 lazos de 60 seg. cada uno. Durante todo este tiempo, es decir durante los 3 min. el microcontrolador chequea el estado de la extensión para determinar si en algún momento el usuario cierra, en cuyo caso se pasa a terminar la comunicación.

Una vez que han concluido los 3 min. se enruta señal de invitación a marcar a la extensión por un período de 2 seg. como señal de alarma que indica que han pasado 3 minutos de conversación.

Luego el usuario podrá hacer uso de la línea externa por un período de 1 min. adicional, tiempo en el que el microcontrolador continua chequeando el estado de la extensión.

Si a pesar de tener este tiempo extra, el usuario continua usando la línea externa, se procede a dar fin a la comunicación.






DIAG. 3.21 .- Limitación del Tiempo de Uso de la Línea Externa

### 3.3.2.12. Fin de la Comunicación.

La comunicación puede llegar a su final por varias razones, como se ha visto a lo largo de la descripción de esta parte del programa: porque el dato recibido no fue válido, la extensión solicitada se encontraba ocupada, porque luego de establecerse la comunicación se detectó una apertura del bucle de la extensión, o porque se terminó el tiempo de uso de la línea externa.

En cualquiera de estos casos, es necesario enviar señal de ocupado al abonado que realizó la llamada pues aún cuando dicha persona haya cerrado también su teléfono, el sistema no podrá detectar este hecho, por lo tanto se ha considerado que el número de ciclos de señal de ocupado que se envía sea bajo.




DIAG. 3.22 .- Fin de la Comunicación

Una vez que se ha terminado de enviar varios ciclos de esta señal, el chip de mensajes retorna a su estado inicial, y el microcontrolador envía la señal para restaurar la línea externa, de tal forma que quede disponible para otro usuario. A continuación se abre el switch de la matriz de conmutación que conecta la línea externa con la extensión.

### 3.3.2.13. Restricción de Uso de la Línea Externa.

La extensión que ha usado la línea externa queda bloqueada para su uso inmediato por un período de 3 min., para ello, el código de dicha extensión es cargado en el registro EXLIM.



DIAG. 3.23 .- Restricción de Uso de la Línea Externa

Sin embargo, cabe señalar que su limitación puede tener una duración menor a dicho tiempo puesto que antes de cumplirse los 3 min. otra extensión puede hacer uso de la línea externa tomando el lugar de la primera, ya que únicamente se limita a la última extensión que ha usado la línea externa.



Por tanto, cada vez que se carga el registro EXLIM con el código de alguna extensión, se deberá también actualizar los registros de tiempo que nos permitan temporizar los 3 min. de restricción.

### 3.3.3. LINEAS INTERNAS: ATENCION A UNA EXTENSION SOLICITANTE.

El sistema provee de dos líneas diferentes de atención a las extensiones. Es decir que está en capacidad de detectar simultáneamente dos extensiones que solicitan servicio de comunicación a otra extensión o a través de línea externa.

Durante el análisis de esta parte del programa se hará referencia a una sola línea interna para atención a una extensión solicitante puesto que la otra línea trabaja de manera idéntica y con las mismas subrutinas, diferenciándose únicamente en los registros de trabajo que utilizan. Por lo tanto, a continuación se muestra una tabla con los registros correspondientes a cada línea.

Función	1ra. Línea	2da. Línea
Puntero del estado del programa	PINTER	SINTER
Extensión solicitante	DATEX0	DATEX2
Código solicitado	DATEX1	DATEX3
Registro de conteo de pulsos	PULSO	SULSO
Registro del tipo de teléfono (T/P)	TIPTTEL	TIPTTE
Registro de temporización (alto)	HTEMP	TEMP1
Registro de temporización (bajo)	LTEMP	TEMP0
Reg. de dirección de núm. telef a marcar	NUMTEL	SUMTEL
Registros auxiliares	R2 y R3	R4 y R5

TABLA 3.32 .- Registros de las Dos Líneas Internas


#### 3.3.3.1. Detección de la Extensión Solicitante.

Inicialmente se enceran todos los registros y banderas correspondientes a la línea interna para atender a una extensión.

A través de la subrutina ESTADO detecta una extensión levantada y que no está siendo atendida o que no forma parte de

ninguna conversación en proceso. Si ninguna extensión es detectada, se crea un lazo de detección desde el inicio hasta encontrar una.

Si se detecta una extensión sin atender, el código de la extensión levantada se carga en el registro DATEX0 que de ahora en adelante se conocerá como extensión solicitante. Luego se crea un lazo de 17 mseg. para eliminar rebotes que pueden producirse por el cierre de bucle de la extensión detectada.




#### 3.24.- Detección de la Extensión Solicitante

##### 3.3.3.2. Atención a la Extensión Solicitante.

Como se mencionó anteriormente el Detector de Tonos es usado por todas las extensiones y la línea externa y puede estar ocupado atendiendo otra comunicación. Por lo tanto, primero se enruta

señal de espera a la extensión solicitante y se verifica si el Detector de Tonos está disponible.



DIAG. 3.25.- Atención a la Extensión Solicitante

Si el Detector de Tonos no está libre, el programa se queda en un lazo hasta que el detector se libere, sin embargo también dentro de este lazo existe una rutina de chequeo del estado de la extensión solicitante, ya que es posible que el usuario cierre su teléfono durante la espera, en cuyo caso, se salta a finalizar este proceso encerando los

registros correspondientes y liberando esta línea para iniciar una nueva operación.

Si el detector está libre o se ha liberado, se retira la señal de espera de la extensión solicitante y pasa a la siguiente fase.


### **3.3.3.3. Inicio de la Recepción del Código**


Se retira la señal de espera de la extensión del usuario y se setea la bandera de estado del Detector de Tonos para que su acceso esté negado para otro tipo de comunicación, a continuación se conecta el detector a la extensión solicitante, en espera de un código. Cabe señalar que en este caso ingresará al detector una señal de invitación a marcar en contrafase que anule la primera.

Para informarle al usuario que el sistema está listo para la recepción, se enruta señal de invitación a marcar a dicha extensión y por un lapso de 16 seg. se procede a leer los datos que ingresan al microcontrolador para determinar el momento en que llega un dato válido. Si no es detectado, se chequea el estado del bucle de la extensión por si llega un pulso.

Si se detecta el dato como un tono multifrecuencial se procede a la lectura del mismo. Si se lo detecta como una sucesión de pulsos se inicia el conteo de ellos y se los almacena en el registro PULSO.

Si pasados los 16 seg. no se ha recibido dato alguno, se libera el detector de tonos desconectándolo de la extensión y seteando la bandera ESPCOD para indicar que este ha sido liberado, además se retira la señal de invitación a marcar en contrafase que estaba ingresando al detector.





DIAG. 3.26 .- Inicio de la Recepción del Código


#### 3.3.3.4. Recepción del Código como Tono Multifrecuencial.

Una vez que se reconoce la llegada de un dato válido al detector, se retira la señal de invitación a marcar de la extensión y se procede a leer el dato que ingresa al microcontrolador desde el Detector de Tonos.

Se retira la señal de invitación a marcar en contrafase a través de la señal correspondiente a TBJ5. El código recibido se carga en el registro DATEX1 para luego ser analizado.

Finalmente se registra en TIPTTEL el tipo de teléfono desde el cual se marcó el código, en este caso, se setea como un teléfono de


tonos, información que nos servirá en lo posterior principalmente para determinar el procedimiento que debe seguirse en la marcación del número telefónico si se desea acceder a la línea externa, o para el número de código si se accede a la grabación y reproducción del mensaje por razones de mantenimiento.




DIAG. 3.27 .- Recepción del Código como Tono Multifrecuencial

### 3.3.3.5. Recepción del Código como Sucesión de Pulsos.

Cuando se determina que el código marcado por la extensión llega en forma de pulsos, se setea la bandera del tipo de teléfono de la extensión, en este caso deberá indicar que corresponde a un teléfono de pulsos.







DIAG. 3.28 .- Recepción del Código como Sucesión de Pulsos

Se desconecta el Detector de Tonos de la extensión, se retiran la señales de invitación a marcar original (de la extensión) y en contrafase (del detector). La bandera del estado del detector se setea de manera que esté disponible para ser usada en otro proceso de comunicación.

Se setea un contador de 5 lazos de 17 mseg. cada uno con el fin de monitorear la duración del pulso, el mismo que se compone de

dos semiperíodos, uno con el bucle cerrado y otro con el bucle abierto. También por pruebas se ha comprobado que nunca un semiperíodo es mayor a 80 mseg., de ahí la necesidad de configurar este contador.

Durante todo este tiempo se chequea, cada 17 mseg. el cambio de estado del bucle de 0L a 1L. Si el cambio no se produce durante este período se salta a finalizar la comunicación, pues significa que la extensión solicitante cerró su teléfono.

Si se produce el cambio, se incrementa el contador de pulsos y se vuelve a setear el contador de lazos para el nuevo semiperíodo que tiene la misma duración que el anterior. En este caso se deberá determinar el cambio de bucle de 1L a 0L, y cuando se lo detecte, se retorna al proceso anterior. Si durante los 80 mseg. no se detecta el cambio significará que han llegado todos los pulsos correspondientes al número marcado.

Únicamente los cambios de 0L a 1L determinan la detección de un pulso completo, por lo tanto solo en este caso el contador de pulsos se incrementa.

### 3.3.3.6. Validez del Dato Recibido.

El dato que se recibe ya sea por tono multifrecuencial o por pulsos, determina el tipo de servicio que el usuario está solicitando, pues tiene tres opciones:


Tipo de Servicio	Código
Comunicación con otra extensión (intercomunicación).	1,4,7,0
Acceso al modo de mantenimiento del mensaje directorio	2 / 23
Acceso a la línea externa	9

TABLA 3.33 .- Acceso a los Diferentes Tipos de Servicio

Se determinará la validez del código recibido dependiendo de la extensión que lo haya marcado, pues si un usuario marca el código de su propia extensión, o cualquier usuario que no sea el de la

extensión 1 marca el código para acceder al modo de mantenimiento del mensaje directorio, el sistema lo rechazará pues toma dicho dato como no válido.

Para el análisis de la validez del código se hace uso de la subrutina VALIDO, la misma que seteará las banderas que determinan el tipo de servicio.





DIAG. 3.29 .- Validez del Dato Recibido

### 3.3.3.7. Proceso de Intercomunicación.

El proceso de intercomunicación se ha dividido también en varios subprocesos que serán estudiados a continuación.

a) Timbrado a la Extensión.





**DIAG. 3.30 .- Timbrado a la Extensión**

Se libera el Detector de Tonos seteando la bandera correspondiente para indicar que está disponible. A continuación se verifica el estado de la extensión solicitada, si no está libre se salta a terminar con el proceso de intercomunicación (3.3.3.10).


Si la extensión solicitada está libre se enruta señal de timbrado y a la extensión solicitante, señal de espera por un período de 60 seg., tiempo durante el cual se está chequeando continuamente si contestan la llamada y si el usuario que llamó tiene su extensión levantada.

Si cumplidos los 60 seg. de timbrado, la llamada no es contestada, o por otro lado, el usuario llamante cierra su teléfono antes de cumplirse el tiempo, se retiran las señales de timbrado y espera de las extensiones respectivas y se produce un salto para terminar con la comunicación (3.3.3.10) enrutando señal de ocupado a la extensión solicitante en el primer caso.

Si la llamada es contestada, en cambio se procede a establecer la comunicación entre las dos extensiones.

### b) Establecimiento de la Intercomunicación.

Antes de conectar a las dos extensiones se debe retirar la señal de timbrado de la extensión solicitada y de espera de la extensión solicitante, luego, a través de la subrutina INTERC las dos extensiones quedan conectadas.




DIAG 3.31 .- Establecimiento de la Intercomunicación

### c) Estado de las Extensiones.

Cuando la extensión solicitada levanta el auricular para tomar la llamada se producen rebotes, por lo tanto será necesario dejar un intervalo de 65 mseg. antes de chequear el estado de las extensiones

para eliminar la posibilidad de que el microcontrolador tome estos datos como válidos.

La comunicación entre dos extensiones no tiene limitación de tiempo, por lo tanto, se debe revisar el estado de la una y la otra en un lazo cerrado hasta que una de ellas cierre el teléfono de su extensión. Cualquiera de las dos extensiones puede terminar el proceso de intercomunicación.




DIAG. 3.32.- Estado de las Extensiones

d) Fin de la Intercomunicación.

Cuando una de las dos extensiones ha cerrado, la que todavía tiene su auricular levantado escuchará señal de ocupado a través de él. Las dos extensiones se desconectan físicamente al abrirse el switch de la matriz de conmutación que les provee del camino de conversación.

Se crea un lazo cerrado que determina el momento en el cual la otra extensión cierra, entonces se retira la señal de ocupado y se pasa a encerrar los registros para poner fin a la comunicación (3.3.3.10).



DIAG. 3.33 .- Fin de la Intercomunicación



### **3.3.3.8. Proceso de Administración del Mensaje Directorio**

La opción de ingresar al modo de mantenimiento para la grabación o reproducción del mensaje directorio propio del sistema está dada únicamente para la extensión 1.


Si el usuario desea acceder al modo de programación debe marcar el código 23 dentro de un período determinado de tiempo. Si su deseo es escuchar el mensaje pregrabado con anterioridad, debe marcar únicamente el número 2 y esperar que el mensaje sea reproducido.

#### **a) Ingreso al Modo de Mantenimiento.**

Si el código marcado por la extensión 1 es el 2, se ingresa automáticamente al modo de mantenimiento del mensaje directorio. Ya sea para escuchar o grabar el mensaje, la extensión debe estar conectada a la línea externa, tarea que realiza la subrutina LINEX.

Inicialmente no se conoce si llegará un segundo dígito para acceder al modo de grabación, por lo tanto se habilita el Detector de Tonos conectado todavía a la extensión de manera que pueda recibir datos limpios de señal de invitación a marcar, puesto que esta ha sido ya retirada.

Dependiendo de si el teléfono es de tonos o de pulsos, se utilizará una rutina diferente para su detección dentro del programa principal.




DIAG. 3.34.- Ingreso al Modo de Mantenimiento

**b) Recepción del Segundo Dígito como Tono Multifrecuencial.**

El sistema únicamente provee de un espacio de 3 seg. para que el usuario ingrese el segundo dígito para entrar a la grabación del mensaje. Durante todo este tiempo se leen los datos que ingresan a través del BUFFER0 para detectar la señal de recepción de un dato válido al Detector de Tonos.

Si el dato no llega en 3 seg., se supone que el usuario desea únicamente escuchar el mensaje. Si llega el dato, se desconecta el detector de la extensión 1 y salta a verificar el dato recibido.





DIAG. 3.35 .- Recepción del Segundo Dígito como Tono Multifrecuencial

### c) Recepción del Segundo Dígito como Sucesión de Pulsos.

La detección del segundo dígito como una sucesión de pulsos se hace bajo el mismo procedimiento que la recepción del primer dígito, con la diferencia de que en este caso no es necesario revisar el Detector de Tonos puesto que no hay posibilidad alguna de que el dato ingrese a través de él como se daba en el caso anterior.

Si el dato es recibido dentro de los 3 seg. posteriores a la recepción del primer dígito se pasa a determinar si corresponde al código correcto, si no se recibe, se reproduce el mensaje grabado previamente.






DIAG. 3.36 .- Recepción del Segundo Dígito como Sucesión de Pulsos

#### d) Validez del Segundo Dígito.


El dato recibido ya sea como tono multifrecuencial o como una sucesión de pulsos debe corresponder al número 3, de lo contrario se considera como un dato errado.

Si el dato es válido se ingresa al modo de grabación usando la subrutina GRABA que se verá más adelante. Si el dato es erróneo se pone fin a este proceso (3.3.3.10).



DIAG. 3.37 .- Validez del Segundo Dígito

e) Reproducción del Mensaje.



DIAG. 3.38 .- Reproducción del Mensaje


Una vez que se habilitan los chips de mensajes de manera que se elimine la pérdida de la señal de audio, se llama a la subrutina PRIMEN que es la encargada de reproducir en cadena los mensajes correspondientes al directorio pregrabado en los dos chips.

Al retorno de la subrutina, se procede a deshabilitar los chips de mensajes y dar fin a este proceso como se vio en el numeral anterior.

### 3.3.3.9. Proceso de Comunicación a Través de la Línea Externa.

Cualquiera de las extensiones puede acceder a la línea externa marcando el dígito 9. Los pasos para este acceso se describen a continuación.

#### a) Acceso a la Línea Externa.



DIAG. 3.39.- Acceso a la Línea Externa

Para permitir el uso de la línea externa a una extensión, previamente se debe verificar que la línea se encuentre libre y que la extensión solicitante no se encuentre restringida para su uso. Esta tarea la realiza la subrutina LELIB.

Si la línea está ocupada con otra extensión, o la extensión solicitante está limitada para el uso de la línea externa, se libera el Detector de Tonos seteándolo como disponible y se lo desconecta de la extensión.

A continuación se pasa a dar fin a la comunicación. Si es posible el acceso a la línea externa, se determina el tipo de teléfono desde el cual se recibió el código, si es de tonos (literal b) o pulsos (literal c) pues tiene un tratamiento diferente.


#### **b) Llamada a través de la Línea Externa con Teléfono de Tonos.**

Si el teléfono del usuario es de tonos, la marcación del número telefónico se hace directamente sobre la línea, por lo tanto, el microcontrolador envía la señal correspondiente para cerrar el relé que la toma. Seguidamente se la conecta con la extensión solicitante a través de la subrutina LINEX.

Aún cuando la marcación se hace de manera directa, el microcontrolador deberá almacenar los números marcados pues es necesario verificar que la llamada sea de tipo local. Por lo tanto, el Detector de Tonos es conectado a la extensión.

Se crea un lazo de detección de dato válido para determinar el momento en que la señal recibida anteriormente (código 9) es borrada del detector, de manera que sea posible recibir los nuevos dígitos marcados.







DIAG. 3.40 .- Conexión de la Línea Externa con una Extensión de Tonos

**Recepción del Número Telefónico desde Extensión de Tonos.-** El sistema le provee al usuario de un período aproximado de 10 seg. para recibir cada dígito del número telefónico. Durante este tiempo el microcontrolador lee los datos que ingresan a través del BUFFER0 para determinar el momento en que llega un dato válido.

Cuando se detecta el primer dígito, se carga en un registro (R3) la dirección de la posición de memoria donde será almacenado (NUMER1). Entonces el dígito es recibido y almacenado en dicha

localidad. Posteriormente se incrementa el contenido de R3 apuntando a la siguiente localidad de memoria (NUMER2).






DIAG. 3.41 .- Recepción del Número Telefónico desde Extensión de Tonos

Se verifica si se recibieron los seis dígitos. de no ser así, se crea un nuevo lazo de lectura del BUFFER0 para determinar el momento en que el dato recibido se borra y es posible recibir el siguiente dígito.

Cuando se recibe el nuevo dato, se lo guarda en la localidad apuntada por el registro R3 (NUMER2), y se incrementa su valor para apuntar a la siguiente localidad (NUMER3). De ahí el proceso se vuelve repetitivo hasta recibir los 6 dígitos del número telefónico.

Si se ha recibido el número completo, se pasa a verificar el tipo de llamada que el usuario ha realizado.

Durante todo el tiempo de la recepción de dígitos el microcontrolador está revisando el estado de la extensión solicitante, pues el usuario puede cerrar en cualquier momento. Si esto sucede, o por otro lado, si antes de recibir un dígito el tiempo previsto para el efecto ha transcurrido, el microcontrolador envía la señal para restaurar la línea externa a su estado inicial, y libera el Detector de Tonos desconectándolo de la extensión y seteando la bandera que indica que éste se encuentra disponible. Adicionalmente desconecta la extensión de la línea externa.




DIAG. 3.42.- Llamada Incompleta

**Tipo de Llamada.** - Desde todas las extensiones es posible únicamente hacer llamadas locales, por esta razón, siempre que se haga una llamada a través de la línea externa, el número marcado es analizado para determinar el tipo de llamada.

El proceso de verificación lo realiza la subrutina DISTAN. Si la llamada es local se salta a la limitación del tiempo de uso de la línea

externa en el literal d). Si la llamada no es local, se pone fin a la llamada rechazando el intento.




3.43.- Tipo de Llamada

### c) Llamada a través de la Línea Externa con un teléfono de Pulsos

A diferencia del proceso anterior, si la llamada se realiza con un teléfono de pulsos, ésta no se realiza directamente sobre la línea, sino que el número marcado por el usuario se almacena y luego el microcontrolador lo reproduce sobre la línea usando el relé que la controla.

**Detección del Primer Pulso del Número Telefónico .-** Debido a que el sistema ya conoce que el teléfono que se usa para la marcación es de pulsos, y la línea no se conecta directamente a la extensión, se debe proveer de señal de invitación a marcar interna proporcionándole al usuario un período de 16 seg. para que marque el primer dígito. Si durante dicho tiempo no se recibe ninguna señal, se pone fin a la comunicación (3.3.3.10).



DIAG. 3.44.- Detección del Primer Pulso del Número Telefónico

Si se detecta un cambio en el bucle de la extensión solicitante, se encera el contador de pulsos y se carga al registro R3 con la dirección de la localidad de memoria del primer dígito (NUMER1). La

señal de invitación a marcar se retira de la extensión y se procede a recibir los seis dígitos.

**Recepción de los Dígitos del Número Telefónico.** - En general la detección de pulsos de un mismo dígito funciona de manera idéntica a como se vió en la detección del código marcado desde la extensión.


Un pulso se forma por dos semiperíodos de 80 mseg. El chequeo de cambio del bucle se hace únicamente al final de los lazos cortos de 17 mseg. Se considera un pulso en el cambio de UBUC de 1L a 0L, por lo tanto sólo en este caso el contador se incrementa.

Si el bucle se queda en 0L por más de 80 mseg. significa que los pulsos correspondientes al número marcado ya han sido recibidos y que el siguiente corresponderá a un nuevo dígito.


Si el bucle se queda en 1L por más de 80 mseg. significa que la extensión solicitante ha cerrado, en cuyo caso deberá darse por terminada la comunicación.

El tiempo de pausa que puede existir entre dígito y dígito es de 10 seg. y si por alguna razón dicho tiempo es superado antes de marcar los 6 dígitos correspondientes al número telefónico, se procederá como en el caso anterior.

Los dígitos recibidos se almacenan de la misma forma como en el caso de la recepción por tonos. Se asigna a cada dígito una localidad de memoria fija para ser almacenado, de esta manera posteriormente estos números se analizan y son reproducidos por el microcontrolador.








DIAG. 3.45 .- Recepción de los Dígitos del Número Telefónico

## Tipo de Llamada. -



DIAG. 3.46.- Tipo de Llamada

A través de la subrutina DISTAN se determina si los números marcados corresponden a una llamada local o no. Si no lo es, se pone fin a la comunicación impidiendo que dicha llamada se realice.

Si es una llamada local, se enruta señal de espera a la extensión solicitante, se toma la línea externa y se espera a recibir el tono de invitación a marcar de la línea externa. Mientras tanto, el microcontrolador verifica el estado de la extensión, pues el usuario puede cerrar su teléfono en cualquier momento, en cuyo caso, se dará por terminada la comunicación.


**Reproducción de los Dígitos Marcados.** -De la misma forma como se almacenaron los dígitos recibidos, ahora van a ser reproducidos por el microcontrolador haciendo uso del relé que controla el estado de la línea externa.


Se carga en el registro R2 la dirección de la localidad de memoria donde se encuentra el primer dígito (NUMER1); a su vez, en el registro NUMTEL se carga el contenido de dicha localidad, este será el contador de los pulsos que se envíen a través de la línea externa.

Los pulsos se componen de dos semiperíodos de 50 mseg. cada uno, el primero en 1L y el segundo en 0L, al final de cada pulso se decrementa el contenido del registro NUMTEL hasta llegar a cero.

Para cargar a este registro el siguiente dígito, el registro R1 se incrementa apuntando a la siguiente localidad de memoria cuyo contenido es cargado nuevamente en NUMTEL. Este proceso se repite hasta llegar al sexto dígito.

En la reproducción del número telefónico, la pausa entre los dígitos es de 500 mseg. Cuando ya se ha marcado el número completo, se retira la señal de espera de la extensión solicitante y se la conecta a la línea externa.






Diag. 3.47 .- Reproducción de los Dígitos Marcados


#### d) Limitación del Tiempo de Uso de la Línea Externa.

Una vez que la llamada se encuentra en proceso, se deberá controlar el tiempo de uso de la línea, para ello se usa el mismo procedimiento que en la limitación para llamadas que ingresan al sistema.

Inicialmente se provee de 3 min. de comunicación, pasados los cuales se envía una señal de alarma (señal de invitación a marcar por 2 seg.) a la extensión indicándole que únicamente tiene 1 min. adicional de uso de la línea.


Durante todo el tiempo (4 min.), se controla el estado de la extensión, es decir si está levantada o ha cerrado. Si cierra antes de dicho tiempo, o en su defecto, se supera dicho tiempo, se pone fin a la llamada.





DIAG. 3.48 .- Limitación del Tiempo de Uso de la Línea Externa

e) Fin de la Llamada




DIAG. 3.49 .- Fin de la Llamada

Para poner fin a una llamada por línea externa se restaura la línea externa a su posición original, cortando la llamada. Adicionalmente la extensión es desconectada de la línea externa, así como del Detector de Tonos, pues en el caso de que la llamada haya sido por tonos y sea rechazada (por ser de larga distancia), el detector se halla conectado a la extensión.

#### f) Restricción de Uso de la Línea Externa

Cualquier extensión que haya hecho uso de la línea externa debe quedar restringida para su uso inmediato por un lapso de 3 min. Por lo tanto, el código de la extensión solicitante se carga en el registro de extensión restringida EXLIM y se actualizan los registros contadores del tiempo de restricción.



#### 3.50.- Restricción de Uso de la Línea Externa


##### 3.3.3.10. Fin de la Comunicación.

A esta parte del programa llegan muchas de las llamadas que no han podido ser procesadas. Entre ellas están, las extensiones que levantaron el auricular y luego de recibir señal de invitación a marcar no lo hicieron. Por esta razón, lo primero que se hace es retirar



esta señal de la extensión, seguidamente se debe enrutar señal de ocupado a esta extensión, controlando el momento en que cierra para retirar la señal.

Finalmente se procede a encerar todos los registros usados en la atención a esta línea interna.



Diag. 3.51 - Fin de la Comunicación

## 3.4 SUBROUTINAS DE COMANDOS

Muchas de las tareas descritas en el programa principal son realizadas por subrutinas, las mismas que de acuerdo a la función que desempeñan se han clasificado en subrutinas de comandos, de grabación y reproducción de mensajes y subrutinas auxiliares.

Se consideran subrutinas de comandos todas aquellas que de alguna manera generan señales al microcontrolador o las reciben de él para activar o desactivar un circuito. En este caso las subrutinas que tienen estas funciones son:

### 3.4.1. LECTURA DE SEÑALES: HABILO, HABIL1 Y HABIL5

Principalmente hay tres subrutinas de control para el tratamiento de entrada de datos: HABILO, HABIL1 y HABIL5. Cada una de ellas permite el ingreso de las señales conectadas a los diferentes buffers hacia el microcontrolador a través del Puerto P0, por lo tanto, antes de la lectura, este debe setearse de tal forma que todos sus pines se pongan a un nivel alto de voltaje (1L).

Durante todo el tiempo los buffers se encuentran en alta impedancia y el microcontrolador habilita únicamente un buffer a través de uno de los pines del Puerto P2, permitiendo que los datos a la entrada del buffer, pasen al Puerto P0.

Una vez que los datos han ingresado, son almacenados en un registro para su tratamiento y el microcontrolador deshabilita el buffer colocándolo en alta impedancia nuevamente.

Estas subrutinas difieren principalmente en el buffer que es habilitado, el pin del Puerto P2 que lo habilita y el registro donde se almacenan los datos recibidos. Esta información se presenta en la tabla a continuación.


	HABILO	HABIL1	HABIL5
Buffer de trabajo	BUFFER0	BUFFER1	BUFFER5
Pin del Puerto P2 para habilitación	P2.0	P2.1	P2.7
Registro de trabajo	CHIP0	CHIP1	CHIP5

TABLA 3. 34 .- Parámetros de las Subrutinas de Lectura de Datos

Las señales conectadas a los pines de entrada de cada uno de los buffers son las siguientes:

	BUFFER0	BUFFER1	BUFFER5
P.0	DV (Det. Tonos)	-	UBUC1 (Bucle DC en ext. 1)
P.1	D0 (Det. Tonos)	EOM2 (Mensajes 2)	UBUC2 (Bucle DC en ext. 4)
P.2	D1 (Det. Tonos)	EOM1 (Mensajes 1)	UBUC3 (Bucle DC en ext. 7)
P.3	D2 (Det. Tonos)	-	UBUC4 (Bucle DC en ext. 0)
P.4	D3 (Det. Tonos)	-	UBUTIM1 (Bucle AC en ext. 1)
P.5	APULL1 (Det. Timbre)	-	UBUTIM2 (Bucle AC en ext. 4)
P.6	UPUL1 (Det. Pulsos)	-	UBUTIM3 (Bucle AC en ext. 7)
P.7	DET1 (Det. 425 Hz)	-	UBUTIM4 (Bucle AC en ext. 0)

TABLA 3.35 .- Señales de Entrada a Través de los Buffers



DIAG 3.52 .- Subrutina de Lectura de Señales : HABILO

El diagrama de flujo que se muestra corresponde a la subrutina HABILO. Los diagramas de las otras dos son semejantes considerando las diferencias que ya se han determinado.

### 3.4.2. ENVIO DE SEÑALES: HABIL2, HABIL3 Y HABIL4

Hay tres subrutinas de control para el envío de datos a través de los latches cuyas entradas están conectadas al microcontrolador: HABIL2, HABIL3 y HABIL4. Antes de la escritura, el Puerto P0 debe cargarse con los datos a transmitirse, los mismos que se encuentran en un registro correspondiente a cada latch.

El microcontrolador habilita únicamente el latch a través del cual debe salir la información por medio de uno de los pines del Puerto P2, permitiendo que los datos a la salida del Puerto P0 pasen al latch y se mantengan allí hasta que sean modificados. Así, cuando los datos son cargados en el latch, este es deshabilitado.

Cada una de estas subrutinas habilita un latch diferente a través de un pin del Puerto P2 y posee un registro donde se almacena el último dato enviado, por lo tanto, si se desea modificar una de las señales conectadas al latch, solo deberá variar el valor del bit correspondiente a esa señal.

	HABIL2	HABIL3	HABIL4
Latch de trabajo	LATCH2	LATCH3	LATCH4
Pin del Puerto P2 para habilitación	P2.2	P2.3	P2.4
Registro de trabajo	CHIP2	CHIP3	CHIP4


TABLA 3. 36 .- Parámetros de las Subrutinas de Escritura de Datos

Las señales correspondientes a los pines de salida de cada uno de los latches conectados al Puerto P0, se muestran en la siguiente tabla:

	LATCH2	LATCH3	LATCH4
P.0	USELA (Mat. Conmut.)	UTIM1 (Timbre ext. 1)	A2 (Direc Mensajes 1)
P.1	USELB (Mat. Conmut.)	UTIM1 (Timbre ext. 4)	A3 (Direc Mensajes 1)
P.2	USELC (Mat. Conmut.)	UTIM1 (Timbre ext. 7)	A4 (Direc Mensajes 1)
P.3	USELD (Mat. Conmut.)	UTIM1 (Timbre ext. 0)	A6 (Direc Mensajes 1)
P.4	STROBE1 (Mat. Conmut.)	CLEAR (Cont. de Pulsos)	P/R (Mensajes 2)
P.5	STROBE2 (Mat. Conmut.)	UIISO1 (Relé de L.E.)	PD (Mensajes 2)
P.6	DATIN (Mat. Conmutac.)	UIISO2 (Relé Det. T/P)	CE (Mensajes 2)
P.7	EN1 (Detector de Tonos)	REC (Mensajes 1)	PLAYE (Mensajes 1)

TABLA 3.37 .- Señales de Salida a Través de los Latches

El diagrama de flujo que se muestra a continuación corresponde a la subrutina HABIL2. Para las otras dos subrutinas se deben hacer las consideraciones anotadas.




DIAG 3.53 .- Subrutina de Escritura de Señales : HABIL2

### 3.4.3. CONTROL DEL RELE DE LINEA EXTERNA: UIISO10 E UIISO11

Estas dos subrutinas controlan el estado de la línea externa a través del relé conectado a ella. Se lo usa en la recepción y salida de llamadas a través de la línea.

En cualquiera de los dos casos el microcontrolador enviará la orden a través de la señal UISO1. Para activar el relé que tome la línea, se debe enviar un 0L y de ello se encarga la subrutina UISO10. Para restaurarla es necesario enviar un 1L, tarea realizada por la subrutina UISO11.

Como se dijo anteriormente, a cada uno de los latches le corresponde un registro donde se almacena el último dato enviado. Estas subrutinas varían el contenido del bit 5 de CHIP3 correspondiente a la señal UISO1. En el caso de UISO10, se encera el bit y en el caso de UISO11 se setea.




DIAG 3.54 .- Control Para Tomar la Línea Externa : UISO10

#### 3.4.4. CONTROL DE CONEXION DEL DETECTOR DE TONOS Y PULSOS CON LA LINEA EXTERNA: UISO20 E UISO21

Como en el caso anterior, estas dos subrutinas controlan un relé. Este permite la conexión o desconexión del Detector de Tonos y Pulsos a la línea externa.

El microcontrolador envía la orden a través de la señal UISO2. Para activar el relé que conecte los detectores a la línea para la recepción de un código, se envía un 0L y de ello se encarga la subrutina UISO20. Para desactivar el relé se envía un 1L, de tal forma que los detectores se conectan a las líneas de extensión, esto lo realiza la subrutina UISO21.



DIAG 3.55 .- Conexión del Det. de Tonos/Pulsos a la L. E. : UISO20

El bit correspondiente a la señal UISO2 es el bit 6 del registro CHIP3, por lo tanto este será el único bit que varíe su valor en estas subrutinas.

### 3.4.5. CONTROL DE LAS MATRICES DE CONMUTACION: STROB1, STROB2, DATIN1, DATIN0 Y MATRIZ

Existen cuatro subrutinas que controlan el funcionamiento de las dos matrices de conmutación a través de las cuales se envían señales a las extensiones o permiten la conexión de una extensión con otro sistema como línea externa, detectores, entre extensiones, etc.


### 3.4.5.1. Control de los Switches de las Matrices de Conmutación

Las Matrices de Conmutación son arreglos de switches en 4 filas y 4 columnas, los mismos que pueden estar abiertos o cerrados para permitir o impedir el paso de una señal o la conexión con una extensión.

Una de las señales que ingresan a las matrices es DATIN, si este dato es 1L, el switch correspondiente a la dirección anotada en los pines USELA, USELB, USELC y USELD se cierra, si el dato es 0L, el switch se abre.

La subrutina DATIN1 se encarga de cerrar switches y la subrutina DATIN0 de abrirlos, variando el contenido del bit 6 del registro CHIP2, bit al que le corresponde dicha señal.

Una vez que se ha variado este bit en el registro, se habilita el LATCH2 para que el dato pase a la salida del mismo y permanezca así hasta que sea modificado nuevamente.



DIAG. 3.56 .- Cerrar Switch de la Matriz de Conmutación




### 3.4.5.2. Habilitación de las Matrices de Conmutación

Antes de habilitar la matriz, en sus pines de entrada debe constar previamente la dirección del switch que se cerrará o abrirá dependiendo del valor cargado en el pin DATIN como se pudo observar en el numeral anterior.

Las subrutinas que habilitan y deshabilitan las matrices de conmutación son STROB1 para la primera matriz a través del bit 4 del registro CHIP2 y STROB2 para la segunda, a través del bit 5 del mismo registro.


La matriz se habilita por un período de tiempo cortísimo en el que los datos ingresan y se realiza la operación indicada en el switch seleccionado. A continuación la matriz se deshabilita.



DIAG. 3.57 .- Habilitación de la Matriz de Conmutación 1

La diferencia por lo tanto entre las subrutinas STROB1 y STROB2 es que la señal de habilitación para cada matriz se envía a través de un pin diferente del Puerto P0.

### 3.3.5.3. Reset de los Switches de las Matrices de Conmutación



DIAG. 3.58 .- Reset de las Matrices de Conmutación

Cuando el sistema es encendido, el estado de los switches de las Matrices de Conmutación es indeterminado. Esta subrutina se encarga de abrir todos los switches impidiendo el paso de señales a las extensiones o conexiones de las mismas con otros elementos del sistema o entre sí.

Se habilitan las dos matrices al mismo tiempo seteando los bits 4 y 5 del LATCH2, adicionalmente el bit correspondiente a la señal DATIN se pone a 0L para que los switches sean abiertos.

Inicialmente se apunta a la dirección 0000 en el acumulador, y se envían estos datos a la entrada de las matrices, produciéndose la apertura de los dos switches correspondientes a dicha dirección en las dos matrices al mismo tiempo.

El número total de switches es de 16 por cada matriz, por lo tanto se crea un contador de 15 vueltas para abrir los 15 restantes. En cada vuelta se incrementa el acumulador de manera que se apunta a la siguiente dirección, y por lo tanto a los dos siguientes switches, como el valor de DATIN no ha sido cambiado, y las dos matrices siguen habilitadas, en cada vuelta se abren los dos siguientes switches hasta llegar al total. Cuando se han cumplido las 15 vueltas, se encera la salida del LATCH2 deshabilitando las dos matrices y dejando abiertos todos los caminos de comunicación.

#### **3.4.6. ENVIO DE SEÑALES A LAS EXTENSIONES A TRAVEZ DE LAS MATRICES DE CONMUTACION: OCUPAD, MARCAR, ESPERA.**

Los generadores de las señales de ocupado, invitación a marcar y espera están entregando señal permanentemente, la misma que es enrutada o retirada de cualquier extensión a través de los switches de la Matriz de Conmutación 1 que provee el camino de paso.

Si se desea enviar señal a la extensión, antes de llamar a la subrutina correspondiente, se requiere de la subrutina DATIN1 encargada de poner el dato que cierra el switch, permitiendo que la señal pase a la extensión. Para retirar la señal, es necesario previamente llamar a la subrutina DATIN0.

Todas estas subrutinas usan el mismo procedimiento para las diferentes señales, difieren unas de otras por las direcciones de los switches con los que trabajan, por esta razón, únicamente se presenta un diagrama de flujo (MARCAR), y el lector deberá considerar los cambios de direcciones correspondientes.

	Marcar				Ocupado				Espera			
	Matriz 1				Matriz 1				Matriz 1			
	UD	UC	UB	UA	UD	UC	UB	UA	UD	UC	UB	UA
Extensión 1	1	0	1	0	1	1	1	0	0	1	1	0
Extensión 4	1	0	1	1	1	1	1	1	0	1	1	1
Extensión 7	1	0	0	0	1	1	0	0	0	1	0	0
Extensión 0	1	0	0	1	1	1	0	1	0	1	0	1


**TABLA 3.38 .- Direcciones de los Switches de Envío de Señal**

En el cuadro anterior se muestran las direcciones correspondientes a cada switch de la señal y la extensión. Las abreviaciones UA, UB, UC Y UD corresponden a las señales USELA, USELB, USELC Y USELD respectivamente.

Antes de llamar a cualquiera de estas subrutinas se carga en el registro R0 el código de la extensión de trabajo para determinar el switch del arreglo matricial que se debe abrir o cerrar.


Dentro de la subrutina, se determina la extensión a través de comparaciones, una vez localizada la extensión, se carga la dirección del switch correspondiente en el acumulador para luego enviar estos datos a la salida del LATCH2, y por tanto a la entrada de la matriz. Seguidamente la matriz se habilita, permitiendo el paso de los datos a

su entrada, realizando la operación que se desea en el switch señalado. Luego, la misma matriz es deshabilitada.



DIAG. 3.63.- Control de los Switches de Señal de Inv. a Marcar a las Extensiones

3.4.7. CONEXION DE OTROS ELEMENTOS CON LAS EXTENSIONES: EXTONO Y LINEX



DIAG. 3.60.- Control de los Switches de Conexión del Det. de Tonos a las Extensiones

Las matrices de conmutación proveen también de caminos de conexión entre las extensiones y otros elementos como el Detector de Tonos y la línea externa, para lo cual se han desarrollado las subrutinas EXTONO y LINEX que realizan estos trabajos respectivamente.

Para el control de apertura y cerradura de switches, igualmente se hace uso de las subrutinas DATIN0 y DATIN1 respectivamente, antes de llamar a las subrutinas de conexión. Así mismo, se debe cargar previamente en el registro R0 el código de la extensión de trabajo para determinar el switch correspondiente.

	Det. de Tonos				Línea Externa				Espera			
	Matriz 1				Matriz 2				Matriz 1			
	UD	UC	UB	UA	UD	UC	UB	UA	UD	UC	UB	UA
Extensión 1	0	0	1	0	0	0	1	0	0	1	1	0
Extensión 4	0	0	1	1	0	0	1	1	0	1	1	1
Extensión 7	0	0	0	0	0	0	0	0	0	1	0	0
Extensión 0	0	0	0	1	0	0	0	1	0	1	0	1


TABLA 3.38 .- Direcciones de los Switches de Envío de Señal

El modo como se realiza la conexión entre estos elementos y las extensiones es idéntico a los casos anteriores de las subrutinas de señales. Así, la única diferencia radica en las direcciones de los switches que se comandan, las mismas que se ven en el cuadro.

### 3.4.8. INTERCOMUNICACION: INTERC

Los caminos de intercomunicación entre dos extensiones son también provistos por las Matrices de Conmutación, los mismos que permiten o impiden su conexión dependiendo de la subrutina de cierre o apertura (DATIN1 o DATIN0) a la que se haya llamado previamente.

En los registros R0 y R1 se cargan los códigos de las extensiones que se van a comunicar antes de llamar a esta subrutina.



DIAG. 3.68 .- Intercomunicación Entre Dos Extensiones



Dentro de la subrutina, mediante comparaciones se determinan las extensiones y se carga la dirección del switch que controla este proceso.

Inicialmente se compara el registro R0 con el código de la extensión 1, si corresponde, se compara el registro R1 con 4, 7, y 0 y se carga la dirección correspondiente cuando se ha identificado el código de la otra extensión. Si R0 es diferente de 1, se compara con 4, si corresponde, R1 se compara con 7 y 0. Si R0 es diferente de 4, se compara con 7, si corresponde, R1 se compara con 0.

Si en ninguna de estas comparaciones se ha identificado a las dos extensiones, se intercambian entre sí los valores de R0 y R1 y se procede desde el inicio.

Las direcciones de intercomunicación de los switches correspondientes se muestran en el cuadro a continuación.


	Extensión 4				Extensión 7				Extensión 0			
	Matriz 2				Matriz 2				Matriz 2			
	UD	UC	UB	UA	UD	UC	UB	UA	UD	UC	UB	UA
Extensión 1	1	1	1	1	1	1	0	0	1	1	0	1
Extensión 4	-	-	-	-	0	1	0	0	0	1	0	1
Extensión 7	-	-	-	-	-	-	-	-	1	0	0	1

**TABLA 3.40 .- Direcciones de los Switches para Intercomunicación Entre dos Extensiones**

### **3.4.9. SEÑALES DE INGRESO DIRECTO A LAS EXTENSIONES: TIMBRE Y RETIM**


Estas subrutinas se encargan de enrutar (TIMBRE) y retirar (RETIM) la señal que nos proporciona el circuito Generador de Timbrado hacia cualquiera de las extensiones.

El LATCH3 controla mediante cuatro pines de salida los caminos que conectan las extensiones con el Generador de Timbrado, por lo tanto, el microcontrolador colocará el valor correspondiente a 1L para enrutar señal o 0L para retirarla, en el pin correspondiente.



DIAG. 3.62.- Envío de Señal de Timbrado a las Extensiones

### 3.4.10. DETECCION DE TONOS: DETONO



DIAG. 3.63 .- Detección de un Dato como Tono Multifrecuencial


Esta subrutina es la encargada de tomar un dato que llega como tono multifrecuencial, ya sea desde la línea externa o desde cualquier extensión.

Se llama a esta subrutina una vez que se haya detectado el ingreso de un dato válido, señal que el mismo Detector de Tonos ingresa al microcontrolador.

Para que el dato que se encuentra a la entrada del detector pase a la salida como un dato hexadecimal para ingresar al

microcontrolador, se debe habilitar el detector seteando el bit 7 del LATCH2. En este momento, el dato es cargado en el Puerto P0. Seguidamente el detector se deshabilita y se carga el contenido de P0 en el acumulador donde se realiza un desplazamiento de bits con el fin de ajustar el valor recibido y cargarlo en el registro TONO.

### 3.4.11. CONTROL DEL CONTADOR DE PULSOS: CLEAR



DIAG. 3.64 .- Reset del Contador de Pulsos de Línea Externa

Esta subrutina se encarga de resetear el contador de los pulsos que ingresan por la línea externa. Para ello, el microcontrolador envía un pulso de corta duración a través del bit 4 del LATCH3.

Inicialmente, el bit se pone a 0L, de tal forma que el contador se encere, y para iniciar el conteo, seguidamente el bit es seteado (1L).

### 3.5. MENSAJES GUARDADOS EN MEMORIA

El sistema tiene 3 mensajes diferentes guardados en memoria: señal de ocupado y señal de espera que se encuentran en el Chip de Mensajes 1420 y el mensaje directorio que se encuentra dividido en los dos chips, una el 1420 y otra en el ISD1000. Todos estos mensajes se envían a través de la línea externa. A continuación se analiza la forma como estos mensajes son grabados en memoria para luego ser reproducidos.

#### 3.5.1 DIRECCIONAMIENTO DE MENSAJES: DIROCU, DIRESP Y DIREC1

Los mensajes de ocupado y espera, así como una parte del mensaje directorio, han sido grabados en el chip 1420, por lo tanto para la grabación y reproducción de dichos mensajes es de definir la dirección de la localidad de memoria de inicio de cada mensaje.

Las subrutinas DIROCU, DIRESP y DIREC1 son las encargadas de setear a la entrada del Chip de Mensajes las direcciones para las señales de ocupado, espera y directorio respectivamente. Para ello se deben considerar los bits 0,1,2, y 3 del LATCH4 correspondientes a las señales A2, A3, A4 y A6 del chip. Cabe señalar que el resto de pines de entrada para definir una dirección no han sido utilizados, y los únicos que presentan cambios son estos.

Los valores de dichas señales para cada una de las subrutinas se pueden observar en el cuadro.


	Ocupado	Espera	Directorio
A2 (b0)	0	1	0
A3 (b1)	0	1	1
A4 (b2)	0	1	0
A6 (b3)	0	0	1
	00H	07H	0AH

TABLA 3.41 .- Direcciones de las Localidades de Memoria en el Chip 1420

El contenido del registro CHIP4 es cargado en R1, en el acumulador se carga en sus bits bajos la dirección a señalarse, y se realiza un intercambio de los bits bajos entre R1 y el acumulador. Esta dirección cargada luego en el registro correspondiente (CHIP4) se envía a la salida del LATCH4 para determinar la dirección a la entrada del Chip de Mensajes 1420.

El Chip de Mensajes ISD 1000 no debe direccionarse puesto que contiene un solo mensaje que inicia en la localidad de memoria 0000.

El diagrama de flujo que se presenta corresponde a la subrutina DIROCU, cuya secuencia es idéntica a las dos subrutinas que direccionan el inicio de mensajes, cargando los valores correspondientes para cada una de las subrutinas.



DIAG. 3.65.- Dirección de Localidad de Memoria para Mensaje de Ocupado


### 3.5.2. HABILITACION Y DESHABILITACION DE GRABADO DE MENSAJES: GRABA1, DGRAB1, GRABA2 Y DGRAB2

Como se ha dicho, el espacio total para grabado de mensajes se divide en dos chips diferentes, por lo tanto, los procedimientos de grabado en cada uno de ellos es diferente. Se estudiará cada chip por separado, para la habilitación y deshabilitación del proceso de grabación de mensajes.

#### 3.5.2.1. Chip de Mensajes 1420

Para la habilitación y deshabilitación de grabado en este chip se utilizan las subrutinas GRABA1 y DGRAB1 respectivamente.


El bit 7 del LATCH3 es el que controla el proceso de grabado en este chip, y corresponde a la señal REC. En estado inactivo, la señal se encuentra en 1L, por lo tanto para grabar será necesario poner el bit a 0L. Para detenerlo nuevamente regresará a nivel alto de voltaje.



DIAG. 3.66 .- Habilitación del Grabado en el Chip de Mensajes 1420

Cuando se ha colocado el valor para habilitar o detener el grabado, se envía este dato a la salida del LATCH3 (entrada del chip 1420)

### 3.5.2.2. Chip de Mensajes ISD 1000




DIAG. 3.67.- Habilitación del Grabado en el Chip de Mensajes ISD 1000

Para la habilitación y deshabilitación de grabado en este chip se utilizan las subrutinas GRABA2 y DGRAB2 respectivamente.



El proceso de grabación en el chip ISD 1000 requiere del seteo de algunos parámetros: P/R, PD y CE que corresponden a los bits 4,5 y 6 del LATCH4 respectivamente, los cuales son cargados de uno en uno dependiendo del proceso (inicio o detención del grabado).

Para la grabación, inicialmente se encera la señal PD que habilita el chip, seguidamente se encera el bit P/R indicando que el proceso que se llevará a cabo es de grabación, ya que esta misma señal en 1L hace que el sistema reproduzca el mensaje guardado. Finalmente se encera la señal CE que habilita el proceso de grabación.



DIAG. 3.68.- Deshabilitación del Grabado en el Chip de Mensajes ISD 1000

Para detener la grabación se realiza la operación inversa cargando un nivel alto de voltaje (1L) en cada uno de estos parámetros, pero en orden inverso, es decir, primero se carga CE, luego P/R y finalmente PD.

### 3.5.3. GRABACION DE MENSAJES DE ESPERA Y OCUPADO: GROCES

En la parte inicial del programa principal se llama a la subrutina GROCES que es la encargada de grabar los mensajes de espera y ocupado para ser reproducidos a través de la línea externa cuando fuese necesario.


Estas señales grabadas son aquellas producidas por los generadores de señal de ocupado y espera para las extensiones. Por lo tanto, para este proceso se hará uso de la línea de comunicación entre la línea externa y la extensión principal (ext. 1).


Una vez que se ha enrutado la señal de ocupado a la extensión, se conecta con la línea externa y se habilita el transistor (TBJ6) que elimina las fugas de audio. Se direcciona la localidad de memoria desde donde se iniciará la grabación de la señal de ocupado a través de la subrutina DIROCU, y se procede a la grabación con la subrutina GRABA1.

El tiempo de grabación de esta señal es de 2 seg. puesto que un ciclo completo de la señal de ocupado está constituido de 1 seg. de señal y uno de pausa. Pasado dicho período, se detiene la grabación con ayuda de la subrutina DGRAB1 y se retira la señal de ocupado de la extensión.

Para la grabación de la señal de espera, se enruta dicha señal a la extensión, y se direcciona la localidad de memoria para el

inicio de la grabación de esta señal con la subrutina DIRESP, y se procede a la grabación mediante GRABA1.






DIAG. 3.69.- Grabación de las Señales de Ocupado y Espera en el Chip 1420


Para el caso de la señal de espera el tiempo de grabación es de 5 seg. puesto que un ciclo completo está compuesto de 1 seg. de señal y 4 de pausa. Pasado dicho tiempo, se llama a la subrutina DGRAB1 para detener la grabación, se deshabilita el transistor, se desconecta la línea externa de la extensión, y se retira la señal de espera de la misma.

Se debe considerar que la reproducción de las señales de ocupado y espera se repiten cíclicamente, por lo tanto, no es necesario sincronizar el inicio de la grabación de dichas señales puesto que siempre tendremos ciclos completos de 2 seg. en el caso de la señal de ocupado y, de 5 seg. para espera.

### 3.5.4. GRABACION DEL MENSAJE DIRECTORIO: GRABA

El mensaje directorio se graba desde la extensión principal (ext. 1) cuando se ha ingresado al modo de grabación mediante la marcación del número 23 desde un teléfono de tonos o pulsos.





DIAG. 3.70.- Grabación del Mensaje Directorio

Como señal de aviso para el usuario, el sistema le proporciona señal de invitación a marcar por un 1 seg. para definir el momento en que se inicia la grabación. Cuando se retira la señal de invitación a marcar, se conecta la extensión 1 con la línea externa a través de la subrutina *LINEX* que cierra el camino entre la extensión y el chip de grabación.

Una vez que se ha habilitado el chip de mensajes con el transistor que elimina las pérdidas de audio, se llama a la subrutina *DIREC1* que define la dirección de la localidad de memoria desde donde se va a grabar el mensaje y a la subrutina *GRABA1* que habilita el chip 1420 en el que se graba únicamente 10 seg. del mensaje completo. Pasado dicho tiempo, se detiene la grabación con la subrutina *DGRAB1*.

En seguida se inicia la grabación en el chip ISD 1000 llamando a la subrutina *GRABA2*. Aquí el tiempo total de grabación es

de 17 seg. aproximadamente y una vez transcurridos, se detiene la grabación a través de la subrutina DGRAB2.

Finalmente, se setea el TBJ conectado a los chips de mensajes para deshabilitarlos y se desconecta la línea externa de la extensión 1.

### **3.6. SUBRUTINAS DE ENVIO DE MENSAJES**

Al igual que en el proceso de grabación de mensajes, para la reproducción es necesario definir la dirección de la localidad de memoria donde inicia el mensaje, por lo tanto también se hará uso de las subrutinas de direcciones DIROCU, DIRESP y DIREC1.

#### **3.6.1. HABILITACION PARA LA REPRODUCCION DE MENSAJES: MENS1 Y MENS2**


Para habilitar la reproducción de mensajes en el chip 1420, se usa la subrutina MENS1, la misma que se encarga de habilitar el chip encerando la señal PD que corresponde al bit 5 del LATCH4. Posteriormente se envía un pulso de corta duración que inicia la reproducción del mensaje grabado previamente, para ello, la señal PLAYE (bit 7 del LATCH4) que se encuentra en 1L cuando el chip está inactivo, se pone a 0L, y luego, nuevamente a 1L. Este pulso está en el orden de los microsegundos, sin embargo es un tiempo suficiente para iniciar el proceso que se desea.

Para el proceso de reproducción desde el chip ISD 1000 deben considerarse las mismas señales que para la grabación: PD, P/R y CE.

La señal PD debe encerarse para habilitar el chip de mensajes, a continuación se envía un pulso en el bit 6 del LATCH4 que corresponde a la señal CE. En estado inactivo esta señal está en 1L,


para iniciar la reproducción del mensaje, se pone a 0L, y luego se restaura a su posición original (1L).

La señal P/R no es necesario definirla puesto que en estado inactivo, dicho bit está seteado en 1L que es el valor que se requiere para el propósito descrito.



DIAG. 3.71.- Habilitación para la Reproducción del Mensaje en el Chip 1420







DIAG. 3.72.- Habilitación para la Reproducción del Mensaje en el Chip ISD 1000

### 3.6.2 REPRODUCCION DEL MENSAJE DIRECTORIO DESDE LA EXTENSION PRINCIPAL: PRIMEN

Esta subrutina activa la reproducción del mensaje directorio que ha sido grabado en memoria, para proveer información a través de la línea externa. Principalmente dicha información consiste de un listado completo de todos los códigos de acceso a las distintas

extensiones, asignando un número (de un dígito) a cada uno de los propietarios.





**DIAG. 3.73.- Reproducción del Mensaje Directorio para la Extensión Principal**

El mensaje como se ha dicho, puede ser cambiado en cualquier momento mediante la regrabación desde la extensión principal, y puede ser escuchado desde la misma extensión con el fin de asegurarse que la grabación ha tenido éxito. Para ello es necesario marcar el código 2, en tonos o pulsos.

Se define la dirección de la localidad de memoria donde inicia el mensaje en el chip 1420 (subrutina DIREC1), y se llama a la subrutina MENS1 que permite la reproducción. Este proceso tiene 10 seg. de duración que corresponde a la primera parte del mensaje grabado en este chip. Durante todo este tiempo se chequea el estado

de la extensión principal, puesto que es posible que cierren el teléfono antes de terminar el mensaje.

Cuando se han cumplido los 10 seg. se deshabilita el chip 1420 y se inicia la reproducción del mensaje guardado en el chip ISD 1000 a través de la subrutina MENS2. En este caso el tiempo del mensaje es de 17 seg., período en el cual también se chequea el estado de la extensión por la razón antes mencionada. Pasados los 17 seg. se detiene la reproducción del mensaje.

### **3.7. SUBRUTINAS AUXILIARES**

Generalmente las subrutinas auxiliares no tienen como objeto controlar o comandar directamente un elemento o circuito del sistema, más bien son subrutinas que ayudan al programa principal con tareas repetitivas para obtener información respecto a los elementos periféricos o verificación de datos recibidos.

#### **3.7.1. SUBRUTINAS DE TEMPORIZACION EN SEGUNDOS: LTEMPO, MTEMP1, TEMPO, STEMPO, LTEMP1, TEMPO1, STEMP1.**

Estas subrutinas son muy usadas en el desarrollo del programa y tienen como objeto verificar si se ha cumplido un período de temporización.

Las subrutinas LTEMPO, MTEMP1, TEMPO Y STEMPO temporizan períodos en el orden de los segundos, mientras que las subrutinas LTEMP1, TEMPO1 y STEMP1 lo hacen en el orden de los milisegundos. Por lo tanto las primeras usan el temporizador T0 y las segundas el T1, en sus respectivos modos de operación como se ha visto en la configuración de los parámetros del microcontrolador.

A pesar de que la función de todas las subrutinas de temporización es idéntica, es necesario tener varias pues se usan en las diferentes partes del programa principal: atención a la línea externa, atención a las extensiones y para restricción del uso de la línea. Varias de estas subrutinas pueden ser usadas al mismo tiempo, por lo tanto deben usar registros diferentes de trabajo.

En ellos se almacenan los valores que ese momento contienen los registros del temporizador TH1 y TL1 cuando la temporización se hace en milisegundos y los registros DPH y DPL cuando la temporización es en segundos.

Este valor cargado constituye el tiempo inicial desde el cual se temporiza el tiempo total requerido a través de las subrutinas que verifican si ha transcurrido o no dicho período. Los registros utilizados para cada subrutina son:


Subrutina	Temp	Función	Regist. (H)	Regist. (L)
LTEMPO	seg.	Atención a línea externa	LTEMPH	LTEML
MTEMP1	seg.	Restricción de uso de la L.E.	MTEMPH	MTEML
TEMPO	seg.	1ra línea de atención a ext.	TEMP1	TEMPO
STEMPO	seg.	2da línea de atención a ext.	HTEMP	LTEMP
LTEMP1	mseg.	Atención a línea externa	LTEMPH	LTEML
TEMPO1	mseg.	1ra línea de atención a ext.	TEMP1	TEMPO
STEMP1	mseg.	2da línea de atención a ext.	HTEMP	LTEMP

**TABLA 3.42 .- Subrutinas de Temporización**

A continuación se describe la subrutina TEMPO como ejemplo de la descripción de las subrutinas similares mencionadas considerando las diferencias en cuanto a registros y temporización.

En el desarrollo del programa principal antes de llamar a esta subrutina se carga en el acumulador el número de segundos (o milisegundos según sea el caso), que deben contabilizarse desde el inicio del conteo. Para el proceso de verificación se encera la bandera del carry, y se suma al acumulador el contenido del registro TEMPO, que es el registro con el contenido de los 8 bits menos significativos del

total de los 16 bits del tiempo inicial. El resultado de la suma es guardado temporalmente en el registro R0, puesto que inicialmente, lo importante de esta suma es el contenido del carry.



**DIAG. 3.74.- Verificación de un Período de Tiempo en el Orden de los Segundos**

Cuando se ha encerado el acumulador, se realiza una operación de suma con carry del acumulador y el registro TEMP1 que contiene los bits más significativos del tiempo inicial. El resultado se compara con el contenido del registro DPH que es el que contiene los bits más significativos del tiempo en segundos contabilizado hasta el momento.

En esta comparación se debe considerar la posibilidad de que los 8 bits bajos superaron el valor 0FFH, y por lo tanto, pueden haber sido inicializados, de ahí la importancia de considerar el valor del carry en la suma inicial, para luego sumar dicho valor con el contenido de los 8 bits más significativos del tiempo contabilizado.

En fin, si los contenidos de los dos registros coinciden, se realiza una comparación del valor cargado en el registro R0 con el contenido de DPL, que representa los bits menos significativos del tiempo contabilizado hasta el momento, si los registros son iguales, el acumulador se carga con 00H, y el programa principal tomará este dato como una indicación de que el tiempo previsto ha transcurrido, caso contrario el acumulador se carga con 01H que indicará lo opuesto.

### **3.7.2. VERIFICACION DEL ESTADO DE LA EXTENSION: EXTEN, PRUB1, PRUB2, PRUB3 Y PRUB4**

Durante el desarrollo del programa principal, así como en el de algunas subrutinas, se ha hablado mucho del chequeo del estado en que se encuentra una extensión, así es como se define la tarea principal que debe cumplir la subrutina EXTEN.

Sin embargo ésta es ayudada por cuatro subrutinas más que son PRUB1, PRUB2, PRUB3 y PRUB4, que son las que en realidad

verifican el estado de una extensión específica: extensión 1,4,7 y 0 respectivamente. Trabajan de la siguiente manera.

Antes de llamar a la subrutina EXTEN, se carga en R0 el código de la extensión que va a ser analizada. Dentro de la subrutina, este código es comparado con los valores 1,4,7 y 0 correspondientes a las extensiones, hasta determinar la extensión de estudio; una vez definida, se llama a la subrutina PRUB correspondiente a dicho usuario, como se ve en el cuadro.

	Subrutina	Bit de Bucle en D.C.	Bit de Bucle en A.C.
Extensión 1	PRUB1	0	4
Extensión 4	PRUB2	1	5
Extensión 7	PRUB3	2	6
Extensión 0	PRUB4	3	7


TABLA 3.43.- Verificación del Estado de Cada Extensión

Supongamos que para nuestro caso, el usuario que va a ser analizado corresponde a la extensión 1, por lo tanto, la subrutina EXTEN llamará a la subrutina PRUB1, la cual setea el bit del carry, el mismo que será usado como bandera de información en esta subrutina.

En seguida se leen los datos que ingresan a través del BUFFER5 que corresponden al estado del bucle de las extensiones en D.C y en A.C. De todos los datos de entrada se consideran únicamente aquellos que corresponden a la extensión 1.


Primero verifica el bit 4 que corresponde al estado del bucle en A.C. para la extensión 1 a través de una operación AND con el carry. Si luego de la operación lógica, el carry no ha modificado su valor, indica que la extensión está cerrada por ese lado, pero todavía se debe considerar el bit 0 correspondiente al bucle en D.C., por lo tanto, se vuelve a realizar la misma operación AND con este bit.





DIAG. 3.75.- Verificación del Estado de las Extensiones


Al retornar de la subrutina PRUB1 a EXTEN, y de ésta al programa principal, el carry será "0" si el auricular del teléfono de la extensión está levantado y "1" si está cerrado.




DIAG. 3.76.- Verificación del Estado de la Extensión 1

3.7.3. **DETECCION DE UNA EXTENSION LEVANTADA: ESTADO Y CMP**

La subrutina ESTADO tiene como objeto monitorear el estado de todas las extensiones y determinar cuando se ha levantado el auricular en una extensión que todavía no ha sido atendida, a diferencia de la subrutina EXTEN que verifica el estado de una extensión específica.



DIAG. 3.77.- Detección de una Extensión Levantada no Atendida



DIAG. 3.78.- Verificación de que la Extensión no es Atendida

Se revisa el estado de cada una de las extensiones en orden. Cuando se encuentra una extensión levantada, llama a la subrutina CMP que verifica si esa extensión está siendo atendida en alguna parte del programa, para ello, se compara el contenido del acumulador cargado con el código de la extensión que se está analizando, con el contenido de todos los registros que se usan en las líneas de atención ya sea a la línea externa o a las extensiones. Si el código cargado en el acumulador coincide con algún registro, se encera el acumulador y se retorna a la subrutina ESTADO a revisar a la siguiente extensión.

Si no es atendida todavía, en el acumulador queda cargado el código de la extensión analizada y retorna al programa principal para asignar dicha extensión una línea interna de atención.

Si no se ha detectado ninguna extensión levantada no atendida, el acumulador se encera, y se retorna al programa principal.


#### **3.7.4. PERMISO PARA ACCESO A LINEA EXTERNA: LELIB**

Esta subrutina determina cuando una extensión puede o no tener acceso a la línea externa. Para ello debe considerar dos cosas, primero el estado de la línea y luego el tipo de restricción de la extensión.

Para determinar el estado de la extensión se toma el valor cargado en el registro CHIP3 que contiene el último dato a la salida del LATCH3, de ahí, se discrimina el estado de la señal UISO1, si es 0L, la línea está ocupada, si es 1L, está libre.

Si la línea está ocupada, se encera el acumulador que funciona como bandera de información y se retorna al programa principal. Si está libre, se compara el código de la extensión solicitante con el valor del registro EXLIM, que contiene el código de la

extensión restringida al uso de la línea externa, si corresponde a dicho código, se encera el acumulador. Si no, el acumulador queda cargado con el código de la extensión.



DIAG. 3.79.- Permiso para Acceso a la Línea Externa

### 3.7.5. SUBROUTINAS DE VALIDEZ DE CODIGO: VALIDO Y VALIDE

Estas subrutinas son las encargadas de verificar si un código recibido es válido. En el caso de la subrutina VALIDO, analizará los códigos que llegan a través de las extensiones, mientras que VALIDE lo hará para los códigos que llegan a través de la línea externa.

### 3.7.5.1. Códigos Recibidos desde las Extensiones: VALIDO

Los códigos que llegan desde una extensión como válidos son los que corresponden al código de acceso a línea externa, código de otra extensión para intercomunicación, o los códigos de acceso al modo de grabación y reproducción del mensaje. Sin embargo cada uno de estos casos tiene las siguientes restricciones:


- El código de acceso a la línea externa puede ser marcado por cualquier extensión y es el número "9".
- Se considera código válido para intercomunicación cuando el usuario marca un código de extensión diferente al propio.
- Únicamente desde la extensión principal ("1") se puede ingresar al modo de grabación y reproducción del mensaje directorio. Por lo tanto el código "2" se considera válido únicamente cuando lo ha marcado el usuario de la extensión "1".

En el proceso de verificación de la validez del código, se compara el dato recibido con todas las posibilidades hasta determinar la correcta. Si el dato recibido es el "9", se setea la bandera indicando que es válido y que corresponde a línea externa.

Si el dígito recibido es el número "2", se verifica si la extensión solicitante es la principal. Si lo es, se setea la bandera para indicar que es un código válido, indicando el tipo de código.

Si el código recibido es el de una extensión del sistema, se verifica si es diferente al código de la extensión que produjo la marcación. Si es diferente, se setea la bandera para indicar que se desea acceder a intercomunicación.

Si por el contrario, el código recibido no corresponde a ninguno de los casos analizados o está en contra de las restricciones mencionadas anteriormente, la bandera se setea para indicar que el dato recibido no es válido.



DIAG. 3.80 .- Validez del Código Recibido desde una Extensión



### 3.7.5.2. Códigos Recibidos a Través de la Línea Externa: VALIDE

A través de la línea externa únicamente pueden marcarse los códigos correspondientes a las diferentes extensiones, puesto que los códigos "9" y "2" son válidos solo para los usuarios del sistema.


Los códigos que se reciben a través de la línea externa pueden llegar como tonos multifrecuenciales o como una sucesión de pulsos. Considerando que la detección de pulsos constituye una detección de señales de audio, para eliminar cualquier tipo de error que pueda darse al ingresar una señal ajena al sistema, la subrutina VALIDE considera todas las posibilidades y las asigna a las diferentes extensiones, como se ve en el cuadro:


Código Recibido	Ext. Asignada
1	1
2	1
3	4
4	4
5	4
6	7
7	7
8	7
9	0
10	0
11	0

**TABLA 3.44 .- Asignación del Código Recibido  
a un Código de Extensión**

De manera similar a la subrutina anterior, la verificación se hace a través de comparaciones del código recibido con las posibilidades mencionadas, una vez que se ha determinado el valor, se asigna una extensión de acuerdo al cuadro, al registro DATLE0 que corresponde al registro de trabajo para la atención a la línea externa y, posteriormente se retorna al programa principal.

Si el valor recibido es diferente a cualquiera de los descritos en el cuadro se considera que no es válido y se setea la bandera de esta manera antes de retomar al programa principal.





DIAG. 3.81 - Validez del Código Recibido desde la Línea Externa

### 3.7.6. SUBROUTINA DE VALIDEZ DE LA LLAMADA: DISTAN


Cuando una extensión realiza una llamada a través de la línea externa, es importante conocer el destino que tendrá la llamada a realizarse, es decir, si corresponde a una llamada local o de larga distancia. Este aspecto es importante en lo que se refiere a control de llamadas, debido al problema de tarificación que presenta el equipo.


Por esta razón se ha decidido, que no serán posibles las llamadas de larga distancia internacional o nacional, siendo posibles únicamente las llamadas locales. Este tipo de restricción está a nivel de software, por lo tanto, si fuese necesario cambiar esta característica del equipo, solo se harán modificaciones a esta subrutina.

Así, una vez que se produce la marcación del número completo para realizar la llamada desde cualquier extensión, los dígitos marcados se comparan y analizan.

Se toma el primer dígito marcado y se lo compara con 0AH correspondiente al "0" en la marcación, con 03H, 07H, 08H, o con 09H. Si corresponde a cualquiera de estos números, se setea la bandera correspondiente para indicar que es llamada de la larga distancia y se niega el acceso a la línea ya que corresponden a códigos de otras áreas.

Si no es ninguno de estos números, se compara con 01H, si corresponde, se toma el segundo número y se compara con 01H y con 0AH para determinar que los dos primeros dígitos marcados son "10" u "11". Si se ha llegado a este punto, se compara el tercer dígito con los números 04H, 06H, o 09H para el caso del "11", y con 05H para el caso de "10". De esta manera se comparan las tres primeras cifras con 105, 114, 116 y 119 que son los códigos para hacer llamadas de larga distancia a través de la central de la empresa pública de telecomunicaciones.






DIAG. 3.82.- Verificación del Tipo de Llamada

En cualquiera de estos casos, el acceso a la llamada es negado, y la comunicación será interrumpida inmediatamente enviando señal de ocupado a la extensión y retirando la línea si ya se ha accedido a ella como es el caso de un teléfono de tonos. Si por el contrario los dígitos marcados difieren de estos, la llamada sigue su proceso.

### 3.7.7. RESTRICCION DE USO DE LINEA EXTERNA: LIMIT

Esta subrutina es la encargada de verificar que el tiempo de restricción de uso de la línea externa para una extensión haya terminado, de esta manera se evita que haga uso de la línea nuevamente antes de cumplir con el período de penalización.



DIAG. 3.83 .- Verificación del Tiempo de Restricción de Uso de la Línea


El tiempo de limitación es de 3 minutos que se contarán desde el momento en que cierran el teléfono, sin importar el período de tiempo en que hicieron uso de la línea.

Cabe anotar que únicamente hay limitación para el uso de la línea externa y no de las líneas de intercomunicación, por ello, la verificación de si la extensión está limitada o no se realiza cuando la extensión ha marcado el código de acceso a la línea.

La restricción puede terminar por dos razones, porque ha transcurrido el tiempo de penalización o por que otra extensión ha usado la línea y ha tomado el lugar de la anterior, pues únicamente la última extensión que hace uso de la línea queda restringida liberando a la anterior en caso de que no hayan transcurrido los 3 minutos todavía.

### 3.7.8. ATENCIÓN A LA INTERRUPCION DEL TIMER 0: TIMO

El Timer T0 trabaja como un contador de 60 pulsos que ingresan a través del pin T0 con una frecuencia de 60 Hz. Por lo tanto cada segundo se produce una interrupción por desbordamiento de este Timer.



DIAG. 3.84 .- Rutina de Atención a la Interrupción del Timer T0



El registro DPTR tiene la función de contabilizar las interrupciones producidas por el desbordamiento de este temporizador, por lo tanto a cada interrupción este registro se incrementa constituyéndose en un contador de lazos de un segundo.

### 3.8. ESTADO DEL PROGRAMA

Como ya se ha dicho, el programa principal está dividido en varias partes, algunas de las cuales constituyen las líneas de atención a la línea externa y a las extensiones, y el microcontrolador está en la capacidad de manejar todas ellas al mismo tiempo, dándole al equipo una característica de no bloqueabilidad en cuanto a líneas.

Durante el desarrollo de un proceso de atención, cualquiera sea este, existen lazos de tiempo o de verificación de datos que crean un lazo cerrado dentro de esa parte del programa, hasta que cambie el estado de un dato o de una bandera, o simplemente transcurra un tiempo requerido.

El microcontrolador no puede quedarse en un lazo indefinidamente, pues haría que el sistema resulte ineficiente, por lo tanto, se han creado banderas que trabajan como punteros del estado del programa para cada una de las líneas de atención dentro del programa principal. En el cuadro se muestran las banderas correspondientes a cada línea de atención.

Línea de Atención	Bandera	Salto
Línea Externa	LEXTER	EXTXX
1ra. línea de atención a extensión	PINTER	PINTXX
2da. línea de atención a extensión	SINTER	SINTXX

TABLA 3.45 .- Asignación de Banderas y Saltos para las Líneas de Atención

Las líneas se atienden en el mismo orden como se muestra en el cuadro, y se realiza un chequeo permanente del estado de cada una de ellas.

Cuando en un proceso de atención se llega a un lazo cerrado, antes de entrar en el lazo se carga la bandera con un valor fijo. En el lazo se determina si la condición buscada, sea el valor determinado de un dato o señal, o la verificación de un tiempo transcurrido se cumple. Si es el caso, el programa continua hasta llegar a otro lazo en el que tendrá que setear la bandera con un nuevo valor. Si no se cumple, se realiza un salto para atender a otra línea, este salto también dependerá del valor cargado en la bandera de la línea siguiente a ser atendida.

Para determinar el punto exacto a donde se realizará el salto, se toma el valor cargado en la bandera y se entra a una rutina de comparaciones. Cuando se ha definido el valor cargado se salta a una etiqueta también fija para cada valor de bandera (tercera columna del cuadro), por ello, las etiquetas de salto para las líneas de atención tienen el mismo nombre inicial y varían en la parte final, pues se numeran en el mismo orden del dato que contiene la bandera.

Cabe mencionar que el tiempo transcurrido entre el salto de salida de una línea de atención al salto de retorno a la misma línea está en el orden de los microsegundos, por lo tanto, para el usuario el tiempo en el que deja de ser atendido es imperceptible, y este proceso para él es transparente.

Una ventaja de este tipo de atención a varias líneas constituye el sistema en bloques separados que permitirían de alguna manera un crecimiento futuro para líneas externas y extensiones en lo que se refiere a software, pues habría que considerar únicamente más bloques con diferentes banderas y etiquetas de salto.

Otra de las tareas que se realiza en el proceso de salto a otra línea de atención es la verificación de la restricción del uso de la línea externa, para lo que hace uso de la subrutina LIMIT que ya fue analizada.

Además se realiza el chequeo del estado de los registros de tiempo para encerrarlos en caso de que el sistema se encuentre inactivo, pues de esta manera los registros contadores del Timer T1 y el registro DPTR será vaciado continuamente garantizando que el sistema funcionará de una manera permanente e indefinida. El sistema puede funcionar continuamente sin encerrar los registros contadores por un período aproximado de 18 horas, tiempo suficiente en que se garantiza habrá un momento de inactividad en que los registros se vacíen, iniciando otro período de 18 horas nuevamente.

### **3.9. OPCIONES**

En lo referente a software del sistema, se puede considerar que se tuvo una opción adicional a la que se siguió en la construcción del equipo, y constituye al uso de memoria externa para el programa, es decir colocar una memoria ROM externa desde donde fuese leído el programa para ser ejecutado, en este caso, el microcontrolador trabaja únicamente como microprocesador usando el esquema que se analizó en la parte correspondiente al estudio del microprocesador (Sección 3.1.).

Considerando que los sistemas periféricos en el presente trabajo no se han direccionado como memoria RAM externa, sino que se trabajó directamente con los puertos del microcontrolador conectados a los buffers y latches usando el Puerto P0 como puerto de entrada y salida de datos y el Puerto P2 como puerto de salida para habilitación de los diferentes elementos, a través de subrutinas de comandos, no fue necesario hacer uso de las instrucciones MOVX, y por tanto las señales que el microcontrolador envía a través de sus puertos para la lectura y escritura de datos como READ y WRITE no se usaron.

De lo dicho, si se desea trabajar con un sistema de memoria externa ROM, además de los cambios que se hacen necesarios en el hardware del equipo, y que se han analizado en el capítulo 2, en software se debe cambiar la parte correspondiente a direccionamiento de los equipos periféricos que trabajan como memoria RAM externa. Así, la secuencia usada para el desarrollo del programa no se ve afectada, es decir el flujo del programa principal como el de las subrutinas continúa siendo el mismo, pues el proceso no varía.

Las señales que el microcontrolador activa o desactiva cuando trabaja con memoria RAM y ROM externa tienen importancia únicamente para el desarrollo del hardware del sistema, pues constituyen las señales de habilitación y deshabilitación de los elementos periféricos. Para el desarrollo del programa dichas señales no tienen importancia pues las acciones que toma el microcontrolador son inherentes a su arquitectura y modo de funcionamiento.

## **CAPITULO 4**

# CAPITULO 4

## CONSTRUCCION DEL EQUIPO Y RESULTADOS

### 4.1. MONTAJE DEL EQUIPO Y FUENTES DE PODER

Una vez que se han diseñado todos los circuitos que constituyen el hardware del sistema, que se han conseguido todos los elementos electrónicos y que se encuentra terminado el programa que constituye el software con el cual controla y automatiza las funciones a ejecutarse; se implementa dicho sistema, construyendo un equipo que puede realizar todas las operaciones para las que fue creado.

El sistema consta de un equipo base que tiene una entrada para la línea telefónica externa, cuatro entradas para las extensiones y el cable de alimentación para 110V y 60 Hz. con que opera la fuente de poder.


El equipo base contiene las tarjetas de los diferentes circuitos constitutivos del sistema, estas tarjetas fueron realizadas con tecnología de wire-wrapping para lo cual, todos los elementos se colocaron sobre zócalos y se realizó la interconexión en la parte posterior de las tarjetas.

Para la interconexión entre tarjetas, se pusieron conectores DB-25 hembra en cada una de ellas, conectando los cables de las diferentes señales que van a las demás tarjetas. Una vez que se tuvieron todas las señales disponibles en los conectores DB-25, se construyó una tarjeta de backplane en la cual constan los conectores DB-25 macho que llevan la información a esta tarjeta y en su parte posterior se tiene la interconexión de todas las señales entre tarjetas.

La fuente de poder entrega voltajes de polarización de +12V, -12V, +5V, -5V, -18V, +24V, que son obtenidos alimentando la tarjeta a través de la red pública de energía eléctrica. Su característica principal es la de ser switching, por lo cual el rizado superpuesto en la señal de continua es bastante bajo y se garantiza la estabilidad de estos voltajes. Además los puntos de referencia de estos voltajes son diferentes por lo que se pueden colocar en serie para alcanzar niveles superiores. Existen dos fuentes separadas de + 5V lo cual se aprovechó para separar la alimentación hacia la tarjeta del microcontrolador y no tener interferencias de los demás circuitos.

Las tarjetas están sujetadas en las esquinas con postes entre ellas y a su vez a la carcasa del equipo, con lo que se asegura su solidez en el interior de la caja metálica.

En la fotografía 4.1 se puede observar la configuración interna del equipo.




FOTOGRAFIA 4.1

En la fotografía 4.1 se puede observar la configuración interna del equipo.

En la parte externa del equipo se tiene por un lado los cinco conectores RJ-11 para conexión de la línea externa, extensiones y cable de alimentación, todo esto en la parte posterior, mientras que en el frente se tiene el led que indica que se está grabando el mensaje en la memoria de los integrados ISD, el botón de reset del sistema, y un botón de encendido con señalización de neón, que indica el estado del equipo.

La configuración física del equipo se muestra en las fotografías 4.2 y 4.3 en donde se puede observar los diferentes elementos externos, que permiten el funcionamiento del sistema.



FOTOGRAFIA 4.2



### FOTOGRAFIA 4.3

## 4.2. TARJETAS DEL EQUIPO PRINCIPAL


El sistema completo consta de ocho tarjetas:

- Fuente de Poder
- Tarjeta de interfaz con las extensiones
- Tarjeta de transformadores
- Tarjeta de generador de timbrado
- Tarjeta de interfaz de línea externa y circuitos de grabación de mensajes.
- Tarjeta de matrices de conmutación
- Tarjeta de interconexión
- Tarjeta de control

#### 4.2.1 FUENTE DE PODER

Esta tarjeta entrega los voltajes de polarización de corriente continua que son entregados a las demás tarjetas para su funcionamiento. Los voltajes obtenidos han sido descritos en la sección 1 del presente capítulo.

El circuito impreso se puede observar en la fotografía 4.4.



FOTOGRAFIA 4.4

Los diferentes voltajes generados en esta tarjeta pasan a la tarjeta de interconexión, desde donde se distribuyen por medio de los conectores DB-25 hacia todas las tarjetas.


#### 4.2.2. TARJETA DE INTERFAZ CON LAS EXTENSIONES

En esta tarjeta se encuentran los cuatro circuitos que realizan el interfaz con cada una de las extensiones, e incluyen los siguientes circuitos integrados:

- Detector de cierre de bucle para corriente continua
 

ISO12	ECG3081	OPTOACOPLADOR
ISO13	ECG3081	OPTOACOPLADOR
ISO14	ECG3081	OPTOACOPLADOR
ISO15	ECG3081	OPTOACOPLADOR
  
- Detector de cierre de bucle en presencia de señal de timbrado
 

ISO4	ECG3081	OPTOACOPLADOR
ISO5	ECG3081	OPTOACOPLADOR
ISO6	ECG3081	OPTOACOPLADOR
ISO7	ECG3081	OPTOACOPLADOR
  
- Interfaz de DC para alimentación a los teléfonos
  
- Relés para conmutar señal de timbrado y circuito de audio




FOTOGRAFIA 4.5

- Circuitos para manejo de los relés

ISO8	ECG3081	OPTOACOPLADOR
ISO9	ECG3081	OPTOACOPLADOR
ISO10	ECG3081	OPTOACOPLADOR
ISO11	ECG3081	OPTOACOPLADOR

### 4.2.3 TARJETA DE TRANSFORMADORES

En esta tarjeta se encuentran los cuatro transformadores pertenecientes a cada extensión, los cuales realizan el acoplamiento en audio entre el microteléfono y las matrices de conmutación, también están los diodos zener que protegen la entrada hacia la matriz y los condensadores que evitan el paso de corriente continua desde el interfaz de corriente continua que alimenta a los teléfonos hacia el transformador. Se puede observar la distribución de estos elementos en la fotografía 4.6.




FOTOGRAFIA 4.6

#### 4.2.4 TARJETA DE GENERADOR DE TIMBRADO

Se encarga de generar la señal de 90V y 20 Hz. que sirve para activar los timbres de las extensiones y contiene los siguientes circuitos integrados:

U5	XR2206	OSCILADOR
U6	4049	INVERSOR
U7	LM555	TIMER
U11	4050	BUFFER

En la fotografía 4.7 se pueden observar los diferentes componentes de esta tarjeta.



FOTOGRAFIA 4.7

#### 4.2.5. TARJETA DE INTERFAZ DE LÍNEA EXTERNA Y CIRCUITOS DE GRABACIÓN DE MENSAJES

En esta tarjeta se tiene el interfaz del sistema con la línea externa, los integrados de grabación y reproducción de mensajes con sus circuitos aledaños, y otros circuitos que se describirán a continuación:

- Interfaz con la línea externa

ISO2	ECG3081	OPTOACOPLADOR
------	---------	---------------

- Detector del tono de 425 Hz. de la línea externa

U1D	LM324	OPERACIONAL
-----	-------	-------------

U18	LM567	DETECTOR DE TONOS
-----	-------	-------------------

- Sistema de detección de pulsos

U1A	LM324	OPERACIONAL
-----	-------	-------------

U16	LM555	TIMER
-----	-------	-------

U17A	7414	INVERSOR
------	------	----------

- Sistema de detección de tonos

U12	75T202	DETECTOR DE TONOS DTMF
-----	--------	------------------------

U19C	LM324	OPERACIONAL
------	-------	-------------

- Circuitos de habilitación de relés

ISO1	ECG3081	OPTOACOPLADOR
------	---------	---------------

ISO3	ECG3081	OPTOACOPLADOR
------	---------	---------------

- Sistema de grabación y reproducción de mensajes

UIB            LM324            OPERACIONAL

ISD1           ISD1420           INTEGRADO DE GRABACION  
Y REPRODUC. DE MENSAJES

ISD2           ISD1000           INTEGRADO DE GRABACION  
Y REPRODUC. DE MENSAJES

- Transformador para la línea externa


- Relés

K5            RELE 12VDC

K6            RELE 12VDC

K7            RELE 12VDC

En la fotografía 4.8 se puede apreciar los elementos que constituyen esta tarjeta.




FOTOGRAFIA 4.8

#### 4.2.6. TARJETA DE MATRICES DE CONMUTACION

En esta sección se tiene el sistema de matrices de conmutación así como los generadores de audio para las señales de invitación a marcar, ocupado y espera.

- Matrices de Conmutación

U9	CD22100	4X4 CROSSPOINT SWITCH WITH MEMORY
U10	CD22100	4X4 CROSSPOINT SWITCH WITH MEMORY
U11	4050	BUFFER
U20	4050	BUFFER



FOTOGRAFIA 4.9



-	Generadores de señal audible		
	U2	LM555	TIMER
	U4	LM555	TIMER
	U19A	LM324	OPERACIONAL
	U19B	LM324	OPERACIONAL

### 4.3. TARJETAS DE CONTROL Y PERIFERICOS

La tarjeta de control contiene el sistema que maneja a las demás tarjetas y a todo el proceso que involucra el funcionamiento del equipo, la tarjeta de interconexión, aparte de los varistores para protección de las extensiones, no tiene elementos electrónicos, sino solamente conexiones entre las diferentes señales que provienen de los conectores de cada tarjeta; y los periféricos que serían los teléfonos que pueden ser de tonos o de pulsos.

#### 4.3.1. TARJETA DE CONTROL

Esta tarjeta contiene todos los circuitos para:


- El control y automatización de las funciones a ser ejecutadas por el sistema.
- El procesamiento de la información recibida y enviada por el sistema

Los circuitos integrados que se encuentran en esta tarjeta son:

MM5369		RELOJ DE 60 Hz
U21	8752	MICROCONTROLADOR
U22	74LS244	BUFFER
U27	74LS244	BUFFER

U29	74LS244	BUFFER
U23	74LS373	LATCH
U24	74LS373	LATCH
U25	74LS373	LATCH
U26	74LS373	LATCH
U28A	7414	INVERSOR

Los elementos pueden apreciarse en la fotografía 4.10.



FOTOGRAFIA 4.10

## 4.4. DIAGRAMAS

### 4.4.1. DIAGRAMA ELECTRÓNICO DEL SISTEMA

El diagrama electrónico total del sistema se presenta a continuación:

## 4.5. RESULTADOS

Una vez instalado el equipo y conectadas tanto la línea externa como las extensiones se procedió a realizar las siguientes pruebas:

### a) Grabación en los integrados ISD:

Al iniciarse el proceso se puede verificar que se enciende el led del integrado ISD1, primero por un tiempo de dos segundos y luego por un tiempo aproximado de 5 segundos y si se levanta la extensión principal, se puede apreciar la presencia de las señales de ocupado y espera coincidiendo con el led encendido durante la grabación de estos tonos; al igual que en la grabación del mensaje desde la extensión principal al marcar el número 23.

La calidad de esta señal, al ser escuchada desde la línea externa dependerá en mucho de la calidad del teléfono de la persona que está llamando hacia el sistema y del camino entre centrales telefónicas que tenga que pasar, hasta llegar al equipo. Pero dependerá principalmente de la calidad del micrófono del teléfono de la extensión principal, pues es el que se utiliza como interfaz en la grabación del mensaje directorio que será entregado a la línea externa una vez que se detecte el timbrado y se tome la línea.

### b) Intercomunicación y Acceso a Línea Externa:

El momento en que en una extensión se levanta el microteléfono, se tiene inmediatamente la presencia del tono de invitación a marcar propio del sistema, el cual es fácilmente distinguible del tono de la línea externa pues su frecuencia es ligeramente menor. Al marcar los dígitos, cuando se disca el primero

y este es detectado, desaparece el tono de invitación a marcar, sea el teléfono de tonos o de pulsos. Si el número marcado es correspondiente a intercomunicación, se generará timbrado en otra extensión y se interconectarán en las matrices de conmutación los circuitos de audio, una vez que conteste la llamada la extensión solicitada. La señal de audio entre extensiones es bastante clara e inteligible, pero al ser sistemas analógicos, siempre se presenta un poco de ruido que se induce de los otros circuitos y la fuente a pesar de tener filtros que tratan de eliminarlo.

Las características de los transformadores que se utilizan entre los teléfonos y las matrices son muy importantes, pues de ellas depende el nivel de audio que se tenga una vez establecida la comunicación; de otra manera, para amplificar las señales de audio entre extensiones y con la línea externa se debería separar los circuitos de transmisión y recepción a cuatro hilos con el uso de circuitos híbridos, caso en el que se mejoraría la señal de audio pero se dificultaría la fabricación del equipo pues las T-híbridas no son fáciles de conseguir en el mercado local.

Cuando se establece la intercomunicación y al mismo tiempo existe otra intercomunicación entre las extensiones restantes ó una de ellas está ocupando la línea externa, se puede verificar los buenos resultados en cuanto a la ausencia de diafonía al utilizar las matrices de conmutación CD22100 en vez de los switches analógicos CD4066, pues estos al estar en un solo integrado, permitían la inducción de señales en los hilos que los interconectaban, además, se necesitaba otra tarjeta adicional para colocarlos.

Con el uso de los relés en las extensiones se aísla la señal de timbrado en las otras extensiones donde no se utiliza, pero a pesar de eso se induce a través de la fuente, aunque de manera casi imperceptible.

Cuando un abonado externo llama hacia el equipo, debe tener la precaución de no realizar ruidos que puedan ser detectados como pulsos a través del canal telefónico pues tanto el detector de tonos como el de pulsos están atentos al aparecimiento de una señal, con lo que sería enrutado hacia alguna extensión que no necesariamente sería la deseada. Por esto es preferible tapar la bocina, mientras se marca el código de acceso al sistema.

En los detectores de cierre de bucle en continua como en alterna, la utilización de condensadores en los colectores de los optoacopladores, evita el aparecimiento de picos que pueden señalar falsos estados.

En las centrales digitales, el tono de invitación a marcar aparece instantáneamente al detectarse el cierre de bucle de alguna línea telefónica, lo cual no sucede en las centrales analógicas antiguas que todavía existen en las ciudades del Ecuador, de ahí la importancia de detectar el tono de 425 Hz antes de realizar la marcación.

La utilización del circuito integrado SSI75t202 detector de tonos DTMF, como se pudo ver en la sección 2.18, en vez de los detectores de frecuencias singulares LM567, no solamente que ahorran espacio sino que también evitan tediosas calibraciones para cada frecuencia y al tener un control automático de ganancia incorporado, aseguran la detección en un amplio rango de niveles de audio recibido.

## **4.6. POSIBLES FORMAS DE TARIFACION**

Tanto en sistemas de conmutación comunitarios como en centrales telefónicas privadas, el sistema de control de llamadas y tarifación es un aspecto de mucha importancia, es por ello, que las empresas fabricantes de sistemas de conmutación, centrales

telefónicas, PBX, etc., ponen gran interés en la provisión de puertos de tarificación en sus equipos.

Estos puertos generalmente son conocidos como de reportes detallados de llamadas, puesto que la información respecto al uso de las líneas troncales externas se entrega en forma de reportes o tablas.

Generalmente el hardware y el software necesarios para el desarrollo de los reportes es parte del paquete básico en los equipos disponibles en el mercado, y su complejidad está en relación directa al tamaño y capacidad del equipo.

Los reportes son entregados a través de un sistema de impresión conectado al puerto correspondiente, aunque si, además de los reportes que principalmente tienen la función de control, se desea obtener un sistema completo de tarificación como una base de datos, será necesaria la aplicación de software especial, que ofrezca estas facilidades, el mismo que se instala en un computador, y se conecta al sistema telefónico a través del mismo puerto de impresión con la ayuda de un interfaz adecuado.

Actualmente en el mercado puede obtenerse una gran variedad de software de este tipo, ofreciendo una amplia gama de opciones de información de control y tarificación, así, pueden realizar las siguientes tareas:

**Asignación de Costos** .- Puede hacerse a nivel de usuarios individuales, departamentos específicos, e inclusive a cuentas determinadas con el fin de facturar a clientes o proyectos, permitiendo a una empresa contabilizar la asesoría telefónica de manera que se pueda facturar convenientemente a cada cliente.

**Control del Uso de las Líneas** .- El abuso del sistema telefónico por parte de algunas de las extensiones siempre ha sido un asunto delicado. En muchas empresas las llamadas personales de los empleados son consideradas como un mal uso del sistema, dando como resultado ineficiencia en el trabajo y líneas mal utilizadas para los fines de la empresa. Adicionalmente habría la posibilidad de controlar intentos de fraude, especialmente en llamadas de larga distancia. Pueden reportarse inclusive llamadas que exceden un costo determinado, a lugares no autorizados o llamadas realizadas fuera del horario de trabajo.

**Análisis de Productividad** .- La productividad de la empresa se ve mejorada al suministrar datos a cerca del número de llamadas realizadas, tiempo de duración de las llamadas y costos de servicios locales y de larga distancia, ya sea a nivel de extensiones o departamentos.

**Optimización de la Red** .- Considerando que los gastos de consumo telefónico representan un rubro considerable en cualquier empresa, estos pueden reducirse cuando se tiene la información adecuada para control, tomando decisiones que optimicen el uso de la red.

Si consideramos las características del sistema que se ha desarrollado en este trabajo, el mismo que representa un sistema de conmutación de baja capacidad que será compartido por cuatro usuarios, el aspecto de tarificación es también un punto que debe considerarse.

El control de uso de la línea externa disponible en el sistema podría hacerse a través de temporización acumulativa con ayuda de un pequeño programa que sume el tiempo de llamadas externas


salientes para cada una de las extensiones, el mismo que puede reportarse a través de displays.

Con la marcación de un código determinado para cada usuario, desde la extensión principal o de control, en el display puede desplegarse el tiempo total de uso de la línea correspondiente. Los registros de tiempo pueden resetearse también a través de un código.

Sin embargo, esta forma de tarificación podría resultar inexacta si pensamos que desde cualquier extensión pueden realizarse llamadas de costos efectivos diferentes, lo cual de alguna manera se ha controlado, puesto que las llamadas de larga distancia nacional o internacional se han restringido para todas las extensiones.

Una forma más exacta de control con fines de tarificación, podría realizarse usando la facilidad del puerto serial que nos provee el microcontrolador, que por cierto, no ha sido usado.

De igual forma, a través de software, puede desarrollarse un prototipo de tabla de reportes que provea información respecto a la extensión que realiza la llamada, la duración de la misma, y el número telefónico marcado.



DIAG. 4.2 .- Sistema de Control de Llamadas



Podrían también reportarse las llamadas entrantes a través de la línea externa con fines de control, en cuyo caso, no se podría identificar el número telefónico del abonado llamante.

El periférico que puede conectarse al equipo para la obtención del reporte puede ser una impresora de tipo serial, que se conecta al puerto serial del microcontrolador. Es posible que para la conexión de ambas partes sea necesario el uso de un interfaz adecuado, el mismo que podría desarrollarse dependiendo del diseño utilizado.

#### **4.7. CONCLUSIONES Y RECOMENDACIONES**

De manera introductoria, se ha realizado un estudio del desarrollo de la telefonía, Se empezó por los primeros sistemas de control manual, pasando por sistemas automáticos de conmutación, de diferentes tipos, y llegando a sistemas de telefonía digital con todas las ventajas que ello representa.

Se han considerado los sistemas modernos disponibles en el mercado, con varios beneficios que les da la característica de competitividad, y algunos de los equipos auxiliares que pueden conectarse a ellos, siendo tratados como extensiones analógicas del sistema, o simplemente a través de puertos especializados para una función determinada. Todo este análisis, ofrecerá al lector la información introductoria que ayudará a entender la función y el funcionamiento del equipo diseñado.

La función principal del sistema que se ha diseñado es la de utilizar una sola línea telefónica, y poder tener varios usuarios compartiéndola de manera ordenada y con procedimientos automáticos que garanticen todas las ventajas establecidas y la seguridad en la recepción y selección de llamadas que entran hacia alguna extensión.

Por otro lado, el sistema provee de la facilidad de intercomunicación entre las diferentes extensiones, marcando sobre el tono de invitación a marcar propio del sistema el número de la extensión a la que se desea acceder.

Los procedimientos de conexión de las extensiones con la línea externa, o de ellas entre sí, e inclusive el enrutamiento de las diferentes señales generadas en el equipo a los terminales de voz del sistema, se llevan a cabo a través de las matrices de conmutación, elemento que le da al equipo la característica de ser analógico.

Es necesario mencionar además, que no se han desarrollado teléfonos especializados para funcionar con el sistema, por el contrario, los terminales de voz utilizados son de tipo analógico, de tonos o pulsos, y el equipo está en capacidad de detectar el tipo de terminal conectado a su puerto y responder de acuerdo a ello, trabajando de manera independiente para cada uno de los casos, pues como se conoce, el tratamiento de llamadas realizadas a través de un teléfono de pulsos difiere de uno de tonos.

Cualquier tipo de comunicación, ya sea a través de línea externa o de línea interna (para intercomunicación), se convierte en privada, es decir, que bajo ningún concepto, una llamada puede ser interrumpida por otro usuario. Sin embargo, debido a la facilidad que prestan las matrices de conmutación, podrían realizarse funciones de multiconferencia, con un participante externo, a través de la línea y con varios participantes internos. Obviamente, la habilitación de esta función requerirá de software adicional al presentado, así como otras funciones que podrían implementarse, tales como transferencias de llamadas, sistemas de espera, o la misma función de tarificación y control de llamadas como se analizó dentro de este mismo capítulo.

El sistema no necesita la presencia de una operadora para poder funcionar adecuadamente, pues los procedimientos se automatizaron al máximo, de manera que la forma como el equipo administra una llamada, ya sea de entrada o salida, es transparente a cualquier usuario. De igual forma se definieron subrutinas que analizan varios casos que pueden presentarse, con el fin de que el sistema no se pierda en la ejecución del programa.

La utilización de un microcontrolador no solamente reduce el número de circuitos sino que también aumenta la capacidad de control del sistema y la confiabilidad en el funcionamiento. Así mismo, ofrece eficiencia al permitir que puedan realizarse varias tareas al mismo tiempo, tareas de manejo y control de llamadas, así como tareas de control del estado del sistema.

Se dispone de una línea de atención a la troncal conectada al sistema, a través de la cual se atienden las llamadas que ingresan desde el exterior, y de dos líneas internas para atención a las extensiones, es decir, la atención que presta el sistema cuando detecta que el microteléfono de una extensión se ha levantado. De alguna manera, podría pensarse que el número de líneas de atención es limitado, sin embargo, se debe analizar el número de posibilidades de conversaciones simultáneas.

Si únicamente cuatro extensiones están conectadas al equipo, serán posibles tan solo dos intercomunicaciones al mismo tiempo, para lo cual, las dos líneas internas de atención a las extensiones son suficientes. Por otro lado, si uno de los usuarios hace uso de la línea externa, ya sea que haya recibido o realizado una llamada, solo dos extensiones podrán mantener intercomunicación, en cuyo caso, se requiere únicamente de una línea de atención interna adicional, por lo tanto, la cuarta extensión, al no poder comunicarse a través de la troncal, o con otra extensión, hasta que una de ellas se libere, no requiere de ninguna línea de atención.

El haber desarrollado el software para el control de la línea externa y la atención a las extensiones de manera separada y como bloques definidos, permite que el software pueda ampliarse de manera modular, para la atención a líneas externas e internas adicionales, siguiendo el mismo formato, haciendo los cambios de registros adecuadamente.

Por otro lado, la mayoría de procesos de control y de ejecución se realizan a través de subrutinas, que optimizan el programa y evitan que tareas repetitivas se desarrollen dentro del programa principal, de esta manera, el diseño del mismo se simplifica en gran medida.

Respecto a los mensajes guardados en memoria, el mensaje de espera y ocupado para enviarse a través de la línea externa, son grabados al inicio del programa, una sola vez. El mensaje directorio se graba a través de la extensión principal, que en nuestro caso corresponde a la extensión con código de acceso "1". Este mensaje puede ser grabado cuantas veces sea necesario hasta obtener los resultados deseados, los mismos que se verifican al reproducir la grabación, desde la misma extensión.

De lo anotado, se concluye, que se pueden realizar cambios en el directorio o menú de opciones que se reproduce al abonado llamante, cuando sea necesario, sin embargo, cabe señalar que cuando el usuario de la extensión "1" ingresa al modo de grabación y reproducción del mensaje, el microcontrolador deja de atender cualquier llamada o comunicación en proceso, por lo tanto, esta tarea debe realizarse a manera de mantenimiento, y por lo tanto, no deberá estar realizando ninguna otra.

El poseer un solo detector de tonos para atender a cuatro extensiones y una llamada que puede ingresar a través de la línea externa, ha limitado el manejo de llamadas en cierta forma, puesto que durante una llamada en proceso, el detector se libera

únicamente cuando se ha detectado el dato que el sistema requiere para continuar con el programa, en el caso de teléfonos de tonos o cuando se ha detectado que el teléfono desde el cual se produce la marcación es de pulsos. Sin embargo, en cualquiera de los dos casos, por lo menos un usuario deberá esperar que el detector se libere para ser atendido, por lo tanto, el sistema no enruta señal de invitación a marcar a una extensión, hasta que el detector de tonos esté disponible.

En el caso de atención a una llamada que ingresa a través de la línea externa, el abonado deberá marcar el código de acceso a la extensión deseada, luego de escuchar un tono que le indica que el sistema está preparado para atenderle.

En este caso, podría desarrollarse también otra opción, que consiste en enviar un mensaje de saludo y luego informarle al abonado llamante que marque el código únicamente cuando escuche el tono y no antes, sin embargo, debido a la limitación que se tenía respecto al tiempo disponible para grabación de mensajes en memoria, se prefirió únicamente enviar el tono de aviso.

De cualquier forma, si se deseara implementar este proceso, se llevaría a cabo de la misma forma como se hace con la grabación y reproducción del mensaje directorio con el menú de usuarios conectados al sistema, pues la única diferencia la haría el mensaje enviado, y la localidad de memoria donde dicho mensaje se almacenaría.

Para el control de uso de la línea, se ha desarrollado a través de software una forma de limitación de uso por tiempo. Así, un usuario puede tener una conversación a través de la línea externa por un tiempo definido, ya sea que haya recibido o realizado la llamada. De igual forma, una vez terminada la conversación, la extensión queda limitada por otro período de tiempo para el uso de

la línea. Cabe señalar, que únicamente la última extensión que haya accedido a la línea, queda restringida.

El tiempo de duración máximo de la llamada, se ha fijado en cuatro minutos, enviando una señal de alarma o aviso al usuario cuando falta todavía un minuto para que su tiempo termine. Para la restricción de uso de la línea se han fijado tres minutos contados a partir del momento en que la llamada termina, sin importar si el usuario hizo uso de los cuatro minutos completos o de un período menor, con el fin de evitar que las llamadas se terminen antes del tiempo límite, y se pueda acceder indefinidamente a la línea a través de llamadas repetitivas.

Los períodos de tiempo fijados, pueden variar cambiando el valor del contador de los minutos de temporización dentro del programa principal, sin embargo, se ha creído que los valores cargados, son convenientes para fines de prueba del funcionamiento del equipo.

Otra forma de evitar de alguna manera el abuso de la línea externa, considerando que no se ha desarrollado un sistema de control aún cuando se han analizado posibles formas de hacerlo, ha constituido la restricción absoluta para realizar llamadas de larga distancia nacionales o internacionales. También aquí podría considerarse un cambio, permitiendo que las llamadas de este tipo puedan realizarse únicamente a través de la extensión principal, con el fin de controlar de alguna manera llamadas especiales, que en algunos casos son urgentes.

Respecto a compartir un puerto de extensión para más de un terminal de voz, debe tenerse cuidado, pues si en alguno de ellos se colocan más de dos teléfonos aumentaría la corriente que entregue el interfaz de DC hacia dicha extensión y puede causar mal funcionamiento, e inclusive daños al sistema.

## **BIBLIOGRAFIA**

# BIBLIOGRAFIA

AT&T, Communications Systems and Products, AT&T, U.S.A., 1994.

AT&T, Merlin Legend Communications System, AT&T, U.S.A., 1993.

AT&T, Partner Communications System, AT&T, U.S.A., 1994.

DORFMAN, ROBERT, Link Age. Honeywell, U.S.A., Noviembre de 1994.

ECG, Semiconductors Guide, Philips ECG, U.S.A., 1992.

ECG, Transistor Transistor Logic - TTL Data Manual, Philips ECG,  
U.S.A., 1991.

FREEMAN ROGER, Ingeniería de Sistemas de Telecomunicaciones,  
Grupo Noriega Ed , México, 1991

GONZALEZ VAZQUEZ, JOSE, Introducción a los Microcontroladores.  
De. Mc. Graw Hill, España, 1992.

GOSTA BLUME, Introducción a la Telefonía, Editorial A.E.P., s.c., s.a.

HAL, HAL, Home Automation Laboratories, U.S.A., 1994.



MOMPIN POBLET, JOSE, Aplicaciones de la Electrónica. De.

Boixareu, Barcelona, 1987.

NATIONAL SEMICONDUCTOR, Linear Data Book. Santa Clara,

California, 1979.

NELSON, VERNER, Communications News, Nelson Publishing,

Florida, Febrero de 1994.

RAYMOND, DONALD , AT&T Technology Products, Systems and

Services, Ed. Committee, New York, 1993.

TEXAS INSTRUMENTS, The TTL Data Book, Dallas Texas, 1981.

TOSCANO MORALES, JAIME FERNANDO, Sistema de Alarma y

Comando por Vía Telefónica, Escuela Politécnica Nacional,

Quito, 1990.

WILLIAMS, ARTHUR B., Manual de Circuitos Integrados: Sección,

Diseño y Aplicaciones, Tomo II, Mc Graw Hill, México, 1992

# **ANEXO 1**



**INFORMATION  
STORAGE  
DEVICES**

# ISD1200/1400 Series

## Single-Chip Voice Record/Playback Devices

### 10-, 12-, 16-, and 20-Second Durations

107334

#### GENERAL DESCRIPTION

Information Storage Devices' ISD1200/1400 ChipCorder™ Series provides high-quality, single-chip record/playback solutions to short duration messaging applications. The CMOS devices include an on-chip oscillator, microphone pre-amplifier, automatic gain control, antialiasing filter, smoothing filter, and speaker amplifier. A minimum record/playback subsystem can be configured with a microphone, a speaker, several passives, two push-buttons, and a power source.

Recordings are stored in nonvolatile memory cells, providing zero-power message storage. This unique solution is made possible through ISD's patented Direct Analog Storage Technology (DAST™), whereby voice and audio signals are stored directly, in their natural analog form, into EEPROM memory. Direct analog storage allows natural voice reproduction in a single-chip solid-state solution.


#### ISD1200/1400 SERIES SUMMARY

Part Number	Minimum Duration (Seconds)	Maximum Input Sample Rate (KHz)	Upper Pass Band (KHz)
ISD1210	10	6.4	2.7
ISD1212	12	5.3	2.3
ISD1416	16	8.0	3.4
ISD1420	20	6.4	2.7

#### FEATURES

- Easy-to-use single-chip voice record/playback solution
  - No external ICs required
  - Minimizes external components
- High-quality, natural voice/audio reproduction
- Push-button interface
  - Playback can be edge- or level-activated
- Zero-power message storage
  - Eliminates battery backup circuits
- 100-year message retention (typical)
- 100 K record cycles (typical)
- On-chip clock source
- No programmer or development system needed
- Fully addressable to handle multiple messages
- Automatic power-down mode
  - Enters standby mode immediately following a record or playback cycle
  - Standby current 0.5 uA (typical)
- Single power supply
- Available in DIP, SOIC, and die form for Chip-on-Board (COB) Module assembly

#### ISD1200/1400 SERIES BLOCK DIAGRAM



## DETAILED DESCRIPTION

### Basic Operation

The ISD1200/1400 ChipCorder Series devices are controlled by a single signal,  $\overline{REC}$ , and either of two push-button control playback signals,  $\overline{PLAYE}$  (edge-activated playback), and  $\overline{PLAYL}$  (level-activated playback). The ISD1200/1400 parts are configured for simplicity of design in a single-message application. Using the address lines will allow multiple message applications. Device operation is explained on page 4.

### Speech Quality

ISD's patented DAST technology provides natural record and playback. The input voice signals are stored directly in nonvolatile EEPROM cells, and reproduced without the synthetic effect often heard with digital solid-state speech solutions. A complete sample is stored in a single cell, minimizing the memory necessary to store a recording of a given duration.

### Automatic Power-Down Mode

At the end of a playback or record cycle, the ISD1200/1400 Series devices automatically return to a low-power standby mode, consuming typically 0.5  $\mu$ A. During a playback cycle, the device powers down automatically at the end of the message. During a record cycle, the device powers down immediately after  $\overline{REC}$  is released HIGH.


### Addressing (optional)

In addition to providing simple message playback, the ISD1200/1400 Series provides a full addressing capability.

The ISD1200 Series storage array has 80 distinct addressable segments, while the ISD1400 Series storage array has 160 distinct addressable segments, providing the following resolutions.

Part Number	Resolution
ISD1210	125 ms
ISD1212	150 ms
ISD1416	100 ms
ISD1420	125 ms

## ISD1200/1400 SERIES PINOUTS



Note: NC means Must Not Connect

## PIN DESCRIPTIONS

Note: The  $\overline{REC}$ ,  $\overline{PLAYL}$ , and  $\overline{PLAYE}$  signals are all debounced for 50 ms. on the rising edge to prevent a false retriggering from a push-button switch.

### Record ( $\overline{REC}$ )

The  $\overline{REC}$  input is an active-LOW record signal. The device records whenever  $\overline{REC}$  is LOW. This signal must remain LOW for the duration of the recording.  $\overline{REC}$  takes precedence over either playback ( $\overline{PLAYE}$  or  $\overline{PLAYL}$ ) signal. If  $\overline{REC}$  is pulled LOW during a playback cycle, the playback immediately ceases and recording begins.

A record cycle is completed when  $\overline{REC}$  is pulled HIGH. An end-of-message marker is internally recorded, enabling a subsequent playback cycle to terminate appropriately. The device automatically powers down to standby mode when  $\overline{REC}$  goes HIGH.

### Playback, Edge-Activated ( $\overline{PLAYE}$ )

When a LOW-going transition is detected on this input signal, a playback cycle begins. Playback continues until an end-of-message marker is encountered or the end of the memory space is reached. Upon completion of the playback cycle, the device automatically powers down into standby mode. Taking  $\overline{PLAYE}$  HIGH during a playback cycle will not terminate the current cycle.

### Playback, Level-Activated ( $\overline{PLAYL}$ )

When this input signal transitions from HIGH to LOW, a playback cycle is initiated. Playback continues until  $\overline{PLAYL}$  is pulled HIGH, an end-of-message marker is detected, or the end of the device space is reached. The device automatically powers down to standby mode upon completion of the playback cycle.

Note: In playback, if either  $\overline{PLAYE}$  or  $\overline{PLAYL}$  is held LOW during EOM or OVERFLOW, the device will still enter

standby and the internal oscillator and timing generator will stop. However, the rising edge of  $\overline{\text{PLAYE}}$  and  $\overline{\text{PLAYL}}$  will no longer be debounced and any subsequent falling edge present on the input pins will initiate another playback.

#### Record LED Output ( $\overline{\text{RECLEL}}$ )

The output  $\overline{\text{RECLEL}}$  is LOW during a record cycle. It can be used to drive an LED to provide feedback that a record cycle is in progress. In addition,  $\overline{\text{RECLEL}}$  pulses LOW momentarily when an end-of-message marker is encountered in a playback cycle.

#### Microphone Input (MIC)

The microphone is usually AC-coupled to this pin via a series capacitor. The user-selectable value of the input series capacitor (together with the 10K ohm resistance internal to the chip) determines the low-frequency cutoff for the ISD1200/1400 Series passband.

#### Microphone Reference (MIC REF)

When MIC REF is AC coupled to the microphone ground, the recorded noise level is significantly reduced. Ground noise is referenced to the preamplifier. If this pin is not used, it must NOT be connected to any signal or voltage. It must float.

#### Analog Output (ANA OUT)

The microphone signal is amplified and is output to the ANA OUT pin. The voltage gain of the preamp is determined by the voltage level at the Automatic Gain Control (AGC) pin. The preamplifier has a maximum gain of about 24 dB for small input signal levels.

#### Analog Input (ANA IN)

The external capacitor connects ANA IN to the ANA OUT pin. The value of the external capacitor, together with the 3 K $\Omega$  input impedance at ANA IN, can be chosen to give additional cutoff at the low-frequency end of the voice passband. The ANA IN pin may also be used to input alternative sources of analog signals (instead of the microphone signal) through a coupling capacitor.

#### Automatic Gain Control (AGC)

The purpose of the AGC is to dynamically adjust the preamplifier gain, and therefore extend the range of input signals which can be applied to the microphone output without causing distortion. The AGC can considerably extend the range of recordable sound from whispers to loud voices. To use the AGC feature, an external resistor and capacitor should be connected in

parallel between the AGC pin and Ground. Recommended values are 470 K $\Omega$  and 4.7  $\mu\text{F}$ . The "attack" time of the gain control is determined by the source resistance (5 K $\Omega$ ) and the external capacitor. The "release" time is determined by the external resistor and capacitor. For AGC voltages of 1.5 Volts and below, the preamplifier is at its maximum gain of 24 dB. Reduction in preamplifier gain occurs for voltages of approximately 1.8 Volts. If the AGC function is not desired, the AGC pin can be tied to Ground and the preamplifier gain will be held at its highest level of approximately 24 dB.

If operating at voltages above 5.5 V, insert a 5.1 K $\Omega$  resistor in series with the capacitor from pin 20 to pin 21 to minimize distortion.

#### Speaker Outputs (SP+, SP-)

The SP+ and SP- pins provide direct drive for loudspeakers with impedances as low as 16 ohms. A single output may be used, but, for direct-drive loudspeakers, the two opposite-polarity outputs provide an improvement in output power of up to four times over a single-ended connection. Furthermore, when SP+ and SP- are used, a speaker-coupling capacitor is not required. A single-ended connection will require an AC-coupling capacitor between the SP pin and the speaker. The speaker outputs are in a high-impedance state during a record cycle, and held at  $V_{SSA}$  during Power Down.

#### Optional External Clock (XCLK)

This signal is normally tied to ground in applications circuits. If, however, greater timing precision is desired. (internal clock has  $\pm 2.5\%$  tolerance over temperature and voltage range), the chip can be externally clocked through this pin. If the XCLK is not used, this input should be connected to ground.

#### $V_{CCA}$ and $V_{CCD}$

Analog and digital circuits internal to the ISD1200/1400 Series use separate power buses to minimize noise on the chip. These power buses are brought out to separate pins on the package and should be tied together as close to the supply as possible. It is important that the power supply be decoupled as close as possible to the package.

#### $V_{SSA}$ and $V_{SSD}$ (Ground)

Similar to  $V_{CCA}$  and  $V_{CCD}$ , the analog and digital circuits internal to the ISD1200/1400 Series use separate ground buses to minimize noise. These pins should be tied together as close as possible to the device.

**TABLE 1. OPERATIONAL MODES**

Address Ctrl. (HIGH)	Function	Typical Use	Jointly* Compatible
A0	Message cueing	Fast-forward through messages	A4
A1	Delete $\overline{\text{EOM}}$ markers	Position $\overline{\text{EOM}}$ marker at the end of the last message	A3, A4
A2	Unused		
A3	Looping	Continuous playback from Address 0	A1
A4	Consecutive addressing	Record/Play multiple consecutive messages	A0, A1
A5	Unused		

\* Indicates additional operational modes which can be used simultaneously with the given mode.

### Address Inputs (A0-A7)

The Address Inputs have two functions, depending upon the level of the two Most Significant Bits (MSB) of the address.

If either of the two MSBs is LOW, the inputs are ALL interpreted as address bits and are used as the start address for the current Record or Playback cycle. The address pins are inputs only and do not output internal address information as the operation progresses. Address inputs are latched by the falling edge of  $\overline{\text{PLAYE}}$ ,  $\overline{\text{PLAYL}}$  or  $\overline{\text{REC}}$ .

### OPERATIONAL MODES

The ISD1200/1400 Series is designed with several built-in operational modes provided to allow maximum functionality with a minimum of additional components, described in detail below. The operational modes use the address pins on the ISD1200/1400 devices, but are mapped outside the valid address range. When the two Most Significant Bits (MSBs) are HIGH, the remaining address signals are interpreted as mode bits and NOT as address bits. Therefore, operational modes and direct addressing are not compatible and cannot be used simultaneously.

There are two important considerations for using operational modes. First, all operations begin initially at address 0, which is the beginning of the ISD1200/1400 address space. Later operations can begin at other address locations, depending on the operational mode(s) chosen. In addition, the address pointer is reset to 0 when the device is changed from Record to Playback, Playback to Record, or when a Power-Down cycle is executed.

Second, an Operational Mode is executed when any of the control inputs,  $\overline{\text{PLAYE}}$ ,  $\overline{\text{PLAYL}}$ , or  $\overline{\text{REC}}$ , go LOW and the two MSBs are HIGH. This Operational Mode remains in effect until the next LOW-going control input signal, at which point the current address/mode levels are sampled and executed.

(Note: The two MSBs are on pins 9 and 10 for each ISD1200/1400 Series member.)

### OPERATIONAL MODE DESCRIPTIONS

The Operational Modes can be used in conjunction with a microcontroller, or they can be hard-wired to provide the desired system operation.

#### A0 — Message Cueing ( $\overline{\text{PLAYE}}$ or $\overline{\text{PLAYL}}$ only)

Message Cueing allows the user to skip through messages, without knowing the actual physical address of each message. Each control input, LOW pulse causes the internal address pointer to skip to the next message. This mode should be used for Playback only, and typically used with the A4 Operational Mode.

#### A1 — Delete $\overline{\text{EOM}}$ Markers ( $\overline{\text{REC}}$ only)

The A1 Operational Mode allows sequentially recorded messages to be concatenated into a single message with only one  $\overline{\text{EOM}}$  marker set at the end of the combined message. When this operational mode is configured, messages recorded sequentially are played back as one continuous message.

#### A2 — Unused

#### A3 — Message Looping ( $\overline{\text{PLAYE}}$ or $\overline{\text{PLAYL}}$ only)


The A3 Operational Mode allows for the automatic, continuously repeated playback of the message located at the beginning of the address space. A message can completely fill the ISD1200/1400 device and will loop from beginning to end.

#### A4 — Consecutive Addressing

During normal operations, the address pointer will reset when a message is played through to an  $\overline{\text{EOM}}$  marker. The A4 Operational Mode inhibits the address pointer reset, allowing messages to be played back consecutively.

#### A5 — Unused

**APPLICATION SCHEMATIC**



Note: ISD Application Notes and Design Manual available

**FUNCTIONAL DESCRIPTION EXAMPLE**

The following example operating sequence demonstrates the functionality of the ISD1200/1400 Series devices.

1. Record a message filling the address space.  
 Pulling the  $\overline{REC}$  signal LOW initiates a record cycle from the beginning of the message space. If  $\overline{REC}$  is held LOW, the recording continues until the message space has been filled. Once the message space is filled, recording ceases. The device will automatically power down after  $\overline{REC}$  is pulled HIGH.
2. Edge-activated playback.  
 Pulling the  $\overline{PLAYE}$  signal LOW initiates a playback cycle from the beginning of the message space. The rising edge of  $\overline{PLAYE}$  has no effect on operation. If a recording has filled the message space, the entire message is played. When the device reaches the end of the message space, it automatically powers down. A subsequent falling edge on  $\overline{PLAYE}$  initiates a new play cycle from the start address.
3. Level-activated playback.  
 Pulling the  $\overline{PLAYL}$  signal LOW initiates a playback cycle from the beginning of the message space. If  $\overline{PLAYL}$  remains LOW, the device plays through to the end of the message and subsequently enters the power-down mode.

4. Level-activated playback (truncated).  
 If  $\overline{PLAYL}$  is pulled HIGH any time during the playback cycle, the device stops playing and enters the power-down mode. A subsequent falling edge on  $\overline{PLAYL}$  initiates a new play cycle from the start address.
5. Record (interrupting playback).  
 The  $\overline{REC}$  signal takes precedence over other operations. Any LOW-going transition on  $\overline{REC}$  initiates a new record operation from the beginning of the start address regardless of any current operation in progress.
6. Record a message, partially filling the address space.  
 A record operation need not fill the entire message space. Releasing the  $\overline{REC}$  signal HIGH before filling the message space causes the recording to stop and an end-of-message marker to be placed. The device powers down automatically.
7. Play back a message, partially filling the address space.  
 Pulling the  $\overline{PLAYE}$  or  $\overline{PLAYL}$  signal LOW initiates a playback cycle which is then completed when the end-of-message marker is encountered. Playback ceases and the device powers down.
8.  $\overline{RECLED}$  operation.  
 The  $\overline{RECLED}$  output pin provides an active-LOW signal which can be used to drive an LED as a "record in progress" indicator. It returns to a HIGH state when the  $\overline{REC}$  pin is released HIGH or when the recording is completed due to the message space being filled.

**APPLICATIONS NOTE**

Some users may experience an unexpected recording taking place when their circuit is powered up, or the batteries are changed and  $V_{CC}$  rises faster than REC. This undesired recording prevents playback of the previously recorded message. A spurious End Of Message (EOM) marker appears at the very beginning of the memory, preventing access to the original message, and nothing is played.

To prevent this occurrence, place a capacitor (approx.  $0.001 \mu\text{F}$ ) between the control pin (REC) and  $V_{CC}$ . This pulls

the control pin voltage up with  $V_{CC}$  as it rises. Once the voltage is HIGH, the pull-up device will keep the pin HIGH until intentionally pulled LOW, preventing the false EOM marker.

Since this anomaly is dependent upon factors such as the capacitance of the user's printed circuit board, not all circuit designs will exhibit the spurious marker. It is recommended, however, that the capacitor is included to design reliability. A more detailed explanation and resolution of this occurrence is described in the ISD Application Notes and Design Manual.

**ABSOLUTE MAXIMUM RATINGS (ISD1200/1400 SERIES - PACKAGED)**

Condition	Value
Temperature under bias	-65° C to +125° C
Storage temperature range	-65° C to +150° C
Voltage applied to any pin	( $V_{SS} - 0.3 \text{ V}$ ) to ( $V_{CC} + 0.3 \text{ V}$ )
Voltage applied to any pin (Input current limited to $\pm 20 \text{ mA}$ )	( $V_{SS} - 1.0 \text{ V}$ ) to ( $V_{CC} + 1.0 \text{ V}$ )
Lead temperature (soldering - 10 seconds)	300° C
$V_{CC} - V_{SS}$	-0.3 V to +7.0 V

Stresses above those listed may cause permanent damage to the device. Exposure to the absolute maximum ratings may affect device reliability.

**DC PARAMETERS (ISD1200/1400 SERIES - PACKAGED)**

Operating Conditions:  $T_A = 0^\circ$  to  $70^\circ \text{ C}$ ,  $V_{CC} = 4.5 \text{ V}$  to  $6.5 \text{ V}$  <sup>(1)</sup>,  $V_{SS} = 0 \text{ V}$  <sup>(2)</sup>, unless otherwise noted

Symbol	Parameters	Min	Typ <sup>(3)</sup>	Max	Units	Conditions
$V_{IL}$	Input Low Voltage			0.8	V	
$V_{IH}$	Input High Voltage	2.4			V	
$V_{OL}$	Output Low Voltage			0.4	V	$I_{OL} = 4.0 \text{ mA}$
$V_{OH}$	Output High Voltage	2.4			V	$I_{OH} = -1.6 \text{ mA}$
$I_{CC}$	$V_{CC}$ Current @ 5.5 V (Operating)		15	30	mA	$V_{CC} = 5.5 \text{ V}$ , $R_{EXT} = \infty$ <sup>(4)</sup>
$I_{CC}$	$V_{CC}$ Current @ 6.5 V (Operating)		15	35	mA	$V_{CC} = 6.5 \text{ V}$ , $R_{EXT} = \infty$ <sup>(4)</sup>
$I_{SB}$	$V_{CC}$ Current (Standby)		0.5	10	$\mu\text{A}$	<sup>(4)</sup> <sup>(5)</sup>
$I_{IL}$	Input Leakage Current			$\pm 1$	$\mu\text{A}$	<sup>(4)</sup> <sup>(5)</sup>
$I_{ILPD}$	Input Current HIGH w/Pull Down			130	$\mu\text{A}$	Force $V_{CC}$ <sup>(6)</sup> <sup>(7)</sup>
$R_{EXT}$	Output Load Impedance	16			$\Omega$	Speaker Load
$R_{MIC}$	Preamp In Input Resistance		10		$\text{K}\Omega$	Pins 17, 18
$R_{ANA \text{ In}}$	Ana In Input Resistance		3		$\text{K}\Omega$	
$A_{PRE1}$	Preamp Gain 1		24		dB	AGC = 0.0 V
$A_{PRE2}$	Preamp Gain 2		-45	-15	dB	AGC = 2.5 V
$A_{ARP}$	Ana In to SP+/-		22		dB	
$R_{AGC}$	AGC Output Resistance		5		$\text{K}\Omega$	
$I_{PREH}$	Preamp Out Source		-2		mA	@ $V_{OLT} = 1.0 \text{ V}$
$I_{PREL}$	Preamp In Sink		0.5		mA	@ $V_{OLT} = 2.0 \text{ V}$

Notes: 1.  $V_{CC} = V_{CCA} = V_{CCD}$ .

2.  $V_{SS} = V_{SSA} = V_{SSD}$ .

3. Typical values @  $T_A = 25^\circ \text{ C}$  and 5.0 V.

4.  $V_{CCA}$  and  $V_{CCD}$  connected together.

5. REC, PLAYL, and PLAYE must be  $V_{CCD}$ .

6. Pin 26.

7. Applies only to ISD1200 and ISD1400 future version (see page 13)



**C PARAMETERS (ISD1200/1400 SERIES - PACKAGED)**Operating Conditions:  $T_A = 0^\circ$  to  $70^\circ$  C,  $V_{CC} = 4.5$  V to  $6.5$  V <sup>(1)</sup>,  $V_{SS} = 0$  V <sup>(2)</sup>; unless otherwise noted

Symbol	Characteristic	Min	Typ <sup>(3)</sup>	Max	Units	Conditions
THD	Total Harmonic Distortion		1		%	@ 1 KHz
$T_{LED1}$	RECLE $\overline{D}$ ON Delay		5		$\mu$ sec	
$T_{LED2}$	RECLE $\overline{D}$ OFF Delay		48.6		msec	
$T_S$	A3 Loop Setup Time	300			nsec	
$T_H$	A3 Loop Hold Time	0			nsec	
$T_{RPLD}$	Record Power-Up Delay		32		msec	
$T_{RPDD}$	Record Power-Down Delay		32		msec	
$T_{PPLD}$	Play Power-Up Delay		32		msec	
$T_{PPDD}$	Play Power-Down Delay		8.1		msec	
$P_{OUT}$	Speaker Output Power		12.2		mW	$R_{EXT} = 16 \Omega$
$V_{OLT}$	Voltage Across Speaker Pins		1.25	2.5	V p-p	$R_{EXT} = 600 \Omega$
$V_{LN1}$	MIC Input Voltage			20	mV	Peak-to-Peak <sup>(4)</sup>
$V_{LN2}$	ANA IN Input Voltage			50	mV	Peak-to-Peak

**C PARAMETERS**

Symbol	Characteristic	ISD-1210	ISD-1212	ISD-1416	ISD-1420	Units	Conditions
$F_S$	Sampling Frequency (max)	6.4	5.3	8	6.4	KHz	Internal Oscillator
BW	Bandwidth (max)	2.7	2.3	3.4	2.7	KHz	3 dB Roll-Off Point <sup>(5)</sup>
$T_{RPW}$	Record Pulse Width (max)	10	12	16	20	sec.	
$T_{PLA}$	Playback Duration (min)	10	12	16	20	sec.	
$T_{LED2}$	RECLE $\overline{D}$ OFF Delay	48.6	58.3	38.9	48.6	msec	<sup>(6)</sup>
$T_{RPLD}$	Rec. Power-Up Delay	32	39	26	32	msec	<sup>(6)</sup>
$T_{RPDD}$	Rec. Power-Down Delay	32	39	26	32	msec	<sup>(6)</sup>
$T_{PPLD}$	Play Power-Up Delay	32	39	26	32	msec	<sup>(6)</sup>
$T_{PPDD}$	Play Power-Down Delay	8.1	9.7	6.5	8.1	msec	<sup>(6)</sup>


1.  $V_{CC} = V_{CC1} = V_{CCD}$ .2.  $V_{SS} = V_{SS1} = V_{SSD}$ .3. Typical values @  $T_A = 25^\circ$  C, 5.0 V, and 6.2 KHz sample rate.4. With 12 K $\Omega$  series resistor at ANA IN.

5. Low-frequency cutoff depends upon value of external capacitors (see Pin Descriptions).


6. Typical values @  $T_A = 25^\circ$  C and 5.0 V.

**TIMING DIAGRAMS (ISD1200/1400 SERIES - PACKAGED)**

**RECORD**



**PLAYBACK**



# Monolithic Function Generator

## GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01 Hz to more than 1 MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20 ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range, with an external control voltage, having a very small affect on distortion.

## FEATURES

Low-Sine Wave Distortion	.5%, Typical
Excellent Temperature Stability	20 ppm/°C, Typical
Wide Sweep Range	2000:1, Typical
Low-Supply Sensitivity	0.01%V, Typical
Linear Amplitude Modulation	
TTL Compatible FSK Controls	
Wide Supply Range	10V to 26V
Adjustable Duty Cycle	1% to 99%


## APPLICATIONS

Waveform Generation  
Sweep Generation  
AM/FM Generation  
V/F Conversion  
FSK Generation  
Phase-Locked Loops (VCO)

## ABSOLUTE MAXIMUM RATINGS

Power Supply	26V
Power Dissipation	750 mW
Derate Above 25°C	5 mW/°C
Total Timing Current	6 mA
Storage Temperature	-65°C to +150°C

## FUNCTIONAL BLOCK DIAGRAM



## ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2206M	Ceramic	-55°C to +125°C
XR-2206N	Ceramic	0°C to +70°C
XR-2206P	Plastic	0°C to +70°C
XR-2206CN	Ceramic	0°C to +70°C
XR-2206CP	Plastic	0°C to +70°C

## SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO actually produces an output frequency proportional to an input current, which is produced by a resistor from the timing terminals to ground. The current switches route one of the timing pins current to the VCO controlled by an FSK input pin, to produce an output frequency. With two timing pins, two discrete output frequencies can be independently produced for FSK Generation Applications.




Figure 1: Basic Test Circuit.




Figure 5: Normalized Output Amplitude versus DC Bias at AM Input (Pin 1).




Figure 2: Output Amplitude as a Function of the Resistor,  $R_3$ , at Pin 3.




Figure 6: Trimmed Distortion versus Timing Resistor.




Figure 3: Supply Current versus Supply Voltage, Timing,  $R$ .




Figure 7: Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.




Figure 4:  $R$  versus Oscillation Frequency.




Figure 8: Frequency Drift versus Temperature.




Figure 9: Circuit Connection for Frequency Sweep.




Figure 10: Circuit for Sine Wave Generation without External Adjustment. (See Figure 2 for Choice of  $R_3$ .)




Figure 12: Sinusoidal FSK Generator.




Figure 11: Circuit for Sine Wave Generation with Minimum Harmonic Distortion. ( $R_3$  Determines Output Swing — See Figure 2.)




Figure 13: Circuit for Pulse and Ramp Generation.

**Frequency-Shift Keying:**

The XR-2206 can be operated with two separate timing resistors,  $R_1$  and  $R_2$ , connected to the timing Pin 7 and 8, respectively, as shown in Figure 12. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage  $\geq 2V$ , only  $R_1$  is activated. Similarly, if the voltage level at Pin 9 is  $\leq 1V$ , only  $R_2$  is activated. Thus, the output frequency can be varied between two levels,  $f_1$  and  $f_2$ , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

In split-supply operation, the keying voltage at Pin 9 is referenced to  $V^-$ .

**Output DC Level Control:**

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figures 10, 11 and 12, Pin 3 is biased midway between  $V^+$  and ground, to give an output dc level of  $\approx V^+/2$ .

**APPLICATIONS INFORMATION****Wave Generation****Without External Adjustment:**

Figure 10 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer, at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than  $V^+/2$ , and the total harmonic distortion (THD) is  $< 2.5\%$ . If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 10 can be converted to split-supply operation, simply by replacing all ground connections with  $V^-$ . In split-supply operation,  $R_3$  can be directly connected to  $V^-$ .

**With External Adjustment:**

The harmonic content of sinusoidal output can be reduced to  $\approx 0.5\%$  by additional adjustments as shown in Figure 11. The potentiometer,  $R_A$ , adjusts the sine-shaping resistor, and  $R_B$  provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set  $R_B$  at midpoint, and adjust  $R_A$  for minimum distortion.
2. With  $R_A$  set as above, adjust  $R_B$  to further reduce distortion.

**Triangle Wave Generation**

The circuits of Figures 10 and 11 can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e.,  $S_1$  open). Amplitude of the triangle is approximately twice the sine wave output.

**FSK Generation**

Figure 12 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted, by the choice of timing resistors,  $R_1$  and  $R_2$ ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with  $V^-$ .

**Pulse and Ramp Generation**

Figure 13 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shift keys itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99%, by the choice of  $R_1$  and  $R_2$ . The values of  $R_1$  and  $R_2$  should be in the range of 1 k $\Omega$  to 2 M $\Omega$ .

## PRINCIPLES OF OPERATION

### Description of Controls

#### Frequency of Operation:

The frequency of oscillation,  $f_0$ , is determined by the external timing capacitor,  $C$ , across Pin 5 and 6, and by the timing resistor,  $R$ , connected to either Pin 7 or 8. The frequency is given as:

$$f_0 = \frac{1}{RC} \text{ Hz}$$

It can be adjusted by varying either  $R$  or  $C$ . The recommended values of  $R$ , for a given frequency range, are shown in Figure 4. Temperature stability is optimum for  $4 \text{ k}\Omega < R < 200 \text{ k}\Omega$ . Recommended values of  $C$  are from  $1000 \text{ pF}$  to  $100 \mu\text{F}$ .

#### Frequency Sweep and Modulation:

The frequency of oscillation is proportional to the total timing current,  $I_T$ , drawn from Pin 7 or 8:

$$f = \frac{320 I_T \text{ (mA)}}{C \text{ (}\mu\text{F)}} \text{ Hz}$$

The timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at  $+3\text{V}$ , with respect to Pin 12. The frequency varies linearly with  $I_T$ , over a wide range of current values, from  $1 \mu\text{A}$  to  $3 \text{ mA}$ . The frequency can be controlled by applying a control voltage,  $V_C$ , to the dedicated timing pin as shown in Figure 9. The frequency of oscillation is related to  $V_C$  as:

$$f = \frac{1}{RC} \left( 1 + \frac{R}{R_C} \left( 1 - \frac{V_C}{3} \right) \right) \text{ Hz}$$

where  $V_C$  is in volts. The voltage-to-frequency conversion gain,  $K$ , is given as:

$$K = \frac{\partial f}{\partial V_C} = -\frac{0.32}{R_C C} \text{ Hz/V}$$

**CAUTION:** For safe operation of the circuit,  $I_T$  should be limited to  $\leq 3 \text{ mA}$ .

#### Output Amplitude:


Maximum output amplitude is inversely proportional to the external resistor,  $R_3$ , connected to Pin 3 (see Figure 2). For sine wave output, amplitude is approximately  $60 \text{ mV}$  peak per  $\text{k}\Omega$  of  $R_3$ ; for triangle, the peak amplitude is approximately  $160 \text{ mV}$  peak per  $\text{k}\Omega$  of  $R_3$ . Thus, for example,  $R_3 = 50 \text{ k}\Omega$  would produce approximately  $\pm 3\text{V}$  sinusoidal output amplitude.

#### Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance at Pin 1 is approximately  $100 \text{ k}\Omega$ . Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within  $\pm 4 \text{ volts}$  of  $V^+/2$  as shown in Figure 5. As this bias level approaches  $V^+/2$ , the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately  $55 \text{ dB}$ .

**CAUTION:** AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of  $V^+$ .

VALENT  
MATIC  
RAM



# CRITICAL CHARACTERISTICS

**Test Conditions:** Test Circuit of Figure 1,  $V^+ = 12V$ ,  $T_A = 25^\circ$ ,  $C = 0.01 \mu F$ ,  $R_1 = 100 k\Omega$ ,  $R_2 = 10 k\Omega$ ,  $R_3 = 25 k\Omega$  unless otherwise specified.  $S_1$  open for triangle, closed for sine wave.

PARAMETER	XR-2206M			XR-2206C			UNIT	CONDITIONS
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.		
<b>GENERAL CHARACTERISTICS</b>								
Supply Voltage	10		26	10		26	V	
Supply Voltage Tolerance	$\pm 5$		$\pm 13$	$\pm 5$		$\pm 13$	V	
Supply Current		12	17		14	20	mA	$R_1 > 10 k\Omega$
<b>AMPLIFIER SECTION</b>								
Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000 \mu F$ , $R_1 = 1 k\Omega$
Best Practical Frequency		0.01			0.01		Hz	$C = 50 \mu F$ , $R_1 = 2 M\Omega$
Frequency Accuracy		$\pm 1$	$\pm 4$		$\pm 2$		% of $f_0$	$f_0 = 1/R_1 C$
Temperature Stability		$\pm 10$	$\pm 50$		$\pm 20$		ppm/ $^\circ C$	$0^\circ C < T_A < 75^\circ C$ , $R_1 = R_2 = 20 k\Omega$
Gain Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$ , $V_{HIGH} = 20V$ , $R_1 = R_2 = 20 k\Omega$
Dynamic Range	1000:1	2000:1			2000:1		$f_H \sim f_L$	$f_H @ R_1 = 1 k\Omega$ $f_L @ R_1 = 2 M\Omega$
Dynamic Linearity								
10:1 Sweep		2			2		%	$f_L = 1 kHz$ , $f_H = 10 kHz$
100:1 Sweep		8			8		%	$f_L = 100 Hz$ , $f_H = 100 kHz$
THD Distortion		0.1			0.1		%	$\pm 10\%$ Deviation
Recommended Timing Components								
Timing Capacitor: C	0.001		100	0.001		100	$\mu F$	See Figure 4.
Timing Resistors: $R_1$ & $R_2$	1		2000	1		2000	$k\Omega$	
Single Sine Wave Output								See Note 1, Figure 2.
Triangle Amplitude		160			160		mV/ $k\Omega$	Figure 1, $S_1$ Open
Sine Wave Amplitude	40	60	80		60		mV/ $k\Omega$	Figure 1, $S_1$ Closed
Peak-to-Peak Output Swing		6			6		V <sub>p-p</sub>	
Output Impedance		600			600		$\Omega$	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
Sine Wave Amplitude Stability		4800			4800		ppm/ $^\circ C$	See Note 2.
THD Distortion								
Gain Adjustment		2.5			2.5		%	$R_1 = 30 k\Omega$
Rate Adjustment		0.4	1.0		0.5	1.5	%	See Figures 6 and 7.
Amplitude Modulation								
Output Impedance	50	100		50	100		$k\Omega$	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Modulation Linearity		2			2		%	For 95% modulation
Triangular Wave Output Amplitude		12			12		V <sub>p-p</sub>	Measured at Pin 11.
Settling Time		250			250		nsec	$C_L = 10 pF$
Propagation Delay Time		50			50		nsec	$C_L = 10 pF$
Output Voltage		0.2	0.4		0.2	0.6	V	$I_L = 2 mA$
Output Current		0.1	20		0.1	100	$\mu A$	$V_{I1} = 26V$
Operating Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	Measured at Pin 10.


- Output amplitude is directly proportional to the resistance,  $R_3$ , on Pin 3. See Figure 2.
- For maximum amplitude stability,  $R_3$  should be a positive temperature coefficient resistor.



# 29. LOGIC/BLOCK DRAWINGS


IN DRAWING NUMBER SEQUENCE

**H01-10**




\* P8 is in the "L" level.

**H01-11**





**H01-12**




VDD - Pin 16  
VSS - Pin 8


**H01-13**




**H01-14**



**H01-15**



**H01-16**





## Features

- 200 ns Access Times at 0 to 70°C
- Programmed Using Intelligent Algorithm
  - Typically 5 ms/byte Programming Time
  - 2 Minutes for 27128 (5143)
  - 1 Minute for 2764 (5133)
- JEDEC Approved Byte-wide Pin Configuration
  - 2764 8K x 8 Organization
  - 27128 16K x 8 Organization
- Low Power Dissipation
  - 100 mA Active Current
  - 30 mA Standby Current
- Extended Temperature Range Available
- Silicon Signature™


## Description

SEEQ's 2764 (5133) and 27128 (5143) are ultraviolet light erasable EPROMs which are organized 8K x 8 and 16K x 8 respectively. They are pin for pin compatible to JEDEC approved 64K and 128K EPROMs in all operational, programming modes. Both devices have access times as fast as 200 ns over the 0 to 70°C temperature and  $V_{CC}$  tolerance range. The access time is achieved without sacrificing power since the maximum active and standby currents are 100 mA and 30 mA respectively. The 200 ns allows higher system efficiency by eliminating the need for wait states in today's 8- or 16-bit microcomputers.


Initially, and after erasure, all bits are in the "1" state. Data is programmed by applying 21 V to  $V_{PP}$  and a TTL "0" to pin 27 (program pin). The 2764 (5133) and 27128 (5143) may be programmed with an intelligent

(continued on page 2)

## Block Diagram



## Pin Configuration



NOTE 1: PIN 26 IS A NO CONNECT CUT METAL

## Mode Selection

MODE	PINS	CE (20)	OE (22)	PGM (27)	$V_{PP}$ (1)	$V_{CC}$ (28)	Outputs (11-13, 15-19)
Standby		$V_{IH}$	X	X	$V_{CC}$	$V_{CC}$	High Z
Program		$V_{IL}$	$V_{IH}$	$V_{L}$	$V_{L}$	$V_{L}$	0
Program Verify		$V_{L}$	$V_{L}$	$V_{L}$	$V_{L}$	$V_{L}$	0
Program Inhibit		$V_{L}$	X	X	$V_{PP}$	$V_{L}$	High Z
Silicon Signature™		$V_{IL}$	$V_{IL}$	$V_{IH}$	$V_{CC}$	$V_{CC}$	Encoded Data

X can be either  $V_{IH}$  or  $V_{L}$

For Silicon Signature™,  $A_{11}$ ,  $A_{10}$  are (high),  $A_{12}$ ,  $V_{L}$ ,  $A_{9}$  = 12V, all other addresses are at any TTL level.

## Pin Names

AC	ADDRESSES - COLUMN (EP)
A <sub>n</sub>	ADDRESSES - ROW
CE	CHIP ENABLE
OE	OUTPUT ENABLE
O <sub>3</sub> - O <sub>7</sub>	OUTPUTS
PGM	PROGRAM

AC Operating Characteristics During Read

Symbol	Parameter	Limits (nsec)								Test Conditions
		27XX-2 27XX-200		27XX-250		27XX-3 27XX-300		27XX-4 27XX-450		
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
$t_{ACC}$	Address to Data Valid		200		250		300		450	$\overline{CE} = \overline{OE} = V_{IL}$
$t_{CE}$	Chip Enable to Data Valid		200		250		300		450	$\overline{OE} = V_{IL}$
$t_{OE}$	Output Enable to Data Valid		75		100		120		150	$\overline{CE} = V_{IL}$
$t_{DF}$	Output Enable to Output Float	0	60	0	60	0	105	0	130	$\overline{CE} = V_{IL}$
$t_{OH}$	Output Hold from Chip Enable, Addresses, or Output Enable whichever occurred first	0		0		0		0		$\overline{CE} = \overline{OE} = V_{IL}$


Capacitance<sup>1)</sup>

Symbol	Parameter	Typ.	Max.	Unit	Conditions
$C_{IN}$	Input Capacitance	4	6	pF	$V_{IN} = 0V$
$C_{OUT}$	Output Capacitance	8	12	pF	$V_{OUT} = 0V$

A.C. Test Conditions

Output Load: 1 TTL gate and  $C_L = 100 \text{ pF}$   
 Input Rise and Fall Times:  $\leq 20\text{ns}$   
 Input Pulse Levels: 0.45V to 2.4V  
 Timing Measurement Reference Level:  
 ...Inputs .1V and .2V...  
 ...Outputs 0.8V and 2V...

A.C. Waveforms



NOTES

1. THIS PARAMETER IS SAMPLED AND IS NOT 100% TESTED.
2.  $\overline{CE}$  MAY BE DELAYED UP TO  $t_{ACC} - t_{DF}$  AFTER THE FALLING EDGE OF  $\overline{CE}$  WITHOUT IMPACT ON  $t_{ACC}$ .
3.  $t_{OH}$  IS SPECIFIED FROM  $\overline{OE}$  OR  $\overline{CE}$ , WHICHEVER OCCURS FIRST.

algorithm that is now available on commercial programmers. The programming time is typically 5 ms/byte or 2 minutes for all 16K bytes of the 27128. The 2764 requires only half of this time, about a minute for 8K bytes. This faster time improves manufacturing throughput time by hours over conventional 50 ms algorithms. Commercial programmers (e.g. Data I/O, Pro-log, Digelec, Kontron, and Slag) have implemented this fast algorithm for SEEQ's EPROMs. If desired, both EPROMs may be

programmed using the conventional 50 ms programming specification of older generation EPROMs.

Incorporated on SEEQ's EPROMs is Silicon Signature™. Silicon Signature contains encoded data which identifies SEEQ as the EPROM manufacturer, the product's fab location, and programming information. This data is encoded in ROM to prevent erasure by ultraviolet light.

**Absolute Maximum Stress Ratings**

**Temperature**

Storage ..... -65° C to +150° C  
Under Bias ..... -10° C to +80° C

**All Inputs or Outputs with**

Respect to Ground ..... +7V to -0.6V

**V<sub>PP</sub> During Programming with**

Respect to Ground ..... +12V to -0.6V

**Voltage on A<sub>9</sub> with\***

Respect to Ground ..... +15.5V to -0.6V

\*COMMENT: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**Recommended Operating Conditions .27XX - 2764 and 27128,††**

	27XX-200, 27XX-250 27XX-300, 27XX-450	27XX-2, 27XX-3, 27XX-4
V <sub>CC</sub> Supply Voltage <sup>2</sup>	5 V ± 10%	5 V ± 5%
Temperature Range (Read Mode)	0 to 70° C	0 to 70° C
V <sub>PP</sub> During Programming	21 ± 0.5 V	21 ± 0.5 V

**DC Operating Characteristics During Read or Programming**

Symbol	Parameter	Limits		Unit	Test Conditions
		Min.	Max.		
I <sub>IN</sub>	Input Leakage Current		10	μA	V <sub>IN</sub> = V <sub>CC</sub> Max.
I <sub>O</sub>	Output Leakage Current		10	μA	V <sub>OUT</sub> = V <sub>CC</sub> Max.
I <sub>PP</sub> <sup>2</sup>	V <sub>PP</sub> Current	Read Mode	5	mA	V <sub>PP</sub> = V <sub>CC</sub> Max.
		Prog Mode	30	mA	V <sub>PP</sub> = 21.5V
I <sub>CC</sub> <sup>2</sup>	V <sub>CC</sub> Standby Current		30	mA	CE = V <sub>IN</sub>
I <sub>CC</sub> <sup>2</sup>	V <sub>CC</sub> Active Current		100	mA	CE = OE = V <sub>IN</sub>
V <sub>IL</sub>	Input Low Voltage	-0.1	0.8	V	
V <sub>IH</sub>	Input High Voltage	2	V <sub>CC</sub> + 1	V	
V <sub>OL</sub>	Output Low Voltage		0.45	V	I <sub>OL</sub> = 2.1 mA
V <sub>OIH</sub>	Output High Voltage	2.1		V	I <sub>OIH</sub> = -400 μA

**NOTES:**

1. The 5133 and 5143 have the same dash numbers and operate with the same operating conditions as the 2764 and 27128 respectively. The specifications are exactly the same.
2. V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed simultaneously or after V<sub>PP</sub>.

July, 1990

### DESCRIPTION

The SSI 75T202 and 75T203 are complete Dual-Tone Multifrequency (DTMF) receivers detecting a selectable group of 12 or 16 standard digits. No front-end pre-filtering is needed. The only externally required components are an inexpensive 3.58-MHz television "colorburst" crystal (for frequency reference) and a bias resistor. Extremely high system density is made possible by using the clock output of a crystal-connected SSI 75T202 or 75T203 receiver to drive the line bases of additional receivers. Both are monolithic integrated circuits fabricated with low-power, complementary symmetry MOS (CMOS) processing. They require only a single low tolerance voltage supply and are packaged in a standard 18-pin plastic DIP.


(Continued)

### FEATURES

- Central office quality
- NO front-end band-splitting filters required
- Single, low-tolerance, 5-volt supply
- Detects either 12 or 16 standard DTMF digits
- Uses inexpensive 3.579545-MHz crystal for reference
- Excellent speech immunity
- Output in either 4-bit hexadecimal code or binary coded 2-o-1-8
- 18-pin DIP package for high system density
- Synchronous or handshake interface
- Three-state outputs
- Early detect output (SSI 75T203 only)



### BLOCK DIAGRAM



CAUTION: Use handling procedures necessary for a static sensitive component.

# SSI 75T202/203

## 5V Low-Power DTMF Receiver

### DESCRIPTION (Continued)

The SSI 75T202 and 75T203 employ state-of-the-art circuit technology to combine digital and analog functions on the same CMOS chip using a standard digital semiconductor process. The analog input is pre-processed by 60-Hz reject and band splitting filters and then hard-limited to provide AGC. Eight bandpass filters detect the individual tones. The digital post-processor times the tone durations and provides the correctly coded digital outputs. Outputs interface directly to standard CMOS circuitry, and are three-state enabled to facilitate bus-oriented architectures.

### ANALOG IN

This pin accepts the analog input. It is internally biased so that the input signal may be AC coupled. The input may be DC coupled as long as it does not exceed the positive supply. Proper input coupling is illustrated in Figure 1.

The SSI 75T202 is designed to accept sinusoidal input wave forms but will operate satisfactorily with any input that has the correct fundamental frequency with harmonics less than -20 dB below the fundamental.

### CRYSTAL OSCILLATOR

The SSI 75T202 and 75T203 contain an onboard inverter with sufficient gain to provide oscillation when connected to a low-cost television "colorburst" crystal. The crystal oscillator is enabled by tying XEN high. The crystal is connected between XIN and XOUT. A 1 MΩ 10% resistor is also connected between these pins. In this mode, ATB is a clock frequency output. Other SSI 75T202's (or 75T203's) may use the same frequency reference by tying their ATB pins to the ATB of a crystal connected device. XIN and XEN of the auxiliary devices must then be tied high and low respectively. Ten devices may run off a single crystal-connected SSI 75T202 or 75T203 as shown in Figure 2.

### HEX/B28

This pin selects the format of the digital output code. When HEX/B28 is tied high, the output is hexadecimal. When tied low, the output is binary coded 2-of-8. The table below describes the two output codes.

Hexadecimal					Binary Coded 2-of-8				
Digit	D8	D4	D2	D1	Digit	D8	D4	D2	D1
1	0	0	0	1	1	0	0	0	0
2	0	0	1	0	2	0	0	0	1
3	0	0	1	1	3	0	0	1	0
4	0	1	0	0	4	0	1	0	0
5	0	1	0	1	5	0	1	0	1
6	0	1	1	0	6	0	1	1	0
7	0	1	1	1	7	1	0	0	0
8	1	0	0	0	8	1	0	0	1
9	1	0	0	1	9	1	0	1	0
0	1	0	1	0	0	1	1	0	1
.	1	0	1	1	.	1	1	0	0
#	1	1	0	0	#	1	1	1	0
A	1	1	0	1	A	0	0	1	1
B	1	1	1	0	B	0	1	1	1
C	1	1	1	1	C	1	0	1	1
D	0	0	0	0	D	1	1	1	1

TABLE 1: Output Codes




FIGURE 1: Input Coupling




FIGURE 2: Crystal Connections

4-11

0- rev.



# SSI 75T202/203

## 5V Low-Power DTMF Receiver

### IN1633

When tied high, this pin inhibits detection of tone pairs containing the 1633Hz component. For detection of all 16 standard digits, IN1633 must be tied low.

### OUTPUTS D1, D2, D4, D8 and EN

Outputs D1, D2, D4, D8 are CMOS push-pull when enabled (EN high) and open circuited (high impedance) when disabled by pulling EN low. These digital outputs provide the code corresponding to the detected digit in the format programmed by the HEX/B28 pin. The digital outputs become valid after a tone pair has been detected and they are then cleared when a valid pause is timed.

### DV and CLRDV

DV signals a detection by going high after a valid tone pair is sensed and decoded at the output pins D1, D2, D4, and D8. DV remains high until a valid pause occurs or the CLRDV is raised high, whichever is earlier.

### ED (SSI 75T203 only)

The ED output goes high as soon as the SSI 75T203 begins to detect a DTMF tone pair and falls when the 75T203 begins to detect a pause. The D1, D2, D4, and

D8 outputs are guaranteed to be valid when DV is high, but are not necessarily valid when ED is high.

### N/C PINS

These pins have no internal connection and may be left floating.

### DTMF DIALING MATRIX

See Figure 3. Please make note that column 3 is for special applications and is not normally used in telephone dialing.

	Col 0	Col 1	Col 2	Col 3
Row 0	1	2	3	A
Row 1	4	5	6	B
Row 2	7	8	9	C
Row 3	.	0	#	D

FIGURE 3: DTMF Dialing Matrix

### DETECTION FREQUENCY

Low Group $f_o$	High Group $f_o$
Row 0 = 697 Hz	Column 0 = 1209 Hz
Row 1 = 770 Hz	Column 1 = 1336 Hz
Row 2 = 852 Hz	Column 2 = 1477 Hz
Row 3 = 941 Hz	Column 3 = 1633 Hz

SSI 75T202/203  
5V Low-Power  
DTMF Receiver

**ABSOLUTE MAXIMUM RATINGS**

(Operation above absolute maximum ratings may damage the device. All SSI 75T202/203 unused inputs must be connected to  $V_P$  or GND, as appropriate.)

PARAMETER	CONDITIONS	RATING
DC Supply Voltage - $V_P$		+7V
Operating Temperature		-40°C to +85°C Ambient
Storage Temperature		-65°C to +150°C
Power Dissipation (25°C)		65mW
Input Voltage	All inputs except ANALOG IN	( $V_P + .5V$ ) to -5V
ANALOG IN Voltage		( $V_P + .5V$ ) to ( $V_P - 10V$ )
DC Current into any Input		$\pm 1.0mA$
Lead Temperature	Soldering, 10 sec.	300°C



**ELECTRICAL CHARACTERISTICS**

(-40°C  $\leq T_A \leq$  +85°C,  $V_P = 5V \pm 10\%$ )

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Frequency Detect Bandwidth		$\pm(1.5+2Hz)$	$\pm 2.3$	$\pm 3.5$	% of $f_0$
Amplitude for Detection	each tone	-32		-2	dBm ref. to 600 $\Omega$
Minimum Acceptable Twist	Twist $\rightarrow$ $\frac{\text{High Tone}}{\text{Low Tone}}$	-10		+10	dB
60-Hz Tolerance				0.8	Vrms
Dial Tone Tolerance	"precise" dial tone			0dB	dB*
Talk Off	MITEL tape #CM 7290		2		hits
Digital Outputs (except XOUT)	"0" level, 400 $\mu A$ load	0		0.5	V
	"1" level, 200 $\mu A$ load	$V_P - 0.5$		$V_P$	V
Digital Inputs	"0" level	0		0.3 $V_P$	V
	"1" level	0.7 $V_P$		$V_P$	V
Power Supply Noise	wide band			10	mV p-p
Supply Current	$T_A = 25^\circ C$		10	16	mA
Noise Tolerance	MITEL tape #CM 7290			-12	dB*
Input Impedance	$V_P \geq V_{IN} \geq V_P - 10$	100k $\Omega$    15pF			

\* dB referenced to lowest amplitude tone

SSI 75T202/203  
 5V Low-Power  
 DTMF Receiver

SSI 75T202/203 TIMING

PARAMETER	CONDITIONS	MIN	NOM	MAX	UNITS
t <sub>ON</sub> Tone Time	for detection	40	-	-	ms
	for rejection	-	-	20	ms
t <sub>OFF</sub> Pause Time	for detection	40	-	-	ms
	for rejection	-	-	20	ms
t <sub>D</sub> Detect Time		25	-	46	ms
t <sub>R</sub> Release Time		35	-	50	ms
t <sub>SU</sub> Data Setup Time		7	-	-	μs
t <sub>H</sub> Data Hold Time		4.2	-	5.0	ms
t <sub>CL</sub> DV Clear Time		-	160	250	ns
t <sub>PW</sub> CLRDV Pulse Width		200	-	-	ns
t <sub>ED</sub> ED Detect Time		7	-	22	ms
t <sub>ER</sub> ED Release Time		2	-	18	ms
Output Enable Time	C <sub>L</sub> = 50pF, R <sub>L</sub> = 1kΩ	-	-	200	ns
Output Disable Time	C <sub>L</sub> = 35pF, R <sub>L</sub> = 500Ω	-	-	200	ns
Output Rise Time	C <sub>L</sub> = 50pF	-	-	200	ns
Output Fall Time	C <sub>L</sub> = 50pF	-	160	200	ns

SSI 75T202/203  
 5V Low-Power  
 DTMF Receiver

SSI 75T202/203 TIMING (Continued)





FIGURE 4: Timing Diagram




# Typical Applications

## Touch-Tone Decoder




- Component values (typ)
- R1 6.8 to 15k
  - R2 4.7k
  - R3 20k
  - C1 0.10 mfd
  - C2 1.0 mfd 8V
  - C3 2.2 mfd 8V
  - C4 250 mfd 8V

## Oscillator with Quadrature Output




Connect pin 3 to 2.5V to invert output.


## Oscillator with Double Frequency Output



## Precision Oscillator Drive 100 mA Loads



## AC Test Circuit



$f_0 = 100 \text{ kHz} \pm 5\%$   
 \*Note: Adjust for  $f_0 = 100 \text{ kHz}$ .

## Applications Information

The center frequency of the tone decoder is equal to the free running frequency of the VCO. This is given by

$$f_0 \cong \frac{1}{R_1 C_1}$$

The bandwidth of the filter may be found from the approximation

$$BW = 1070 \sqrt{\frac{V_1}{f_0 C_2}} \text{ in \% of } f_0$$

Where:

$V_1$  = Input voltage (volts rms),  $V_1 \leq 200 \text{ mV}$

$C_2$  = Capacitance at Pin 2 ( $\mu\text{F}$ )

## LM567/LM567C Tone Decoder

### General Description

The LM567 and LM567C are general purpose tone decoders designed to provide a saturated transistor switch to ground when an input signal is present within the passband. The circuit consists of an I and Q detector, driven by a voltage controlled oscillator which determines the center frequency of the decoder. External components are used to independently set center frequency, bandwidth and output delay.

- High rejection of out of band signals and noise
- Immunity to false signals
- Highly stable center frequency
- Center frequency adjustable from 0.01 Hz to 500 kHz

### Features


- 20 to 1 frequency range with an external resistor
- Logic compatible output with 100 mA current sinking capability
- Bandwidth adjustable from 0 to 14%

### Applications

- Touch tone decoding
- Precision oscillator
- Frequency monitoring and control
- Wide band FSK demodulation
- Ultrasonic controls
- Carrier current remote controls
- Communications paging decoders

### Schematic and Connection Diagrams


Metal Can Package



TOP VIEW


Order Number LM567H or LM567CH  
See NS Package H08C

Dual-In-Line Package



TOP VIEW

Order Number LM567CN  
See NS Package N08B



generated. Figure 12 shows a circuit configuration that will perform this function.





FIGURE 12.

Figure 13 shows waveforms generated by the linear ramp.

The time interval is given by:

$$T = \frac{2/3 V_{CC} R_E (R_1 + R_2) C}{R_1 V_{CC} - V_{BE} (R_1 + R_2)}$$

$V_{BE} \approx 0.6V$



V<sub>CC</sub> = 6V  
 TIME = 20µs/DIV.  
 R<sub>1</sub> = 47 kΩ  
 R<sub>2</sub> = 100 kΩ  
 R<sub>E</sub> = 2.7 kΩ  
 C = 0.01µF

Top Trace: Input 1V/Div.  
 Middle Trace: Output 5V/Div.  
 Bottom Trace: Capacitor Voltage 1V/Div.

FIGURE 13. Linear Ramp

**50% DUTY CYCLE OSCILLATOR**

For a 50% duty cycle, the resistors R<sub>A</sub> and R<sub>B</sub> may be connected as in Figure 14. The time period for the out-

put high is the same as previous, t<sub>1</sub> = 0.693 R<sub>A</sub> C. For the output low it is t<sub>2</sub> =

$$\left[ \frac{R_B - 2R_A}{2R_B - R_A} \right] C \ln$$

Thus the frequency of oscillation is  $f = \frac{1}{t_1 + t_2}$




FIGURE 14. 50% Duty Cycle Oscillator

Note that this circuit will not oscillate if R<sub>B</sub> is greater than 1/2 R<sub>A</sub> because the junction of R<sub>A</sub> and R<sub>B</sub> cannot bring pin 2 down to 1/3 V<sub>CC</sub> and trigger the lower comparator.

**ADDITIONAL INFORMATION**

Adequate power supply bypassing is necessary to protect associated circuitry. Minimum recommended is 0.1µF in parallel with 1µF electrolytic.

Lower comparator storage time can be as long as 10µs when pin 2 is driven fully to ground for triggering. This limits the monostable pulse width to 10µs minimum.

Delay time reset to output is 0.47µs typical. Minimum reset pulse width must be 0.3µs, typical.

Pin 7 current switches within 30 ns of the output (pin 3) voltage.

The frequency of oscillation is:

$$f = \frac{1}{1.44 T} = \frac{1}{1.44 (R_A + 2R_B) C}$$

Figure 6 may be used for quick determination of these RC values.

The duty cycle is:

$$D = \frac{R_B}{R_A + 2R_B}$$




FIGURE 6. Free Running Frequency:  $f = \frac{1}{1.44 (R_A + 2R_B) C}$

The monostable circuit of Figure 1 can be used as a frequency divider by adjusting the length of the timing cycle. Figure 7 shows the waveforms generated in a divide by three circuit.




FIGURE 7. Frequency Divider

### PULSE WIDTH MODULATOR

When the timer is connected in the monostable mode and triggered with a continuous pulse train, the output pulse width can be modulated by a signal applied to pin 5. Figure 8 shows the circuit, and in Figure 9 are some waveform examples.




FIGURE 8. Pulse Width Modulator




FIGURE 9. Pulse Width Modulator

### PULSE POSITION MODULATOR

This application uses the timer connected for astable operation, as in Figure 10, with a modulating signal again applied to the control voltage terminal. The pulse position varies with the modulating signal, since the threshold voltage and hence the time delay is varied. Figure 11 shows the waveforms generated for a triangle wave modulation signal.




FIGURE 10. Pulse Position Modulator




FIGURE 11. Pulse Position Modulator

### LINEAR RAMP

When the pullup resistor,  $R_A$ , in the monostable circuit is replaced by a constant current source, a linear ramp is



**MONOSTABLE OPERATION**

In this mode of operation, the timer functions as a one-shot (Figure 1). The external capacitor is initially held discharged by a transistor inside the timer. Upon application of a negative trigger pulse of less than  $1/3 V_{CC}$  to pin 2, the flip-flop is set which both releases the short circuit across the capacitor and drives the output high.





FIGURE 1. Monostable

The voltage across the capacitor then increases exponentially for a period of  $t = 1.1 R_A C$ , at the end of which time the voltage equals  $2/3 V_{CC}$ . The comparator then resets the flip-flop which in turn discharges the capacitor and drives the output to its low state. Figure 2 shows the waveforms generated in this mode of operation. Since the charge and the threshold level of the comparator are both directly proportional to supply voltage, the timing interval is independent of supply.



V<sub>CC</sub> = 5V  
 TIME = 0.1 ms/DIV  
 RA = 3.3kΩ  
 C = 0.01µF  
 Top Trace: Output 5V/Div.  
 Middle Trace: Output 1V/Div.  
 Bottom Trace: Capacitor Voltage 2V/Div.

FIGURE 2. Monostable Waveforms

During the timing cycle when the output is high, the further application of a trigger pulse will not effect the circuit. However the circuit can be reset during this time by the application of a negative pulse to the reset terminal (pin 4). The output will then remain in the low state until a trigger pulse is again applied.

When the reset function is not in use, it is recommended that it be connected to  $V_{CC}$  to avoid any possibility of false triggering.

Figure 3 is a nomograph for easy determination of R, C values for various time delays.

**NOTE:** In monostable operation, the trigger should be driven high before the end of timing cycle.

**ASTABLE OPERATION**

If the circuit is connected as shown in Figure 4 (pins 2 and 6 connected) it will trigger itself and free run as a




FIGURE 3. Time Delay

multivibrator. The external capacitor charges through  $R_A + R_B$  and discharges through  $R_B$ . Thus the duty cycle may be precisely set by the ratio of these two resistors.





FIGURE 4. Astable

In this mode of operation, the capacitor charges and discharges between  $1/3 V_{CC}$  and  $2/3 V_{CC}$ . As in the triggered mode, the charge and discharge times, and therefore the frequency are independent of the supply voltage.

Figure 5 shows the waveforms generated in this mode of operation.



V<sub>CC</sub> = 5V  
 TIME = 20µs/DIV  
 RA = 3.3kΩ  
 RB = 3.3kΩ  
 C = 0.01µF  
 Top Trace: Output 5V/Div.  
 Bottom Trace: Capacitor Voltage 1V/Div.

FIGURE 5. Astable Waveforms

The charge time (output high) is given by:  
 $t_1 = 0.693 (R_A + R_B) C$

And the discharge time (output low) by:  
 $t_2 = 0.693 (R_B) C$

Thus the total period is:  
 $T = t_1 + t_2 = 0.693 (R_A + 2R_B) C$

**Absolute Maximum Ratings**

Supply Voltage	+18V
Power Dissipation (Note 1)	600 mW
Operating Temperature Ranges	
LM555C	0°C to +70°C
LM555	-55°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C

**Electrical Characteristics** ( $T_A = 25^\circ\text{C}$ ,  $V_{CC} = +5\text{V}$  to  $+15\text{V}$ , unless otherwise specified)

PARAMETER	CONDITIONS	LIMITS						UNITS
		LM555			LM555C			
		MIN	TYP	MAX	MIN	TYP	MAX	
Supply Voltage		4.5		18	4.5		16	V
Supply Current	$V_{CC} = 5\text{V}, R_L = \infty$ $V_{CC} = 15\text{V}, R_L = \infty$ (Low State) (Note 2)		3 10	5 12		3 10	6 15	nA nA
Timing Error, Monostable								
Initial Accuracy			0.5	2		1		%
Drift with Temperature	$R_A, R_B = 1\text{k} \text{ to } 100\text{k}$ $C = 0.1\mu\text{F}$ , (Note 3)		30			50		ppm/°C
Accuracy over Temperature			1.5	3.0		1.5		%
Drift with Supply			0.05	0.2		0.1		%/V
Timing Error, Astable								
Initial Accuracy			1.5	5		2.25	7	%
Drift with Temperature			80			150		ppm/°C
Accuracy over Temperature			2.5			3.0		%
Drift with Supply			0.15	0.2		0.30	0.5	%/V
Threshold Voltage			0.667			0.667		$\times V_{CC}$
Trigger Voltage	$V_{CC} = 15\text{V}$ $V_{CC} = 5\text{V}$	4.8 1.45	5 1.87	5.2 1.9		5 1.67		V
Trigger Current			0.01	0.5		0.5	0.9	$\mu\text{A}$
Reset Voltage		0.4	0.5	1	0.4	0.5	1	V
Reset Current			0.1	0.4		0.1	0.4	nA
Threshold Current	(Note 4)		0.1	0.25		0.1	0.25	$\mu\text{A}$
Control Voltage Level	$V_{CC} = 15\text{V}$ $V_{CC} = 5\text{V}$	9.6 2.9	10 3.33	10.4 3.8	9 2.6	10 3.33	11 4	V
Pin 7 Leakage Output (High)				100		1	100	nA
Pin 7 Sat (Note 5)								nA
Output Low	$V_{CC} = 15\text{V}, I_7 = 15\text{mA}$		150			180		nA
Output Low	$V_{CC} = 4.5\text{V}, I_7 = 4.5\text{mA}$		70	100		80	200	nA
Output Voltage Drop (Low)	$V_{CC} = 15\text{V}$ $I_{SINK} = 10\text{mA}$ $I_{SINK} = 50\text{mA}$ $I_{SINK} = 100\text{mA}$ $I_{SINK} = 200\text{mA}$ $V_{CC} = 5\text{V}$ $I_{SINK} = 8\text{mA}$ $I_{SINK} = 5\text{mA}$		0.1 0.4 2 2.5	0.15 0.5 2.2		0.1 0.4 2 2.5	0.25 0.75 2.5	V
Output Voltage Drop (High)	$I_{SOURCE} = 200\text{mA}, V_{CC} = 15\text{V}$ $I_{SOURCE} = 100\text{mA}, V_{CC} = 15\text{V}$ $V_{CC} = 5\text{V}$	13 3	12.5 13.3 3.3			12.5 13.3 2.75		V
Rise Time of Output			100			100		nS
Fall Time of Output			100			100		nS

**Note 1:** For operating at elevated temperatures the device must be derated based on a +150°C maximum junction temperature and a thermal resistance of +45°C/W junction to case for TO-5 and +150°C/W junction to ambient for both packages.

**Note 2:** Supply current when output high typically 1 mA less at  $V_{CC} = 5\text{V}$ .

**Note 3:** Tested at  $V_{CC} = 5\text{V}$  and  $V_{CC} = 15\text{V}$ .

**Note 4:** This will determine the maximum value of  $R_A + R_B$  for 15V operation. The maximum total ( $R_A + R_B$ ) is 20 M $\Omega$ .

**Note 5:** No protection against excessive pin 7 current is necessary providing the package dissipation rating will not be exceeded.

# LM555/LM555C Timer

## General Description

The LM555 is a highly stable device for generating accurate time delays or oscillation. Additional terminals are provided for triggering or resetting if desired. In the time delay mode of operation, the time is precisely controlled by one external resistor and capacitor. For astable operation as an oscillator, the free running frequency and duty cycle are accurately controlled with two external resistors and one capacitor. The circuit may be triggered and reset on falling waveforms, and the output circuit can source or sink up to 200 mA or drive TTL circuits.

## Features


- Direct replacement for SE555/NE555
- Timing from microseconds through hours
- Operates in both astable and monostable modes

- Adjustable duty cycle
- Output can source or sink 200 mA
- Output and supply TTL compatible
- Temperature stability better than 0.005% per °C
- Normally on and normally off output


## Applications

- Precision timing
- Pulse generation
- Sequential timing
- Time delay generation
- Pulse width modulation
- Pulse position modulation
- Linear ramp generator


## Schematic Diagram



## Connection Diagrams



Order Number LM555H, LM555CH  
See NS Package H0BC



Order Number LM555CN  
See NS Package N0BB  
Order Number LM555J or LM555CJ  
See NS Package J0BA



**MOTOROLA**

**MC14066B**

**QUAD ANALOG SWITCH/QUAD MULTIPLEXER**

The MC14066B consists of four independent switches capable of controlling either digital or analog signals. This quad bilateral switch is useful in signal gating, chopper, modulator, demodulator and CMOS logic implementation.


The MC14066B is designed to be pin-for-pin compatible with the MC14016B, but has much lower ON resistance. Input voltage swings as large as the full supply voltage can be controlled via each independent control input.

- High On/Off Output Voltage Ratio — 65 dB typical
- Quiescent Current = 0.5 nA/package typical @ 5 Vdc
- Low Crosstalk Between Switches — 50 dB typical @ 8 MHz
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Transmits Frequencies Up to 65 MHz @ 10 Vdc
- Linearized Transfer Characteristics,  $\Delta R_{ON} < 60 \Omega$  for  $V_{in} = V_{DD}$  to  $V_{SS}$  (at 15V)
- Low Noise — 12 nV/ $\sqrt{\text{Cycle}}$ ,  $f > 1$  kHz typical
- Pin-for-Pin Replacement for CD4016, CD4066, MC14016


**CMOS SSI**

(LOW POWER COMPLEMENTARY MOS)

**QUAD ANALOG SWITCH  
QUAD MULTIPLEXER**





**ORDERING INFORMATION**




**MAXIMUM RATINGS (Voltages referenced to  $V_{SS}$ )**

Rating	Symbol	Value	Unit
DC Supply Voltage	$V_{DD}$	-0.5 to +18	Vdc
Input Voltage, All Inputs	$V_{in}$	-0.5 to $V_{DD} + 0.5$	Vdc
Through Current	I	25	mA dc
Operating Temperature Range — AL Device	$T_A$	-55 to +125	$^{\circ}\text{C}$
CL/CP Device		-40 to +85	$^{\circ}\text{C}$
Storage Temperature Range	$T_{stg}$	-65 to +150	$^{\circ}\text{C}$



**LOGIC DIAGRAM AND TRUTH TABLE (1/4 OF DEVICE SHOWN)**



Control	Switch	Logic Diagram Restrictions
0	OFF	$V_{SS} \leq V_{in} \leq V_{DD}$
1	ON	$V_{SS} \leq V_{out} \leq V_{DD}$

$V_{control}$	$V_{in}$ to $V_{out}$ Resistance
$V_{SS}$	$> 10^9$ Ohms typ
$V_{DD}$	$3 \times 10^2$ Ohms typ



**MOTOROLA**

**MC14049UB  
MC14050B**

**HEX BUFFERS**

The MC14049UB hex inverter/buffer and MC14050B noninverting hex buffer are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. These complementary MOS devices find primary use where low power dissipation and/or high noise immunity is desired. These devices provide logic-level conversion using only one supply voltage,  $V_{CC}$ . The input-signal high level ( $V_{IH}$ ) can exceed the  $V_{CC}$  supply voltage for logic-level conversions. Two TTL/DTL Loads can be driven when the devices are used as CMOS-to-TTL/DTL converters ( $V_{CC} = 5.0$  V,  $V_{OL} \leq 0.4$  V,  $I_{OL} = 3.2$  mA). Note that pin 16 is not connected internally on these devices; consequently connections to this terminal will not affect circuit operation.

- High Source and Sink Currents
- High-to-Low Level Converter
- Quiescent Current = 2.0 nA/package typical @ 5 Vdc
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Meets JEDEC UB Specifications—MC14049UB  
Meets JEDEC B Specification—MC14050B

**CMOS SSI**  
(LOW POWER COMPLEMENTARY MOS)

**HEX BUFFERS**


Inverting — MC14049UB  
Noninverting — MC14050B



L SUFFIX  
CERAMIC PACKAGE  
CASE 620

P SUFFIX  
PLASTIC PACKAGE  
CASE 648



**ORDERING INFORMATION**



**MAXIMUM RATINGS** (Voltages referenced to  $V_{SS}$ , Pin B)

Rating	Symbol	Value	Unit
DC Supply Voltage	$V_{DD}$	-0.5 to +18	Vdc
Input Voltage, All Inputs	$V_{in}$	-0.5 to +18	Vdc
DC Current Drain per Input Pin	I	10	mAdc
DC Current Drain per Output Pin	I	45	mAdc
Operating Temperature Range -- AL Device	$T_A$	-55 to +125	$^{\circ}$ C
CL/CP Device		-40 to +85	
Storage Temperature Range	$T_{stg}$	-65 to +150	$^{\circ}$ C

**LOGIC DIAGRAMS**



TTL Compatible Phototransistors		Device Ratings		LED Max Ratings		Output Ratings					Ckt. Diag.	Fig. No.
ECG Type	Output Configuration	Isolation Voltage $V_{iso}$ (V)	Power $P_T$ (mW)	Forward Current $I_F$ (mA)	Reverse Voltage $V_R$ (V)	Max $V_{cc}$ (V)	Current Transfer Ratio % *	Output Current $I_o$ (mA)	Propagation Delay Time (max) (ns)	Data Transfer Rate Mbit/sec		
ECG3092	Open Collector NPN Transistor	3000	100	25	5	15	15	8	800	1	O	P29
ECG3093	NPN Split Darlington	3000	100	20	5	18	400	60	1PHL 1 $\mu$ sec 1PLH 7 $\mu$ sec	100K	P	
ECG3095	Dual Open Collector, NPN Transistors	3000	100	25	5	15	15	8	800	1	$\Pi$	

\* DC Current Transfer Ratio is the output transistor collector current divided by the LED forward current -  $h_{FE} = I_c / I_f$

ECG Type	Output Configuration	Total Device Ratings		Led Max Ratings		Output Ratings					Ckt. Diag.	Fig. No.
		Isolation Voltage Surge (V)	Power $P_T$ (mW)	Forward Current $I_F$ (mA)	Reverse Voltage $V_R$ (V)	$V_{cc}$ Voltage Range (V)	Output Voltage $V_o$ (V)	Output Current $I_o$ (mA)	Turn-On Time $T_{on}$ ( $\mu$ sec)	Turn-Off Time $T_{off}$ ( $\mu$ sec)		
ECG3090	Schmitt Trigger	7500	150	60	6	3V to 15V	15 max	50 max	1.2 typ	1.2 typ	N	P28

## Optoisolator Circuits

<p>Diag. A ECG 3040 3041 3042 3043 3088 3096</p> <p>Fig. P28</p>	<p>Diag. B ECG 3044 3045</p> <p>Fig. P28</p>	<p>Diag. C ECG3082</p> <p>Fig. P27</p>
<p>Diag. D ECG3081</p> <p>Fig. P27</p>	<p>Diag. E ECG 3083 3084</p> <p>Fig. P28</p>	<p>Diag. F ECG3086</p> <p>Fig. P29</p>
<p>Diag. G ECG 3046 3091</p> <p>Fig. P28</p>	<p>Diag. H ECG 3047 3048</p> <p>Fig. P28</p>	<p>Diag. J ECG 3049 3097</p> <p>Fig. P28</p>
<p>Diag. K ECG3085</p> <p>Fig. P28</p>	<p>Diag. L ECG3087</p> <p>Fig. P29</p>	<p>Diag. M ECG3089</p> <p>Fig. P28</p>

**National Semiconductor**

**Operational Amplifiers/Buffers**

**LM124/LM224/LM324, LM124A/LM224A/LM324A, LM2902  
Power Quad Operational Amplifiers**

**General Description**

The LM124 series consists of four independent, high internally frequency compensated operational amplifiers which were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the power supply current drain is independent of the magnitude of the power supply voltage.

Application areas include transducer amplifiers, dc gain and all the conventional op amp circuits which can be more easily implemented in single power supply systems. For example, the LM124 series can be operated off of the standard +5 V<sub>DC</sub> power supply voltage which is used in digital systems and will provide the required interface electronics without the need for the additional ±15 V<sub>DC</sub> power supplies.

**Key Characteristics**

In linear mode the input common-mode voltage range includes ground and the output voltage can also swing to ground, even though operated from only a single power supply voltage.

The unity gain cross frequency is temperature compensated.

The input bias current is also temperature compensated.

**Advantages**

- Eliminates need for dual supplies
- Four internally compensated op amps in a single package
- Allows directly sensing near GND and V<sub>OUT</sub> also goes to GND
- Compatible with all forms of logic
- Power drain suitable for battery operation


**Features**

- Internally frequency compensated for unity gain
- Large dc voltage gain 100 dB
- Wide bandwidth (unity gain) 1 MHz (temperature compensated)
- Wide power supply range:  
Single supply 3 V<sub>DC</sub> to 30 V<sub>DC</sub>  
or dual supplies ±1.5 V<sub>DC</sub> to ±15 V<sub>DC</sub>
- Very low supply current drain (800µA) — essentially independent of supply voltage (1 mW/op amp at +5 V<sub>DC</sub>)
- Low input biasing current 45 nA<sub>DC</sub> (temperature compensated)
- Low input offset voltage 2 mV<sub>DC</sub> and offset current 5 nA<sub>DC</sub>
- Input common-mode voltage range includes ground
- Differential input voltage range equal to the power supply voltage
- Large output voltage swing 0 V<sub>DC</sub> to V<sup>+</sup> - 1.5 V<sub>DC</sub>


LM124/LM224/LM324, LM124A/LM224A/LM324A, LM2902



**Pin Connection Diagram**



**Schematic Diagram (Each Amplifier)**



Order Number LM124J, LM124AJ, LM224J, LM224AJ, LM324J, LM324AJ or LM2902J

Phototransistors		Total Device Ratings			LED Max Ratings		Phototransistor Ratings				Ckt. Diag.	Ft. No.
ECG Type	Output Configuration	Isolation Voltage V <sub>iso</sub> Surge (V)	Total Power P <sub>t</sub> (mW)	DC Current Transfer Ratio %	Forward Current I <sub>F</sub> (mA)	Reverse Voltage V <sub>R</sub> (V)	Collector to Base Voltage BV <sub>CB0</sub> (V)	Collector to Emitter Voltage BV <sub>CE0</sub> (V)	Collector Current I <sub>c</sub> (mA)	Typ Freq KHz		
ECG3040	NPN Transistor	7500	250	20	80	3	70	30	3.5 Typ	300	A	
ECG3041	NPN Transistor	7500	250	100	60	6	70	30	100 Max	150	A	
ECG3042	NPN Transistor	7500	250	20	60	3	70	30	50 Max	150	A	P2
ECG3043	NPN Transistor	3550	260	70	60	3	70	80	50 Max	100	A	
ECG3044	NPN Darlington	7500	300	300	80	3	--	80	150 Max	75	B	
ECG3045	NPN Darlington	7500	300	500	80	3	--	80	150 Max	75	B	
ECG3081	NPN Transistor	6000	250	20	60	3	--	30	100	100	D	
ECG3082	NPN Darlington	6000	250	400	60	3	--	30	100	75	C	P2
ECG3083	NPN Darlington	7500	250	100	60	3	55	55	100	75	E	P2
ECG3084	NPN Darlington	7500	250	200	60	3	30	30	100	75	E	P2
ECG3086	NPN Dual Transistor	7500	400	50	60	3	--	30	30	200	F	P2
ECG3088	NPN Transistor	7500	300	20	60	6	300	300 (BV <sub>CE</sub> )	100	200	A	
ECG3089	NPN Transistor	7500	300	20	60	--	70	30	100	200	M	P
ECG3096	Low Input Drive NPN Transistor	7500	300	50 @ I <sub>F</sub> 1 mA	60	6.0	70	30	100	200	A	

\* DC Current Transfer Ratio is the output transistor collector current divided by the LED forward current -  $hFE = I_c / I_F$

Photothyristors		Total Device Ratings		LED Max Ratings		Photothyristor Ratings					Ckt. Diag.	Ft. No.
ECG Type	Output Configuration	Isolation Voltage V <sub>iso</sub> Surge (V)	Power P <sub>t</sub> (mW)	Forward Current I <sub>F</sub> (mA)	Reverse Voltage V <sub>R</sub> (V)	V <sub>DRM</sub> (V)	I <sub>T</sub> RMS (mA)	I <sub>FT</sub> (mA)	V <sub>F</sub> (on) (V) 100 mA	I <sub>HOLD</sub> (mA)		
ECG3046	SCR	3550	260	60	3	400	100	14	1.3	.5	G	
ECG3047	TRIAC	7500	330	50	3	250	100	10	3.0	.1	H	
ECG3048	TRIAC	7500	330	50	3	400	100	10	3.0	.1	H	
ECG3049	TRIAC with Zero Crossing Circuit	7500	330	50	3	250	100	15	3.0	.1	J	P2
ECG3091	SCR	4000	400	60	8	400	300	11	1.3 at 300 mA	.5	G	
ECG3097	TRIAC with Zero Crossing Circuit	7500	300	50	6	400	100	15	3.0	.2	J	

Photo FET		Total Device Ratings		LED Max Ratings		Photo FET Ratings					Ckt. Diag.	Ft. No.
ECG Type	Output Configuration	Isolation Voltage V <sub>iso</sub> Surge (V)	Power P <sub>t</sub> (mW)	Forward Current I <sub>F</sub> (mA)	Reverse Voltage V <sub>R</sub> (V)	Drain to Source Breakdown Voltage BV <sub>DSS</sub> (V)	Drain Current I <sub>D</sub> (mA)	R <sub>DSon</sub> (Ohms)	T <sub>on</sub> (µsec)	T <sub>off</sub> (µsec)		
ECG3085	FET	2500	300	60	6	±30	±100	200	15	15	K	P

TTL Compatible Photo Coupled Logic Gates		Total Device Ratings		LEO Ratings		Output Ratings				Ckt. Diag.	Ft. No.
ECG Type	Output Configuration	Isolation Voltage V <sub>iso</sub> (V)	Power P <sub>t</sub> (mW)	Forward Current I <sub>F</sub> (mA)	Reverse Voltage V <sub>R</sub> (V)	Max Supply Voltage V <sub>CC</sub> (V)	Output Current I <sub>O</sub> (mA)	Propagation Delay Time (ns/ps)	Enable Voltage V <sub>E</sub> (V)		
ECG3087	Hi Speed Open Collector, NAND Gate	3000	100	10	5.0	5.0	50	75	5.0	L	
ECG3094	Dual Hi Speed Open Collector, NAND Gates	3000	60	15	5.0	5.0	16 Per Channel	75	--	Q	



**LM124/LM224/LM324, LM124A/LM224A/LM324A, LM2902**  
**Low Power Quad Operational Amplifiers**

**General Description**

The LM124 series consists of four independent, high gain, internally frequency compensated operational amplifiers which were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage.

Application areas include transducer amplifiers, dc gain blocks and all the conventional op amp circuits which now can be more easily implemented in single power supply systems. For example, the LM124 series can be directly operated off of the standard  $\pm 5 V_{DC}$  power supply voltage which is used in digital systems and will easily provide the required interface electronics without requiring the additional  $\pm 15 V_{DC}$  power supplies.

**Unique Characteristics**

- In the linear mode the input common-mode voltage range includes ground and the output voltage can also swing to ground, even though operated from only a single power supply voltage.
- The unity gain cross frequency is temperature compensated.
- The input bias current is also temperature compensated.


**Advantages**

- Eliminates need for dual supplies
- Four internally compensated op amps in a single package
- Allows directly sensing near GND and  $V_{OUT}$  also goes to GND
- Compatible with all forms of logic
- Power drain suitable for battery operation

**Features**

- Internally frequency compensated for unity gain
- Large dc voltage gain 100 dB
- Wide bandwidth (unity gain) 1 MHz  
(temperature compensated)
- Wide power supply range:  
Single supply 3  $V_{DC}$  to 30  $V_{DC}$   
or dual supplies  $\pm 1.5 V_{DC}$  to  $\pm 15 V_{DC}$
- Very low supply current drain (800  $\mu A$ ) – essentially independent of supply voltage (1 mW/op amp at  $\pm 5 V_{DC}$ )
- Low input biasing current 15 nA $_{DC}$   
(temperature compensated)
- Low input offset voltage 2 mV $_{DC}$   
and offset current 5 nA $_{DC}$
- Input common-mode voltage range includes ground
- Differential input voltage range equal to the power supply voltage
- Large output voltage swing 0  $V_{DC}$  to  $V^+ - 1.5 V_{DC}$


**Connection Diagram**



Order Number LM124J, LM124AJ,  
 LM224J, LM224AJ, LM324J,  
 LM324AJ or LM2902J  
 See NS Package J14A

Order Number LM324N, LM324AN  
 or LM2902N  
 See NS Package N14A

**Schematic Diagram (Each Amplifier)**





**MC142100**  
**MC145100**

**Product Preview**

**4 X 4 CROSSPOINT SWITCH WITH CONTROL MEMORY**

The MC142100 and MC145100 consist of 16 crosspoint switches (analog transmission gates) organized in 4 rows and 4 columns. Both devices have 16 latches, each of which control the state of a particular switch. Any of the 16 switches can be selected by applying its address to the device and a pulse to the strobe input. The selected crosspoint will turn on if during strobe, Data In was a one and will turn off if during strobe, Data In was a zero. In addition the MC145100 will reset all non-selected switches in the same row as the selected switch. Other switches are unaffected. In both devices, an internal power-on reset disables all switches as power is applied.

- Internal Latches Control State of Switches
- Power-On Reset
- Low On Resistance – Typically on 100 Ω @ 10 Vdc
- Large Analog Range ± V<sub>DD</sub>/2
- All Inputs Are Diode Protected
- Matched Switch Characteristics
- High CMOS Noise Immunity
- MC142100 Pin-for-Pin Replacement for CD22100

**CMOS MSI**

(LOW-POWER COMPLEMENTARY MOS)



**4 X 4 CROSSPOINT SWITCH WITH CONTROL MEMORY**




**L SUFFIX**  
CERAMIC PACKAGE  
CASE 620

**P SUFFIX**  
PLASTIC PACKAGE  
CASE 648

**ORDERING INFORMATION**



**PIN ASSIGNMENTS**



This is advance information and specifications are subject to change without notice.

SWITCHING CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	Min	Typ	Max	Unit
Propagation Delay Times Input to Control (R <sub>L</sub> = 10 kΩ)	t <sub>PLH</sub> , t <sub>PHL</sub>	5.0	—	—	—	ns
		10	—	—	—	
		15	—	—	—	
Strobe to Output Output "1" to High Impedance	t <sub>PHZ</sub>	5.0	—	—	—	ns
		10	—	—	—	
		15	—	—	—	
Output "0" to High Impedance	t <sub>PLZ</sub>	5.0	—	—	—	ns
		10	—	—	—	
		15	—	—	—	
High Impedance to Output "1"	t <sub>PZ11</sub>	5.0	—	—	—	ns
		10	—	—	—	
		15	—	—	—	
High Impedance to Output "0"	t <sub>PZL</sub>	5.0	—	—	—	ns
		10	—	—	—	
		15	—	—	—	
Setup Time Address or Data In to Strobe	t <sub>su</sub>	5.0 10 15	— — —	— — —	— — —	ns
Hold Time Address or Data In to Strobe	t <sub>h</sub>	5.0 10 15	— — —	— — —	— — —	ns
Strobe Pulse Width	t <sub>WH</sub>	5.0 10 15	— — —	— — —	— — —	ns
Sine Wave Distortion (R <sub>L</sub> = 10 kΩ, f = 1.0 kHz)	—	5.0 10 15	— — —	— — —	— — —	%
Frequency Response (Switch ON) (R <sub>L</sub> = 1.0 kΩ, 20 Log <sub>10</sub> $\frac{V_{out}}{V_{in}}$ = -3.0 dB)	—	5.0 10 15	— — —	— — —	— — —	MHz
Feedthrough Attenuation (Switch OFF) (R <sub>L</sub> = 1.0 kΩ, 20 Log <sub>10</sub> $\frac{V_{out}}{V_{in}}$ = -50 dB)	—	5.0 10 15	— — —	— — —	— — —	MHz
Crosstalk Between Any Two Switches (Switch A On, Switch B Off) (R <sub>L</sub> = 1.0 kΩ, 20 Log <sub>10</sub> $\frac{V_{out(B)}}{V_{in(A)}}$ = -50 dB)	—	5.0 10 15	— — —	— — —	— — —	MHz

This table lists all of the characteristics to be specified for this device. Final specifications were not available at the time of printing. For the latest data, contact CMOS Marketing, Motorola Semiconductor Products Inc., 3501 Ed Bluestein Blvd., Austin, Texas 78721.

TRUTH TABLE

Address				Switch Selected	MC145100 Only Switches Cleared				Address				Switch Selected	MC145100 Only Switches Cleared			
A	B	C	D		A	B	C	D	A	B	C	D		A	B	C	D
0	0	0	0	X1Y1	0	1	2	3	0	0	0	1	X1Y3	8	9	10	11
1	0	0	0	X2Y1	1	0	2	3	1	0	0	1	X2Y3	9	8	10	11
0	1	0	0	X3Y1	2	0	1	3	0	1	0	1	X3Y3	10	8	9	11
1	1	0	0	X4Y1	3	0	1	2	1	1	0	1	X4Y3	11	8	9	10
0	0	1	0	X1Y2	4	5	6	7	0	0	1	1	X1Y4	12	13	14	15
1	0	1	0	X2Y2	5	4	6	7	1	0	1	1	X2Y4	13	12	14	15
0	1	1	0	X3Y2	6	4	5	7	0	1	1	1	X3Y4	14	12	13	15
1	1	1	0	X4Y2	7	4	5	6	1	1	1	1	X4Y4	15	12	13	14

### Decoders/Demultiplexers

These Schottky-clamped circuits are designed to be used in high-performance memory-decoding or data-routing applications, requiring very short propagation delay times. In high-performance memory systems these decoders can be used to minimize the effects of system decoding. When used with high-speed memories, the delay times of these decoders are usually less than the typical access time of the memory. This means that the effective system delay introduced by the decoder is negligible.

The LS138 and S138 decode one-of-eight lines, based upon the conditions at the three binary select inputs and the three enable inputs. Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding. A 24-line decoder can be implemented with no external inverters, and a 32-line decoder requires only one inverter. An enable input can be used as a data input for demultiplexing applications.


The LS139 comprises two separate two-line-to-four-line decoders in a single package. The active-low enable input can be used as a data line in demultiplexing applications.

All of these decoders/demultiplexers feature fully buffered inputs, presenting only one normalized load to its driving circuit. All inputs are clamped with high-performance Schottky diodes to suppress line-ringing and simplify system design.


#### Features

- Designed specifically for high-speed:
  - Memory decoders
  - Data transmission systems
- S138 and LS138 3-to-8-line decoders incorporate 3 enable inputs to simplify cascading and/or data reception
- LS139 contains two fully independent 2-to-4-line decoders/demultiplexers
- Schottky clamped for high performance


TYPE	TYPICAL PROPAGATION DELAY (3 LEVELS OF LOGIC)	TYPICAL POWER DISSIPATION
LS138	21 ns	32 mW
S138	8 ns	245 mW
LS139	21 ns	34 mW





ECG74LS138, ECG74S138—Dual 1-of-8



ECG74LS139—Dual 1-of-4



# Logic Diagrams



## Truth Tables

LS138, S138

INPUTS					OUTPUTS							
ENABLE		SELECT										
G1	G2*	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H
H	L	L	H	L	H	H	H	L	H	H	H	H
H	L	L	H	H	H	H	H	H	L	H	H	H
H	L	H	L	L	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

\*G2 = G2A + G2B

H = High level, L = low level, X = don't care

LS139

INPUTS			OUTPUTS			
ENABLE	SELECT					
G	B	A	Y0	Y1	Y2	Y3
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L

H = high level, L = low level, X = don't care

### 8-Bit Addressable Latch

This 8-bit addressable latch is designed for general purpose storage applications in digital systems. Specific uses include working registers, serial-holding registers, and active-high decoders or demultiplexers. They are multifunctional devices capable of storing single-line data in eight addressable latches, and being a 1-of-8 decoder or demultiplexer with active-high outputs.

Four distinct modes of operation are selectable by controlling the clear and enable inputs as enumerated in the function table. In the addressable-latch mode, data at the data-in terminal is written into the addressed latch. The addressed latch will follow the data input with all unaddressed latches remaining in their previous states. In the memory mode, all latches remain in their previous states and are unaffected by the data or address inputs. To eliminate the possibility of entering erroneous data in the latches, the enable should be held high (inactive) while the address lines are changing. In the 1-of-8 decoding or demultiplexing mode, the addressed output will follow the level of the D input with all other outputs low. In the clear mode, all outputs are low and unaffected by the address and data inputs.

FUNCTION TABLE

INPUTS		OUTPUT OF ADDRESSED LATCH	EACH OTHER OUTPUT	FUNCTION
CLEAR	G			
H	L	D	$O_{j0}$	Addressable Latch
H	H	$O_{j0}$	$O_{j0}$	Memory
L	L	D	L	8-Line Demultiplexer
L	H	L	L	Clear

LATCH SELECTION TABLE



SELECT INPUTS			LATCH ADDRESSED
C	B	A	
L	L	L	0
L	L	H	1
L	H	L	2
L	H	H	3
H	L	L	4
H	L	H	5
H	H	L	6
H	H	H	7

H = high level, L = low level  
 D = the level at the data input  
 $O_{j0}$  = the level of  $O_j$  ( $j = 0, 1, \dots, 7$ , as appropriate) before the indicated steady-state input conditions were established.

- 8-Bit Parallel-Out Storage Register Performs Serial-to-Parallel Conversion & Storage
- Asynchronous Parallel Clear
- Active High Decoder
- Enable/Disable Input Simplifies Expansion
- Expandable for N-Bit Applications
- Four Distinct Functional Modes
- Typical Propagation Delay Times:

Enable-to-Output . . . 12  
 Data-to-Output . . . . 12  
 Address-to-Output . . 16  
 Clear-to-Output . . . . 16

- Fan-Out  
 $I_{OL}$  (Sink Current) . . . . . 8mA  
 $I_{OH}$  (Source Current) . . . . -0.4mA
- Typical  $I_{CC}$  . . . . . 22mA






### 8-Input Priority Encoder

This TTL encoder features priority decoding of the inputs to ensure that only the highest-order data line is encoded.

The ECG8318 encodes eight data lines to three-line (4-2-1) binary (octal). Cascading circuitry (enable Input EI and enable output EO) has been provided to allow octal expansion without the need for external circuitry. For all types, data inputs and outputs are active at the low logic level.

TYPICAL DATA DELAY	TYPICAL POWER DISSIPATION
10 ns	190 mW

- MULTIFUNCTION CAPABILITY
  - CODE CONVERSIONS
  - MULTI-CHANNEL D/A CONVERTER
  - DECIMAL TO BCD CONVERTER
  - CASCADING FOR PRIORITY ENCODING OF N BITS
  - INPUT ENABLE CAPABILITY
  - PRIORITY ENCODING — AUTOMATIC SELECTION OF HIGHEST PRIORITY INPUT LINE
  - OUTPUT ENABLE — ACTIVE LOW WHEN ALL INPUTS HIGH
  - GROUP SIGNAL OUTPUT — ACTIVE WHEN ANY INPUT IS LOW
- functional block diagram



EI	INPUTS								OUTPUTS	
	0	1	2	3	4	5	6	7	A2	A1
H	X	X	X	X	X	X	X	X	11	11
L	X	X	X	X	X	X	X	L	L	L
L	X	X	X	X	X	X	L	H	L	L
L	X	X	X	X	X	L	H	H	L	H
L	X	X	X	L	H	H	H	H	H	L
L	X	L	H	H	H	H	H	H	H	H
L	L	H	H	H	H	H	H	H	H	H

H = high logic level, L = low logic level, X = irrelevant

#### recommended operating conditions

	ECG8318		
	MIN	NOM	MAX
Supply voltage, VCC	4.75	5	5.5
High-level output current, IOH			-10
Low-level output current, IOL			10
Operating free-air temperature, TA	0		