

ESCUELA POLITÉCNICA NACIONAL

ESCUELA DE INGENIERÍA

**DISEÑO Y CONSTRUCCIÓN DEL COMPONENTE CENTRAL DE
UN SISTEMA DE CONTROL INTELIGENTE DE EDIFICIOS**

**PROYECTO PREVIO A LA OBTENCIÓN DEL TÍTULO DE INGENIERO EN
ELECTRÓNICA Y CONTROL**

CHRISTIAN ANDRÉS OÑATE ZALDUMBIDE

OMAR CRISTÓBAL PAZOS YEROVI


DIRECTOR: DR. LUIS CORRALES

Quito, Agosto 2002


DECLARACIÓN

Nosotros, **Christian Andrés Oñate Zaldumbide** y **Omar Cristóbal Pazos Yerovi**, declaramos bajo juramento que el trabajo aquí descrito es de nuestra autoría; que no ha sido previamente presentada para ningún grado o calificación profesional; y, que hemos consultado las referencias bibliográficas que se incluyen en este documento.

A través de la presente declaración, cedemos nuestros derechos de Propiedad Intelectual correspondientes a este trabajo a la Escuela Politécnica Nacional, según lo establecido por la Ley de Propiedad Intelectual, por su Reglamento y por la normatividad institucional vigente.




Christian Andrés Oñate Zaldumbide



Omar Cristóbal Pazos Yerovi

CERTIFICACIÓN

Certifico que el presente trabajo fue desarrollado por Christian Andrés Oñate Zaldumbide y Omar Cristóbal Pazos Yerovi, bajo mi supervisión.

A handwritten signature in black ink, appearing to read 'Luis Corrales', is written over a horizontal line.

Dr. Luis Corrales
DIRECTOR DE PROYECTO

Agradecimiento

Agradezco a Dios por haberme permitido cumplir con esta meta, así como también a mis padres que gracias a su esfuerzo y apoyo me permitieron culminar una etapa más de mi vida; y como no a todas las personas que de una u otra manera contribuyeron con su granito de arena, en especial a Gloria, Israel, Claudia, Paquita, Juan Pablo, Paulina, Jorge Luis, Lorena, Rosa, Mariana, Camita, Mauricio, Danilo, Omar , a los grandes amigos de clases y al Doctor Luis Corrales por su colaboración y acertada dirección.

Christian

Agradecimiento

Te agradezco querido Padre Dios por el regalo que me brindas día a día, la VIDA, permitiéndome acumular nuevas y reconfortantes experiencias tanto en el campo personal como profesional.

Reconozco la gran ayuda de personas como Isabel, Christian, por ser mis hermanos.

A Marco, Wellington, Edwin y Honorio por ser los mejores amigos que alguien pueda tener.

A mis amigas Luly y Laury por sus acertados consejos y estímulos en los momentos más oportunos.

Giovanni, Mauricio y Danilo cuya ayuda facilitó el poder llegar a cumplir esta meta.

Y por supuesto al Dr. Luis Corrales por su acertada dirección.

Omar

Dedicatoria

Dedico este trabajo a mis padres, a mis hermanos, a mi esposa y en especial a mi hijo por su apoyo incondicional.

Christian

Dedicatoria

Dedico este trabajo a mis padres, los cuales siempre estarán junto a mi alma donde quiera que me encuentre.

Omar

1.6.2 Variables del Entorno

15

1.6.3 Servicios del Sistema de Automatización

16

CAPITULO 2

· DISEÑO Y COSTRUCION DEL SISTEMA DE AUTOMATIZACION	20
· 2.1 Diseño del Módulo de Adquisición de Datos	21
· 2.1.1 Tipos de Variables a Monitorear	21
· 2.1.2 Ingreso de Señales	22
· 2.1.3 Modos de Control	23
· 2.1.3.1 Modo Automático	23
· 2.1.3.2 Modo Manual	23
· 2.1.4 Salidas de las Señales	24
· 2.2 Diseño del Hardware	26
· 2.2.1 Memoria Externa	28
· 2.2.2 Entrada Digital	30
· 2.2.2.1 Ingreso Activo	31
· 2.2.2.2 Ingreso Pasivo	31
· 2.2.3 Salida Digital	31
· 2.2.4 Ingreso Analógico	32
· 2.2.5 Salida Analógica	34
· 2.2.6 Registro de Tiempo	38
· 2.2.7 Comunicación entre el Sistema y la PC	40
· 2.3 Desarrollo del Programa de Control	41

CAPITULO 3

· DESARROLLO DE LA INTERFAZ CON EL USUARIO	52
· 3.1 Introducción	52
· 3.2 Desarrollo de la HMI	54
· 3.2.1 Software de Apoyo	54
· 3.2.2 Comunicación entre la Computadora Personal y el Sistema de Automatización	55
· 3.2.3 Pantallas de la HMI	56
· 3.2.3.1 Modos de Operación	56
· 3.2.3.2 Modo de Administrador	58
· 3.2.3.3 Modo de Operador	77

CAPITULO 4	
PRUEBAS Y RESULTADOS	82
4.1 Pruebas Experimentales	82
4.1.1 Comprobación del Funcionamiento de las Tarjetas y Dispositivos Electrónicos	82
4.1.1.1 Tarjeta Principal	82
4.1.1.2 Etapa de Entradas y Salidas Digitales	83
4.1.1.3 Etapa de Entradas y Salidas analógicas	83
4.2 Pruebas y Resultados de todo el Sistema	85
4.2.1 Comprobación del Funcionamiento de la HMI	87
4.2.2 Resultados en la Base de Datos	97
CAPITULO 5	
CONCLUSIONES Y RECOMENDACIONES	100
5.1 Conclusiones	100
5.2 Recomendaciones	101
REFERENCIAS BIBLIOGRAFICAS	103
ANEXOS	104

RESUMEN

En el presente proyecto se diseña y construye un sistema de automatización de edificios, mediante el cual se pueda monitorear, procesar, registrar y controlar los acontecimientos que se presentan en el mismo.

Para conseguir este objetivo se hizo una investigación a nivel exploratorio de los sistemas de automatización comerciales, así como las necesidades de los usuarios en un edificio. Igualmente, a nivel descriptivo se identificaron las características que hacen a un " Edificio Inteligente". Con esta información se pudo entender el medio en el que trabajan estos sistemas, sus características, componentes, ventajas y limitaciones.

Con toda la información recopilada se diseñó, construyó e implementó un sistema electrónico de mediano costo que permite controlar un ambiente (automatizar); en este trabajo en particular el Laboratorio de Instrumentación de la Carrera de Ingeniería en Electrónica y Control de la Escuela Politécnica Nacional, a través de la utilización de sensores, interruptores, señales de control para los actuadores , que son controlados por el sistema de automatización, que usa como componente central al microcontrolador AT89C51; y como interfaz con el usuario a una PC. La interfaz permite visualizar y controlar el estado de los dispositivos conectados al sistema. Usando Visual Basic se desarrolló una HMI que permite no sólo la configuración del sistema, sino visualizar en pantallas amigables todo el ambiente controlado.

Los resultados de las pruebas demostraron que el hardware y el software diseñado cumple con la tarea de automatizar y supervisar el ambiente aquí controlado.

El presente proyecto pretende ser el primero de varios proyectos de titulación, que en conjunto completarían el sistema completo para tener un "Edificio Inteligente".

PRESENTACION

El hombre siempre ha tratado de mejorar sus condiciones de vida, en todos los ámbitos que le han sido posibles y uno de ellos es su casa o vivienda, nombre genérico de todo edificio destinado a servir de habitación; la evolución de la vivienda a lo largo de la historia es a la vez consecuencia y reflejo de los factores climáticos, económicos, de nivel de desarrollo tecnológico, y también de los aspectos sociales y culturales del lugar y momento en que se producen. En la actualidad se busca encontrar sistemas que permitan tener en un edificio ambientes productivos, reduciendo así sus gastos y aumentando su comodidad, seguridad y eficiencia. En este proyecto se desarrollará un sistema de automatización, basado en un microcontrolador y cuya administración se lo hará utilizando un PC. La parte escrita del presente trabajo se estructura de la siguiente manera:

En el primer capítulo se citan definiciones de algunos términos relacionados con los "edificios inteligentes", y una descripción del primer acercamiento del sistema que realizará esta tarea.

El diseño del hardware del sistema de automatización, así como los criterios de control utilizados para cada periférico del sistema, tienen relación directa con la forma como está estructurado el programa central de control del microcontrolador, siendo estos puntos detallados en el Capítulo 2.

En el Capítulo 3, se detalla el desarrollo y funcionamiento de la Interfaz Hombre Máquina (HMI) del sistema.

Las pruebas realizadas y los resultados obtenidos después de la implementación física del sistema, se exponen en el Capítulo 4.

Finalmente las conclusiones y recomendaciones a las que se ha llegado después de todo el proceso de desarrollo e implementación se encuentran en el Capítulo 5.

CAPITULO I

CAPITULO 1

CONCEPTOS BASICOS DE EDIFICIOS INTELIGENTES

1.1 INTRODUCCION

Siempre se ha escuchado el término inteligencia como un factor de destreza solo del ser humano. Esa facultad ha sido adjudicada al cerebro. Pues bien, hoy, ese término se ha puesto de moda en el mundo del manejo y administración de edificios.

Inteligencia sigue haciendo alusión a la facultad de conocer, de demostrar destreza y experiencia. Pero ahora, se ha convertido en el arte de diseñar y construir edificaciones inteligentes.

La pregunta natural es: ¿ En qué se relaciona la inteligencia con un espacio físico como un salón, alcoba u oficina?. Esta pregunta se puede responder mejor si se la relaciona con términos como flexibilidad, confort, seguridad, economía y control

El presente proyecto de titulación, pretende implementar un sistema de automatización en un edificio, para darle cierto grado de "Inteligencia" al mismo. Para compenetrarse en el tema se citan definiciones de algunos términos relacionados con los "Edificios Inteligentes", y una descripción del primer acercamiento al sistema que realizará esta tarea.

1.2 DOMOTICA|1|

La palabra DOMOTICA, proviene del latín "domus" y define un conjunto de funciones y servicios tecnológicos aplicados al ámbito doméstico. Una vivienda domótica, también llamada inteligente, es aquella que tiene instalados sistemas de medida, mando, regulación y control de todas las funciones que intervienen en

un edificio. Todas estas funciones son realizadas por diversos equipos interconectados a través de un BUS de comunicación. Se obtiene, así, información de todas las variables del entorno (temperatura, luz, humedad...) y una vez procesada, se dan una serie de ordenes para modificar dichas variables. La Domótica se centra en cuatro objetivos básicos: energía, confort, seguridad y comunicaciones.

La evolución hacia el concepto de DOMOTICA proviene de lo que se ha llamado durante mucho tiempo "Edificios Inteligentes". Por un lado se tiene los llamados Sistemas de Gestión de edificios, que supervisan y administran las acciones y consumos, que ocurren dentro de los mismos proporcionando informes detallados de gastos y ahorros energéticos, priorizando unos automatismos sobre otros, y "gestionando" toda la vida "automática" en el edificio. Esto puede llegar a hacer sentir a los habitantes del edificio que están viviendo con alguien más, con el "gestionador", que nos les permite hacer "esas cosas prohibidas"; es decir, se corre el riesgo de deshumanizar algo tan privado como es la vida doméstica.

Por otro lado están los llamados Sistemas de Control. Estos sistemas están enfocados más hacia el control de los automatismos, pero por parte del usuario, y no por un programa computacional o algo parecido.

El usuario nota que tiene el control, y ese control lo ejerce mediante el sistema, para que se ahorre o derroche recursos, "quién controla decide". Se puede hacer que una luz se encienda al abrir una puerta, o que se cierren automáticamente el gas y el agua, se bajen las persianas y se apague la calefacción cuando se active la alarma al salir de casa, pero todo ello porque el usuario lo dispone, y no porque el sistema lo hace, el usuario manda sobre el sistema.

Ambos sistemas no son incompatibles, ni mucho menos, sino que son totalmente complementarios. Juntos formarían el "Edificio Inteligente" completo.

1.3 DEFINICIONES DE EDIFICIOS INTELIGENTES[2]

Definir lo que es un edificio inteligente, resulta un poco amplio, debido a que es un tema que abarca varios tópicos, por lo que se citan diferentes conceptos:

- Intelligent Building Institute (IBI), Washington, D.C., E.U.

Un edificio inteligente es aquel que proporciona un ambiente de trabajo productivo y eficiente a través de la optimización de sus cuatro elementos básicos: estructura, sistemas, servicios y administración, con interrelaciones entre ellos. Los edificios inteligentes ayudan a los propietarios, operadores y ocupantes, a mejorar su situación en términos de costo, confort, comodidad, seguridad, flexibilidad y comercialización.

- Compañía Honeywell S.A. de C.V., México, D.F.

Se considera como edificio inteligente aquél que posee un diseño adecuado que maximiza la funcionalidad y eficiencia en favor de los ocupantes, permitiendo la incorporación y/o modificación de los elementos necesarios para el desarrollo de la actividad cotidiana, con la finalidad de lograr un costo mínimo de ocupación, extender su ciclo de vida y garantizar una mayor productividad estimulada por un ambiente de máximo confort.

- Viviana Alfonso. NCR.

Es claro que un edificio inteligente NO es un edificio automatizado con un sinnúmero de controles instalados. Ni tampoco es aquel que cuenta con cableado estructurado o manejo de redes, sino más bien es aquel que utiliza todos estos sistemas de forma integrada, para prestar servicios tanto hoy como en el futuro a sus ocupantes, reduciendo así sus gastos y aumentando su comodidad y eficiencia.

- Compañía AT&T, S.A.

Un edificio es inteligente cuando las capacidades necesarias para lograr que el costo de un ciclo de vida sea el óptimo en ocupación e incremento de la productividad, sean inherentes en el diseño y administración del edificio.

De todo esto se puede concluir que un edificio inteligente es aquél cuya regularización, supervisión y control del conjunto de las instalaciones eléctricas, de seguridad, comunicaciones, informática y transporte, entre otras, se realizan en forma integrada y automatizada, con la finalidad de lograr una mayor eficacia operativa y, al mismo tiempo, un mayor confort y seguridad para el usuario, al satisfacer sus requerimientos presentes y futuros. Esto sería posible mediante un diseño arquitectónico totalmente funcional, modular y flexible, que garantice una mayor estimulación en el trabajo y, por consiguiente, una mayor producción laboral. Sobre este concepto se trabajará en el presente proyecto.

1.4 COMPONENTES DE UN EDIFICIO INTELIGENTE[2]

Tomando en cuenta las características y los servicios que debe ofrecer un edificio inteligente, se pueden clasificar sus componentes desde dos puntos de vista el funcional y el estructural.

1.4.1 ASPECTO FUNCIONAL

Desde el punto de vista funcional, existen cuatro elementos básicos:

1. Estructura
2. Sistemas
3. Servicios
4. Administración

1.4.1.1 Estructura del edificio

La estructura del edificio comprende los elementos de arquitectura, los acabados de interiores y los muebles.

Si se analiza estos elementos estructurales pero desde un punto de vista funcional, se puede decir que estos deben cumplir con lo siguiente:

- El edificio debe gastar el mínimo necesario de energía, por lo que es importante su situación y orientación, así como la composición de sus elementos estructurales (techo, pisos, ventanas y paredes).
- La manera en la que se aprovecha la luz solar, tomando en cuenta su impacto sobre la visibilidad (por ejemplo en las pantallas de video) y la calidad de la luz necesaria para trabajar.

Ahora, si se planea dotar de "inteligencia" al edificio, habrá que tomar en cuenta lo siguiente:

- El espacio suficiente para proveer pisos y techos falsos, para permitir acceso rápido al cableado.
- La previsión del peso que tendrán que soportar pisos y techo a futuro, para alojar equipos electrónicos, antenas, etc.
- Las fuentes de poder auxiliares (generadores) y fuentes de poder de "ininterrumpidas" (UPS) que alimentarán a los equipos.
- Los conductos y registros adecuados para cableados y conexiones.

En lo que se refiere a los acabados de interiores, estos se deben escoger obviamente en función de su calidad estética, pero incluir aspectos que tomen en consideración: iluminación, características de electricidad estática y acústica (se prefieren elementos que amortigüen el sonido) y aspectos ergonómicos.

1.4.1.2 Sistemas del edificio

Los sistemas del edificio son los que proveen principalmente un ambiente hospitalario para los usuarios y equipos. Los principales sistemas de un edificio son:

1. Sistemas de calefacción, ventilación y aire-acondicionado, conocido como HVAC (Heating_Ventilation_Air- Conditioning)
2. Luz
3. Energía eléctrica
4. Cableado
5. Elevadores
6. Agua caliente
7. Control de acceso
8. Seguridad
9. Comunicaciones
10. Administración de información

1.4.1.3 Servicios del edificio

Los servicios del edificio satisfacen las necesidades directas de los usuarios de la manera más eficiente y económica, preservando la utilidad de la estructura a largo plazo. Los servicios que presentan un edificio inteligente son los siguientes:

1. Comunicación (voz, datos y video)
2. Automatización de oficinas
3. Facilidades de salas de reuniones y salas de cómputo para uso compartido
4. Fax y fotocopiado
5. Correo electrónico
6. Limpieza y mantenimiento
7. Capacitación
8. Estacionamientos y transporte
9. Directorio del edificio

Todos estos servicios se proporcionarían de forma centralizada, optimizando así el consumo de energía.

1.4.1.4 Administración del edificio

En lo referente a la administración, la meta es proveer herramientas para controlar y administrar todo el edificio, dar mantenimiento, tomar decisiones en casos de emergencia, etc.

En muchos edificios modernos son parte de la responsabilidad de los administradores del edificio los sistemas de seguridad, energía, control de fuego, comunicaciones, sistemas de información y el cableado respectivo.

Por ello, han cobrado gran importancia los sistemas de control "inteligentes" como herramientas para los administradores del edificio. Ellos necesitan a la computadora por su capacidad en el manejo de bases de datos y procesamiento de información para acumular y manipular datos, así como para administrar de manera efectiva los diversos sistemas incorporados a los edificios de hoy.

1.4.2 ASPECTO ESTRUCTURAL

Desde el punto de vista estructural se pueden distinguir tres factores clave en el concepto de edificio inteligente que completan su definición:

1. Flexibilidad del edificio
2. Integración de servicios
3. Diseño exterior e interior

1.4.2.1 Flexibilidad de un edificio

Un edificio flexible se caracteriza por dos atributos:

- a) La capacidad de incorporar nuevos o futuros servicios,
- b) La posibilidad de permitir reubicaciones de personal o reestructuraciones internas, sin que ello sea muy complicado.

1.4.2.2 Integración de servicios

La integración de servicios presenta dos vertientes:

- a) Integración del control, gestión y mantenimiento de todos los sistemas y servicios del edificio. Todas las señales son controladas por un sólo equipo.
- b) Integración de las infraestructuras de cableado combinando, en un determinado soporte físico, las señales de varios sistemas distintos (que son las que son controladas por un sólo equipo).

Dentro de los servicios del edificio se tienen cuatro áreas generales:

1. Area de automatización del edificio, que incluye:

- a) Sistemas Base de Soporte de la Actividad
Son las instalaciones que se encargan de proveer el conjunto de servicios básicos para un ambiente confortable para el desarrollo de las actividades. (Agua, gas, electricidad, iluminación, climatización, etc.)
- b) Sistemas de Seguridad
Se encarga de proteger las vidas humanas y sus bienes, y comprende:
 - Prevención o acciones ANTES del problema
 - Protección o acciones DURANTE el problema
 - Investigación o acciones DURANTE y DESPUES del problema
- c) Sistemas de Control y de Gestión de la Energía
Su función es la de optimizar el consumo de energía del edificio.

2. Area de automatización de la actividad

Dependiendo de la actividad que se llevará a cabo en el edificio, existirán facilidades y servicios para dar soporte a dicha actividad. La selección correcta e implementación de estos servicios se reflejará directamente en la productividad, eficiencia y creatividad en las oficinas. Algunos de estos servicios serían:

- Acceso a servicios telefónicos avanzados
- Procesadores de textos, datos, gráficas, etc.
- Impresoras de alta calidad, plotters.
- Scanners.
- Soporte al proceso de toma de decisiones.
- Otros.

3. Area de telecomunicaciones

Las telecomunicaciones son un aspecto decisivo en los edificios inteligentes ya que son parte medular de los servicios que ofrecen. Los principales factores que se deben tener en cuenta en relación al diseño del sistema de telecomunicaciones son:

- Proveer un espacio suficiente y acondicionado para los equipos centrales y secundarios.
- Proveer espacio suficiente y de acceso fácil para el cableado.
- Aceptar la necesidad (unida a su respectivo costo) de un constante esfuerzo en la planificación, documentación y mantenimiento posterior, relativo a estos temas.
- Diseñar con flexibilidad el sistema de telecomunicaciones.

Los componentes principales del área de telecomunicaciones son:

- Una central de conmutación privada o PABX ("Private Automatic Branch eXchange")
- Las redes de transmisión interiores
- Los equipos de conexión con redes externas

4. Area de planificación ambiental

Un edificio inteligente debe ofrecer facilidades encaminadas a conseguir un ambiente laboral atractivo que facilite y estimule el trabajo. Estas

facilidades van desde un diseño adecuado del lugar de trabajo y el establecimiento de un alto nivel de seguridad, hasta la disponibilidad de salas para reuniones, conferencias, capacitación y descanso.

Referente a ello, hay algunos aspectos a considerar:

1. La posibilidad de zonificar o personalizar los servicios, tales como iluminación, HVAC, etc.
2. La planificación, uso y redistribución de espacio (incluyendo criterios estéticos, zonas de descanso, descentralización de los centros de cálculo, espacios de archivo, etc.)
3. La ergonomía del lugar de trabajo
4. La creación de un entorno de seguridad (escaleras y otros medios de evacuación del lugar, señalización, medios de protección ante siniestros, etc.)
5. Los llamados "amenities" o servicios e instalaciones que no son estrictamente necesarios para el desempeño de la actividad principal de una empresa (restaurante, cafetería, guardería, cajeros automáticos, etc.)

5. Servicios compartidos:

Un subconjunto de los servicios de las cuatro áreas mencionadas anteriormente son ahora contratados de empresas especializadas. A este subconjunto de servicios se les llama "Servicios Compartidos". ("Shared Tenant Services", abreviados STS). Por lo general estos servicios incluirán una central privada de conmutación, computadoras personales, procesadores de textos y otro software de uso común para trabajos de oficina o aplicaciones más especializadas, cableados, redes locales, sistemas de comunicación (satélites y microondas), salas de videoconferencias, capacitación en el uso de equipos y servicios y otros servicios que se podrían llamar de soporte.

1.4.2.3 Diseño exterior e interior

El tercer factor clave en la definición de edificio inteligente es el diseño, en el cual se distinguen dos grandes áreas:

1. Diseño exterior (diseño arquitectónico)
2. Diseño interior (relacionado con arquitectura, ergonomía y planeación del espacio)

En general, el diseño de un edificio presenta dos grandes vertientes:

1. - "High-tech", que se refiere a los elementos tecnológicos que soportan la gestión, el control del edificio y las nuevas tecnologías de la información.
2. - "High-touch", que se refiere al diseño a través del cual se consigue un ambiente de trabajo confortable en un entorno altamente tecnificado.

Para hacer que un edificio sea flexible es necesario hacer un diseño inicial cuidadoso y en cierta forma sobredimensionado, ya que un error en esta fase puede afectar la vida útil del edificio.

1.5 NIVELES DE INTELIGENCIA DE UN EDIFICIO[1]

Para definir los distintos niveles de inteligencia de un edificio, se debe diferenciar entre un edificio automatizado y un edificio inteligente, presentándose las siguientes precisiones:

1.5.1 EDIFICIO AUTOMATIZADO

Un edificio automatizado es aquel que incorpora sistemas que responden de forma automática a necesidades y requerimientos cambiantes, maximizando el uso del edificio y minimizando los costos de operación.

Por ejemplo:

- Sistemas que permiten optimizar el consumo energético.
- Sistemas de seguridad (alarmas, extinguidores, etc.).
- Sistemas de alimentación de corriente ininterrumpida.
- Climatización zonal.
- Mantenimiento automatizado.

1.5.2 EDIFICIO INTELIGENTE

Debido a que poco a poco se han acercado cada vez más entre sí la informática y las telecomunicaciones ya no se habla de estas dos áreas separadamente, sino del conjunto de ambas como Tecnologías de la Información.

Un edificio inteligente es entonces aquel que, además de ser automatizado, se le agrega la Tecnología de la Información, relacionada con el área de la automatización de la actividad y el área de telecomunicaciones. Forzosamente debe incluir los aspectos de flexibilidad, diseño, automatización del edificio, planificación del espacio y telecomunicaciones.

1.5.3 NIVELES DE INTELIGENCIA

Existen tres niveles de inteligencia, catalogados en función de la automatización de las instalaciones o desde el punto de vista tecnológico:

- a) **Nivel 1:** Inteligencia mínima o básica. Un sistema básico de automatización del edificio el cual no está integrado. Existe una automatización de la actividad y los servicios de telecomunicaciones, aunque no están integrados.

- b) **Nivel 2:** Inteligencia media. Tiene un sistema de automatización del edificio totalmente integrado. Sistemas de automatización de la actividad, sin una completa integración de las telecomunicaciones.
- c) **Nivel 3:** Inteligencia máxima o total. Los sistemas de automatización del edificio, la actividad y las telecomunicaciones, se encuentran totalmente integrados. El sistema de automatización del edificio se divide en: sistema básico de control, sistema de seguridad y sistema de ahorro de energía.

El sistema básico de control es el que permite monitorear el estado de las instalaciones, como son: eléctricas, hidrosanitarias, elevadores y escaleras eléctricas y suministros de gas y electricidad.

El sistema de seguridad protege a las personas, los bienes materiales y la información. En la seguridad de las personas, destacan los sistemas de detección de humo y fuego, fugas de gas, suministro de agua, monitoreo de equipo para la extinción de fuego, red de rociadores, extracción automática de humo, señalización de salidas de emergencia y el voceo de emergencia. Para la seguridad de bienes materiales o de información, se tiene el circuito cerrado de televisión, la vigilancia perimetral, el control de accesos, el control de rondas de vigilancia, la intercomunicación de emergencia, la seguridad informática, el detector de movimientos sísmicos y el de presencia.

El sistema de ahorro de energía es el encargado de la zonificación de la climatización, el intercambio de calor entre zonas, incluyendo el exterior, el uso activo y pasivo de la energía solar, la identificación del consumo, el control automático y centralizado de la iluminación, el control de horarios para el funcionamiento de equipos, el control de ascensores y el programa emergente en puntos críticos de demanda.

1.6 COMPONENTE CENTRAL DEL SISTEMA DE CONTROL

El presente proyecto, pretende implementar los elementos tratados anteriormente en un edificio para darle un cierto grado de inteligencia. Cabe indicar que se partirá del hecho de que el edificio ya está construido, y no podrán ser añadidos ciertos elementos estructurales, particularmente aquellos que solo pueden ser concebidos en la etapa de planeación del edificio.

1.6.1 COMPONENTES DEL SISTEMA DE AUTOMATIZACION

A continuación se muestra la distribución jerárquica de los componentes del sistema de automatización (Figura 1.1)




Figura 1.1 Componentes del sistema de automatización

1. - En el primer nivel, el nivel físico, se encuentran todos los dispositivos de detección y control; estos dispositivos pueden ser sensores de temperatura, humedad, movimiento, detector de fuego, interruptores, alarmas, controles de puertas, ventiladores, motores, lámparas, controles de acceso, sistemas de calefacción y ventilación, entre otros. Todos ellos conectados a un sistema centralizado de control.

2. - En el segundo nivel, se tiene el sistema de monitoreo y control automático. Para el monitoreo, éste se encarga de verificar periódicamente todos los dispositivos recogiendo información sobre su desempeño. Esta información se guarda en la memoria del sistema. Para el control automático, el módulo se encarga de supervisar y decidir sobre el funcionamiento de los dispositivos de regulación y control en el edificio. Para ello analiza la información proveniente del monitoreo y en base a ella se toman las decisiones pertinentes.

3. - En el tercer y último nivel se encuentra la interfaz hombre máquina (HMI), generalmente corriendo en una computadora personal, la que recibe información del sistema de automatización para ser procesada y / o guardada en una base de datos, a la cual el usuario puede tener acceso. Además, muestra gráficamente el desempeño de cada uno de los dispositivos que se encuentran en el nivel físico.

1.6.2 VARIABLES DEL ENTORNO

Uno de los aspectos esenciales, en cuanto a los “Edificios Inteligentes” y más concretamente a la automatización de los mismos, vienen a ser las variables de entorno; variables físicas que permiten tener información acerca de las condiciones existentes en cierto lugar, entre ellas temperatura, humedad, cantidad de luz, presión, etc.; todas estas vienen a formar las magnitudes físicas del entorno. Existen también otras variables, que proveen información del tipo ON/OFF sobre ciertos objetos existentes dentro de un edificio; es decir falso o verdadero (prendido – apagado, abierto – cerrado).

La información, que se puede obtener de las variables del entorno, permiten que el sistema de automatización, produzca ciertos eventos, ya sea para modificar esa variable o solo tener un registro de su valor.

1.6.3 SERVICIOS DEL SISTEMA DE AUTOMATIZACION

El sistema debe permitir la automatización realizando la medición, transmisión, adquisición y control de las variables anteriormente indicadas. Para ello se deberá contar con dispositivos electrónicos adecuados que permitan detectar el estado de interruptores, colocados en puertas y ventanas, así como también de sensores de movimiento, con el objeto de brindar servicios de seguridad al usuario, y registro de acontecimientos y ahorro de energía; además se deberá contar con dispositivos que permitan medir el valor instantáneo de variables tales como: temperatura, humedad, flujo de aire, nivel de líquidos, entre otros.

La parte experimental de este módulo de automatización se implementará en el laboratorio de Instrumentación, sobre el cual se hará un estudio para definir el tipo y número de variables que deberán detectarse y/o controlarse.

Una vez recolectada esta información, el módulo procesará la misma y de acuerdo a las necesidades de los usuarios y el ambiente físico tomará decisiones en sus salidas; siendo ahora la pregunta: ¿Qué tipo de decisiones?

El aspecto humano es fundamental en la concepción de un "Edificio Inteligente", tal como lo dice la definición que da el Intelligent Building Institute (IBI) [2], acerca del mismo y dice, literalmente: "Los edificios inteligentes ayudan a los propietarios, operadores y ocupantes, a realizar sus propósitos en términos de costo, confort, comodidad, seguridad,..."; se puede observar claramente que existen tres tipos de personas en un edificio, los administradores, los usuarios y los operadores o personas encargadas del mantenimiento, cada uno con necesidades diferentes, las que determinan el tipo de decisiones y servicios. Para cumplir con este objetivo se debería poder satisfacer básicamente lo siguiente:

Para un administrador sería conveniente el ahorro de energía eléctrica, lo que se logra colocando sensores de movimiento en corredores, ascensores, escaleras, etc., que encienden o apagan lámparas (disminuyen o aumentan la cantidad de luz); para un usuario, tener la capacidad de evitar o dificultar que su hogar o sitio de trabajo sea violentado, tener control sobre las condiciones del ambiente en que trabaja; para un operador, por ejemplo, saber cual es el tiempo de vida útil de un interruptor o un equipo.

Estos son los servicios que debería proveer el sistema en los niveles físico y de monitoreo y automatización.

Ahora, estos sistemas requieren de un mecanismo que les permita desplegar los estados de los equipos o los valores de las variables de una forma que sea legible y fácil de entender, tanto para el usuario como para el operador o el administrador. El mecanismo que cumple esta función es un display que muestra en su pantalla el estado o valor de una variable o variables. Por el número de estados o variables a controlar, en lugar del display se recurre a las Interfaces Hombre-Máquina (HMI) desarrolladas en una PC. Este será el mecanismo que se empleará en este trabajo. A nivel de la interfaz gráfica, el administrador y operador deberían tener información del desempeño o estado de los dispositivos en el nivel físico, sean valores reales o aquellos almacenados en una base de datos en la que se debería tener, por ejemplo, el registro del estado de los dispositivos de entrada, hora de activación y desactivación; además, en el caso del administrador, este debería poder configurar el sistema y probar su normal funcionamiento aún sin la presencia de dispositivos reales.

A continuación se muestra un esquema de la propuesta para el sistema de automatización, que da al usuario una idea generalizada de las funciones y servicios que brindará el mismo. Como se indicó, se requiere tener dispositivos a nivel físico tanto de salida como entrada, esta información la procesa el sistema y toma decisiones, enviando esta información a una computadora personal, la cual

se usa como interfaz gráfica y para la base de datos, que puede ser actualizada por el usuario (Figura 1.2).




Figura 1.2 Esquema de funcionamiento

Por todo lo anteriormente indicado se concluye que el módulo de automatización será un sistema de Control y no de Gestión, debido a que el usuario tiene el control y por el grado de inteligencia que se brindará al edificio.

En el Capítulo 2, se detalla el desarrollo del hardware del sistema de automatización, así como criterios y funcionamiento del mismo.

CAPITULO 2

DISEÑO Y CONSTRUCCION DEL SISTEMA DE AUTOMATIZACION

En un sistema de control es de vital importancia conocer las variables que afectan al mismo, y por ende los sistemas de adquisición y supervisión de datos han adquirido importancia en el control digital de cualquier proceso. Como ya se indicó en el Capítulo 1, el presente proyecto pretende implementar un sistema que permita adquirir datos de las variables físicas de un ambiente, así como de los sensores detectores de intrusos y/o movimientos, procesar esta información y tomar decisiones para satisfacer las necesidades de los usuarios. El sistema monitorea los valores que entregan los sensores, en base a los cuales, y dependiendo del modo de control del sistema y del horario, se activan las salidas. Las actividades serán registradas a la hora que se den, para luego descargar esta información a una base de datos en el PC. Desde el PC se podrá ver, mediante un mapa del edificio, la ubicación física y el estado actual de los sensores. Se tendrá entradas digitales cuya acción de detección se podrá habilitar a horarios diarios configurados por el administrador; desde el PC el administrador tendrá total control de las salidas. Para cumplir con esta función se propone aquí el sistema cuyo diagrama de bloques se muestra en la Figura 2.1




Figura 2.1 Diagrama de bloques del sistema de automatización.

Del diagrama de bloques se pueden identificar los tres módulos que físicamente forman parte de un sistema de automatización; y estos son:

- Monitoreo y adquisición de datos.
- Procesamiento de la información.
- Control de los actuadores.

A continuación se hace una descripción de los criterios que se emplearon para el diseño y construcción de estos módulos

2.1 DISEÑO DEL MODULO DE ADQUISICION DE DATOS

Se ha mencionado que en un edificio es posible identificar aquellas variables que al ser monitoreadas pueden indicar las condiciones existentes en un determinado ambiente. En base a esta información es posible tomar decisiones y acciones de control para modificar de forma más acertada las variables de acuerdo a las necesidades de los usuarios. Esto quiere decir que se debe empezar por identificar a las variables referidas.

2.1.1 TIPOS DE VARIABLES A MONITOREAR

En un ambiente existen diferentes tipos de variables físicas las cuales, desde un punto de vista electrónico, pueden ser consideradas como de tipo analógicas o digitales. Las variables digitales generalmente suelen ser asociadas a aquellas que exhiben dos estados: encendido / apagado (ON/OFF) y relacionadas por ejemplo a:

Abierto	Cerrado
Encendido	Apagado
Claro	Oscuro
Movimiento	Fijo

Para este tipo de variables es necesario contar con una etapa de **ENTRADAS DIGITALES**; similarmente, para realizar operaciones de control del mismo tipo se necesitará una etapa de **SALIDAS DIGITALES**.

Existen en un edificio variables que no pueden ser evaluadas bajo la idea simple de dos estados sino que es necesario tomar en consideración su valor real que suele variar con el tiempo, como por ejemplo:

- * Presión
- * Temperatura
- * Humedad
- * Intensidad luminosa

Para adquirir estas señales se necesita una etapa de **ENTRADAS ANALÓGICAS**; similarmente, para poder tener acciones de control del mismo tipo se requerirá también de una etapa de **SALIDAS ANALÓGICAS**.

Como se indicó anteriormente, el ambiente físico y las necesidades de los usuarios determinan el tipo y número de variables. Tomando en consideración este punto y después de haber realizado una investigación con sistemas semejantes existentes en el mercado, se llegó a determinar que el prototipo para el módulo de automatización tendrá:

ENTRADAS	SALIDAS
32 DIGITALES	32 DIGITALES
8 ANALÓGICAS	8 ANALÓGICAS

2.1.2 INGRESO DE SEÑALES

Tal como se analizó en el Capítulo 1, en un edificio se requieren varias operaciones de control deseables, además de diferentes grados de prioridad de las mismas desde el punto de vista de su importancia y de su realización en el tiempo. Es por ello que se estima adecuado tener un elemento que permita registrar el tiempo, para de esta manera conocer el momento exacto en que se da un cambio de estado en alguna de las señales de ingreso. Por dicha razón, se ha previsto que todas las entradas de los denominados bancos 1 y 4 sean

registrables en el tiempo. Se aclara que los ingresos y salidas digitales se agrupan en 4 bancos de 8 unidades cada uno.

Los bancos digitales 2, 3 y las entradas analógicas 1 a 4 no serán relacionadas con el tiempo, sino que se limitarán a notificar el estado en que se encuentra la señal a ellos conectada, pudiendo, si es del caso, alertar al sistema de seguridad para que tome acciones.

Se tendrán entradas digitales de naturaleza invertida, es decir darán alerta cuando su valor de entrada pase de 1 a 0 (Figura 2.2), las cuales previenen fallas por conductividad.

Las entradas analógicas 5,6,7 y 8 serán registrables en el tiempo, pues estas entradas están destinadas a comparar el valor analógico que a ellas entra con uno previamente predefinido en el sistema, detectando si es mayor o menor y registrando el tiempo en cada caso.

2.1.3 MODOS DE CONTROL

Antes de explicar como se controlarán las salidas de las señales, conviene indicar los dos modos de control que tendrá el sistema.

2.1.3.1 Modo Automático

De acuerdo a las necesidades de los usuarios, en determinados sectores las acciones de control responderán de forma instantánea ante variaciones del medio (hábitat), teniendo el programa principal dichas decisiones de control.

2.1.3.2 Modo Manual

A este modo de control se accederá mediante una interfaz gráfica HMI. La selección de este modo de control reemplazará los datos adquiridos por cada uno

de los bancos digitales por datos colocados manualmente, y a los cuales responderán las salidas.

En modo manual se podrá desactivar el monitoreo de los bancos de manera separada, pudiendo de esta manera tener un banco en modo manual y otros en modo automático, según se desee.

2.1.4 SALIDA DE LAS SEÑALES

Las salidas digitales estarán agrupadas en 4 bancos de 8 bits cada uno. Los bancos 1,2, 3 y los bits 0,1,2,3 del 4 serán dependientes del valor digital en los bancos 1, 2, 3 y los bits 0,1,2,3 del banco 4 de entrada. Los bits 4,5,6,7 del banco 4 de salida dependerán de las 4 entradas analógicas de comparación.

Las salidas analógicas 1,2,3,4 dependerán del valor que se tenga en la entrada analógica 1,2,3,4. Las salidas analógicas 5,6,7,8 serán controladas por los 4 últimos bits del banco de entrada digital, presentando a su salida un valor de 0-10v.

En la Figura 2.2 se muestra el esquema de control que ejecuta lo antes mencionado.




Figura 2.2 Esquema de control

2.2 DISEÑO DEL HARDWARE[3]

Un microcontrolador es un circuito integrado que contiene, al igual que un microcomputador, CPU, RAM, ROM y circuitos de entrada y salida, entre otros que ofrecen otras funciones.

Debido a la necesidad de manejar gran cantidad de periféricos y a la experiencia de proyectos cuyos diseños fueron consultados, se escogió como cerebro de este proyecto el microcontrolador ATMEL AT89C51 (Figura 2.3), cuyas características permiten el manejo de periféricos como memoria externa.




Figura 2.3 Manejo periféricos

En la Figura 2.3, el cristal Y1 define la frecuencia de trabajo del micro en 7.15909 MHz. El Switch S1 permite hacer un RESET del microcontrolador y le carga con valores predefinidos, como por ejemplo, los valores analógicos de comparación y los horarios de vigilancia. El 74LS373 es un latch por medio del cual se manejarán las 64 Kbytes de memoria externa máximo que puede manejar el microcontrolador.

A las 64k localidades de memoria RAM EXTERNA que se puede manejar se las mapéa en 16 localidades de 4k cada una, como se tiene en la Figura 2.4




Figura 2.4 Mapeo de memoria

Para acceder a cada una de estas localidades se utiliza un multiplexor digital de 4X16 cuya habilitación es dada el instante en que se tienen pulsos de READ (RD)

o WRITE (WR) desde el microcontrolador, los mismos que al pasar por una compuerta NXOR (Figura 2.5) dan el pulso al CHIP SELECT (CS) del multiplexor el instante exacto de ingreso o salida de un dato, de la localidad correspondiente.




Figura 2.5 Habilitación mux

La Tabla 2.1 muestra la lógica de habilitación para pulsos de RD y WR

RD	WR	NXOR
0	0	1
0	1	0
1	0	0
1	1	1

Tabla 2.1 Lógica de habilitación

2.2.1 MEMORIA EXTERNA

Se destinan las dos primeras localidades de las 16 mapeadas de memoria RAM externa para el uso de una memoria SRAM de 8k, siendo de suma importancia que sea de naturaleza estática (Figura 2.6)




Figura 2.6 RAM externa

En la Figura 2.6, dependiendo de los valores que ingresen en Y0 y Y1 (que vienen del decodificador 4 / 16) ponen a la salida en EME un bit que habilita o no a la RAM externa (DS11225AB70). Los pines de direcciones A0 hasta A12 permiten acceder a una determinada localidad de memoria en la RAM externa. Los pines D0 hasta D7 están conectados al bus de datos y al ser bidireccionales permiten que los datos sean escritos / leídos desde el bus ya referido.

Esta memoria, cuyo fabricante es DALLAS, posee una batería incorporada que permite almacenar información hasta una década, además de rapidez tanto de lectura como de escritura. Como se dijo anteriormente, el mapeo está hecho para localidades de 4k, por esta razón se hace el arreglo de la Figura 2.7 para la habilitación de memoria externa con los primeros 8k.




Figura 2.7 Habilitación RAM

La Tabla 2.2 indica como se habilita la memoria externa para las dos localidades de 4k asignadas

Y0	Y1	XOR	NOT
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

Tabla 2.2 Habilitación de memoria externa para las dos primeras localidades mapeadas

2.2.2 ENTRADA DIGITAL

Después de la respectiva investigación se llegó a determinar que se detectarán las entradas digitales de 32 fuentes distintas. Por comodidad organizacional se las dividió en cuatro bancos de 8 entradas cada uno. A cada uno de estos bancos se lo habilita en su respectiva localidad de memoria asignada. Se usan buffers LM244 de tres estados, propiedad indispensable para ser conectados directamente al bus de datos del microcontrolador. Una vez habilitado el LM244 permite el paso del dato al bus, el cual será leído por el microcontrolador. Cuando termina el pulso de habilitación, la salida del buffer pasa a un estado de alta impedancia (Z), lo cual permite tener 1 o 0 en el bus de datos sin presencia de conflictos por nivel.

Las fuentes de las señales digitales serán sensores de movimiento, sensores de luz, interruptores, relés, etc.

2.2.2.1 Ingreso activo

Una señal digital de entrada se considera activa cuando la energía es tomada desde una fuente externa la cual será de un valor máximo de 6.5 V DC. Las entradas normales serán de 0 o 5 VDC, por ejemplo la señal que entregaría un circuito lógico.

2.2.2.2 Ingreso pasivo.

Para casos en los que la fuente discreta no tiene energía, como por ejemplo un interruptor magnético conectado en una puerta, la alimentación será tomada desde el mismo módulo, uniendo VCC a la entrada (IN0 hasta IN7) correspondiente, para de esta forma detectar su estado. Los datos que salen desde IN0 hasta IN7 se alimentan a las entradas del buffer (74LS244) para de allí alimentarlos al bus de datos. La Figura 2.8 muestra este modo de operación.




Figura 2.8 Entrada digital

2.2.3 SALIDA DIGITAL

Por otro lado, se tienen 32 salidas digitales que pasan a través del latch 74LS373 de tres estados que se conectan directamente al bus de datos (por el conector JP3). El criterio de habilitación es idéntico al del ingreso digital, los datos serán tomados del bus de datos en el instante que se habilite el 74LS373, permaneciendo latchados en la salida (Figura 2.9).




Figura 2.9 Salida digital

2.2.4 INGRESO ANALOGICO

Se consideran 8 entradas de sensores analógicos a monitorear. La señal, cuya variación será normalizada de 0 – 10 V, es convertida a un dato digital de 8 bits, mediante un convertor analógico a digital. El convertor que se seleccionó es el ADC0809 de National Semiconductors (Figura 2.10), por su facilidad de convertir hasta 8 entradas analógicas distintas, que son direccionadas mediante un decodificador de 3X8 incorporado en el convertor.

Es importante determinar el tiempo que se demora la conversión, para una vez finalizada ésta, permitir el paso del dato al bus de datos y mandar una nueva conversión.

El ciclo que implica una conversión completa, desde la recepción del dato analógico hasta el paso del dato digital al bus, se considera desde el pulso de Start of conversion y el Output enable.

Con el Start of conversion se permite que el convertor tome el dato analógico de la entrada indicada por el decodificador de 3X8 e inicie inmediatamente la conversión, demorándose como media 100us. Cuando el dato ha sido 100% digitalizado, el pin de interrupción número 7 cambia su estado a 0 lógico, originándose un pulso en Output enable para que la salida del convertor pase de su estado de alta impedancia (Z) al del número de 8 bits correspondiente y sea inmediatamente leído por el microcontrolador.




Figura 2.10 Conversión A/D

Para tener estos dos pulsos importantes en la conversión de datos se utiliza el siguiente arreglo de la Figura 2.11, se anota que RD y WR nunca están los dos en 0 al mismo tiempo.




Figura 2.11 Habilitación del conversor A/D

La Tabla 2.3 muestra la lógica de habilitación tanto del SC (Start of conversion.) y OE (Output enable.)

WR	RD	Y10	NOR(SC)	NOR(OE)
0	1	0	1	0
0	1	1	0	0
1	1	0	0	0
1	1	1	0	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	0	0

Tabla 2.3 Lógica de habilitación de conversión A/D

Se realiza una escritura en la localidad asignada obteniéndose el pulso WR (write), el cual con la señal de habilitación Y10 se ingresa en una compuerta NOR obteniéndose la señal que se conectará en Start of conversion. Al finalizar la conversión se activa el pin de *Output Enable* pasando el dato convertido al bus de datos.

2.2.5 SALIDA ANALÓGICA [4]

Se buscó un conversor D/A que ofreciera ocho salidas analógicas pero no existe dicho elemento, hasta la fecha de presentación de este trabajo, por ello se hizo un arreglo entre un conversor D/A DAC0830 de una salida y un multiplexor analógico de 8 salidas 74HC4051(Figura 2.12).

El conversor DAC0830 de tres estados toma el dato de 8 bits desde el bus de datos mediante el pin ILE (Interruption Latch Enable) el cual es la negada del pulso de escritura WR1. WR1 es generado mediante un arreglo que está en la tarjeta maestra, de compuertas OR entre el WR (write) del microcontrolador y el Y11 tal como se muestra en la Figura 2.13, iniciando la conversión del dato (100ns típico). Parte importante de este arreglo de conversión es la presencia del

operacional LM358, realimentación que se hace con este es para evitar oscilaciones resonantes a la salida analógica.




Figura 2.12 Conversión D/A

El conversor sale de su estado de alta impedancia solamente cuando se activa ILE (Interruption Latch Enable), tiempo durante el cual entra el dato al dispositivo.

Para lograr ocho salidas analógicas se utiliza el multiplexor analógico 74HC4051. se empieza poniendo sus salidas en un estado de inhibidas (1 lógico), durante este tiempo se coloca y lacha la dirección que entrará al decodificador 3X8 que tiene el multiplexor. Se recomienda la espera de 4 a 6 ciclos de máquina para permitir la estabilización del dato convertido y luego se coloca el inhibidor en un estado 0 lógico, permitiendo que el valor analógico pase a su salida correspondiente del multiplexor. Para una nueva conversión, se vuelve a inhibir el multiplexor analógico y se repite el ciclo para una nueva dirección.




Figura 2.13 Inicio de conversión D/A

La Tabla 2.4 muestra la lógica de habilitación del conversor D/A.

Y11	WR	OR
0	0	0
0	1	1
1	0	1
1	1	1

Tabla 2.4 Lógica de habilitación del conversor D/A.

Es importante en este punto, para entender la conversión D/A mucho más, mostrar las ondas de control de esta sección (Figura 2.14)




Figura 2.16 Conexiones RTC

Para efectuar lecturas y escrituras de valores se tiene que congelar la cadena de cuenta externa, para de esta manera no corromper los datos. Una vez efectuada la operación se descongela la cadena externa, misma que se actualiza con el valor que haya tenido la cadena interna que nunca se paro, en caso de haber realizado una lectura, o inicia su cuenta de tiempo, en caso de haber tenido una escritura.

Este elemento permite registrar:

- Décimas de segundo 0-99
- Segundos 0-59
- Minutos 0-59
- Horas (modos de 24 o 12 horas)
- Día de la semana 1-7
- Día del mes 0-31
- Meses 0-12
- Años 0-99

Los valores son mostrados y cargados en BCD para todos los registros.

2.2.7 COMUNICACION ENTRE EL SISTEMA Y LA PC

Se utiliza la comunicación serial RS232 y el elemento que acoplará los niveles de transmisión del microcontrolador al de la computadora personal será un MAX233 (Figura 2.17) cuyo funcionamiento es idéntico al chip MAX232, pero con la ventaja de no necesitar capacitores externos.




Figura 2.16 Conexiones RTC

Para efectuar lecturas y escrituras de valores se tiene que congelar la cadena de cuenta externa, para de esta manera no corromper los datos. Una vez efectuada la operación se descongela la cadena externa, misma que se actualiza con el valor que haya tenido la cadena interna que nunca se paro, en caso de haber realizado una lectura, o inicia su cuenta de tiempo, en caso de haber tenido una escritura.

Este elemento permite registrar:

- Décimas de segundo 0-99
- Segundos 0-59
- Minutos 0-59
- Horas (modos de 24 o 12 horas)
- Día de la semana 1-7
- Día del mes 0-31
- Meses 0-12
- Años 0-99

Los valores son mostrados y cargados en BCD para todos los registros.

2.3 DESARROLLO DEL PROGRAMA DE CONTROL.

Se refiere al programa que rige todas las funciones que realizará el microcontrolador, para cumplir con las funciones de automatizar el ambiente físico de acuerdo a los modos de control que se indicaron al inicio del presente capítulo.

Mediante este programa en su opción de funcionamiento continuo hará:

- Registrar en RAM la hora de actividad detectada en los ingresos respectivos
- Aplica un lazo de histéresis para on/off en la entrada de comparación analógica
- Revisión continua de la hora para determinar horarios de detección o no-detección
- Adquisición de lecturas en los periféricos de entrada
- Asignación de valores en los periféricos de salida

Este programa atendiendo a comandos emitidos, vía RS232 dados por la HMI, puede:

- Transmitir el estado de todos los ingresos
- Transmitir el estado de todas las salidas
- Configurar modo manual o automático en los bancos
- Descargar datos de actividad almacenados en RAM
- Configurar valores analógicos de comparación
- Configurar valores analógicos de salidas 5-8
- Leer y/o configurar el reloj interno del sistema (RTC)
- Configurar horarios de detección o no-detección para las entradas correspondientes.

El diagrama de flujo del programa que logra ejecutar las acciones mostradas se explica a continuación.

En resumen, el programa empieza por tomar los valores que entregan los sensores, luego **reconoce** el modo de control en que opera cada banco digital, comprueba horario de detección o no-detección para las entradas correspondientes del banco 1. En modo automático ingresará el BYTE leído a las entradas del sistema, mientras que en modo manual ingresará el BYTE transmitido serialmente, para proceder a **desglosar** (separar un byte en bits), y analizar BIT por BIT. En caso de ser 1 se salta a la etapa de **reconstrucción** (integrar bits en un byte) del BYTE de salida poniendo 1 en el BIT correspondiente, realizando el **registro de tiempo** y **almacenamiento** de la actividad en RAM externa. En caso de ser 0 no se registra la primera vez, al menos que le siga a un 1, en cuyo caso obedecerá a una acción de apagado registrándola de esta manera.

En los bancos 2 y 3 no hay registro, solo **reconocimiento** y **reconstrucción** del BYTE de salida.

En el banco 4, para los BITS 4, 5, 6 y 7 no se tiene acciones de reconstrucción, para estos se carga el valor analógico configurado a la salida analógica correspondiente. El registro de tiempo en el banco 4 es idéntico al que se hace en el banco 1.

Para los ingresos analógicos 5, 6, 7 y 8 se tiene una histéresis con centro en el valor configurado, en base al cual se prende o no la salida digital correspondiente, además de registrar el tiempo en cada cambio de estado.

A continuación se muestra el diagrama de flujo del programa de control.




Figura 2.17 Diagrama de flujo del programa de control




Figura 2.17 Diagrama de flujo del programa de control (continuación)




Figura 2.17 Diagrama de flujo del programa de control (continuación)




Figura 2.17 Diagrama de flujo del programa de control (continuación)

SUB RUTINA DE REGISTRO DE TIEMPO ACTUAL




Figura 2.18 Diagrama de flujo de la subrutina de Registro de Tiempo

SUB RUTINA REGISTRO EN RAM EXTERNA




Figura 2.19 Diagrama de flujo de la subrutina de registro en RAM externa

INTERRUPCION SERIAL




Figura 2.20 Diagrama de flujo de la interrupción serial




Figura 2.20 Diagrama de flujo de la interrupción serial (continuación)




Figura 2.20 Diagrama de flujo de la interrupción serial. (continuación)

Después de revisar con que criterios ha sido diseñado el hardware y la explicación del programa de control existente en el microcontrolador, se continua a explicar sobre el desarrollo de la interfaz hombre – máquina la cual será la encargada de mostrar al usuario de una forma amigable todas las opciones que el sistema dispone.

CAPITULO III

CAPITULO 3

DESARROLLO DE LA INTERFAZ CON EL USUARIO

3.1 INTRODUCCION

En todo proceso de automatización debe existir un medio que facilite al usuario visualizar, supervisar y controlar el proceso; este medio se conoce como la Interfaz Hombre Máquina (HMI). La HMI usa diferentes dispositivos para permitirle cumplir con este objetivo, entre ellos la más popular hoy en día es la computadora personal, la misma que permite utilizar distintos lenguajes de programación o plataformas especializadas para desarrollar este tipo de interfaces. La elección de uno de los diferentes lenguajes de programación ó de un paquete de desarrollo, dependerá del tipo de aplicación, los objetivos que se buscan cumplir y los costos.

En el presente proyecto se definió como objetivo implementar una interfaz que básicamente le permita a un usuario a:

- Controlar, supervisar y visualizar las entradas y las salidas del sistema de automatización.
- Crear una base de datos y su posterior utilización para almacenar información proveniente del sistema de automatización.
- Configurar el sistema de automatización.
- Tener una idea global del ambiente controlado (Laboratorio de instrumentación)

Por las funciones que debe cumplir la misma se llegó a concluir que la mejor alternativa para el desarrollo de la interfaz es el lenguaje de programación Microsoft Visual BASIC 6.0, que es un software para desarrollo de 32 bits bajo el sistema operativo Windows cuyas características y ventajas más relevantes se describen a continuación [6]:

- Visual BASIC ofrece una manera rápida y sencilla de crear interfaces gráficas en el ambiente de Microsoft Windows.
- Visual BASIC fácilmente accesa a bases de datos, y es muy amigable para crear aplicaciones cliente/servidor escalables para los formatos de bases de datos más conocidas, como Microsoft Access, Microsoft SQL Server y otras bases de datos de ámbito empresarial.
- La aplicación terminada es un archivo .exe que utiliza una máquina virtual de Visual BASIC que se puede distribuir con toda libertad.
- Sus capacidades de Internet facilitan el acceso a documentos y aplicaciones a través de Internet o Intranet desde su propia plataforma, o desde aplicaciones de servidor para Internet.
- Las tecnologías ActiveX™ le permiten usar la funcionalidad proporcionada por otras aplicaciones, como el procesador de textos Microsoft Word, la hoja de cálculo Microsoft Excel y otras aplicaciones de Windows. Puede incluso automatizar las aplicaciones y los objetos creados con la Edición Profesional o la Edición Empresarial de Visual Basic.

Una de las características que se consideró primordial para la elección del lenguaje Visual BASIC, además de las que ya se enunció, es la facilidad de comunicación entre la computadora personal y el sistema de automatización. Debido a que Visual BASIC maneja un criterio de arquitectura abierta, se han generado cantidad de algoritmos, en la forma de subrutinas, procedimientos o bibliotecas, que le permitan al Visual BASIC comunicarse con, por ejemplo, el microcontrolador AT89C51, el núcleo de control del sistema de automatización aquí propuesto.

Para el caso presente, la comunicación se establecerá mediante la interfaz RS-232.

3.2 DESARROLLO DE LA HMI

Una HMI es creada con el objetivo de facilitar el control administrador de un sistema, proveyendo a los usuarios información respecto al estado y/o actividad del mismo. La HMI debe ser "amigable" y al utilizar una computadora personal no solo que se cumple con este requisito sino que es posible ampliar sus capacidades como por ejemplo para que maneje históricos desde una base de datos.

Como consta en el Capítulo 1, en general se tiene tres diferentes tipos de usuarios en un edificio: el administrador, el operador y el beneficiario del sistema; todos ellos con necesidades distintas de la información del estado de los dispositivos.

Después de un análisis de los objetivos del proyecto, se determinó que la Interfaz Hombre Máquina, debía tener dos modos de operación que son como Operador y Administrador. En el modo de Operador solo es posible leer información; en el modo de Administrador, además de leer la información, es posible ingresar cierta información en el sistema.

Para el administrador se tendrá, además de los valores de las entradas y salidas analógicas, el horario en el que actuarán las salidas digitales. Obviamente, se podrá modificar los parámetros de configuración del sistema. La información que estará a disposición de los ocupantes del edificio, les indicará sobre el estado de los interruptores colocados en puertas y ventanas y el valor de variables tales como presión, temperatura, humedad.

3.2.1 SOFTWARE DE APOYO

Visual BASIC al funcionar bajo el sistema operativo Windows incluye tres conceptos clave: ventanas, eventos y mensajes.

Una ventana es simplemente una región rectangular con sus propios límites, como lo son botones de comando, íconos, cuadros de texto, botones de opción y barras de menús.

El sistema controla continuamente cada una de estas ventanas para ver si existen signos de actividad o eventos. Los eventos pueden producirse mediante acciones del usuario, como hacer clic con el *mouse* (ratón) o presionar una tecla, mediante programación o incluso como resultado de acciones de otras ventanas.

Cada vez que se produce un evento se envía un mensaje al sistema operativo. El sistema procesa el mensaje y lo transmite a las demás ventanas. Entonces, cada ventana puede realizar la acción apropiada, basándose en sus propias instrucciones para tratar ese mensaje en particular.

3.2.2 COMUNICACION ENTRE LA COMPUTADORA PERSONAL Y EL SISTEMA DE AUTOMATIZACION

El presente proyecto utilizará la interfaz de comunicación RS-232, Visual BASIC ofrece el control MsComm que proporciona comunicaciones, para transmitir y recibir datos a través de un puerto serial.

Este control permite configurar el número de puerto de comunicaciones, velocidad en baudios, paridad, bits de datos, bits de parada, abrir y cerrar un puerto, devolver y quitar caracteres del búfer de recepción y además escribir una cadena de caracteres en el búfer de transmisión.

Se tendrá como parámetros de comunicación para el presente proyecto:

- Puerto de comunicación uno (com1)
- Nueve mil seiscientos baudios, no paridad, 8 bits de datos y un bit de parada (9600,n,8,1).

3.2.3 PANTALLAS DE LA HMI

De acuerdo al diagrama de flujo que se presentó en el Capítulo 2, el programa de control en el microcontrolador, tiene una subrutina que responde a la interrupción serial; y según los valores de una variable (variable de control) transmite o recibe datos para cumplir con las funciones de la HMI; lo que determinó que la HMI tendrá varias pantallas.

A continuación se da una descripción de como funcionan y lucen cada una de estas pantallas.

3.2.3.1 Modos de Operación

Esta pantalla determina el modo de operación de la HMI a través de botones, los mismos que permiten ingresar a las opciones de Administrador u Operador, como se indica en la Figura 3.1.




Figura 3.1 Modos de Operación

Los botones de comando (Operador-Administrador-Salir) responden al evento clic del botón izquierdo del mouse (ratón) o a eventos del teclado, los mismos que podrán ser: la combinación de las tecla ALT+(Letra subrayada) ó desplazarse por cada uno con la tecla TAB y luego presionar ENTER. Cualquiera de las formas que se escoja para producir un evento en este control obedece al diagrama de flujo que se indica en la Figura 3.2.




Figura 3.2 Diagrama de flujo del Modo de Operación

En la Figura 3.2 se puede observar que de acuerdo a la elección que se escoja, se deberá mostrar la pantalla en modo de Operador, Administrador o Salir.

3.2.3.2 Modo de Administrador

Esta pantalla se despliega si se escoge como opción el botón correspondiente a este modo; la misma tiene botones de comando que brindan ciertas funciones, como se puede observar en la Figura 3.3.




Figura 3.3. Modo de Administrador

En la misma figura se puede ver que todas estas funciones se encuentran deshabilitadas (excepto Regresar y Salir) hasta el momento que el Administrador ingrese su clave, después de lo cual todas las funciones que se listan quedan habilitadas:

- | | | |
|---------------|------------------|---|
| a) Entradas | d) Base de datos | g) Regresar (<i>habilitado antes de ingresar clave</i>) |
| b) Salidas | e) Registrar | h) Operador |
| c) Configurar | f) Reloj | i) Salir (<i>habilitado antes de ingresar clave</i>) |

El diagrama de flujo de la figura 3.4 determina el funcionamiento de esta pantalla.




Figura 3.4 Funcionamiento del Modo de Administrador

a) **Entradas:** Este formulario o pantalla gráfica permite visualizar el estado de los dispositivos de entrada del sistema de automatización, mediante el uso de ventanas de texto que muestran las 32 entradas digitales y 8 entradas analógicas, con mensajes de "On" u "Off" y valores de 0 a 100% respectivamente. El estado de las entradas que se mostrarán en la pantalla gráfica de la Figura 3.5; debe ser barrido periódicamente (aproximadamente 6 segundos); esto debido a que así se asegura que el sistema pueda cumplir con las demás funciones a él encomendadas y también a que las variables no necesitan ser monitoreadas con una frecuencia mayor.

ENTRADAS ANALÓGICAS Y DIGITALES

Banco1	Banco2	Banco3	Banco4	Datos Analógicos
Entrada 1 <input type="text"/>	Entrada 1 <input type="text"/>	Entrada 1 <input type="text"/>	Entrada 1 <input type="text"/>	Entrada 1 <input type="text"/>
Entrada 2 <input type="text"/>	Entrada 2 <input type="text"/>	Entrada 2 <input type="text"/>	Entrada 2 <input type="text"/>	Entrada 2 <input type="text"/>
Entrada 3 <input type="text"/>	Entrada 3 <input type="text"/>	Entrada 3 <input type="text"/>	Entrada 3 <input type="text"/>	Entrada 3 <input type="text"/>
Entrada 4 <input type="text"/>	Entrada 4 <input type="text"/>	Entrada 4 <input type="text"/>	Entrada 4 <input type="text"/>	Entrada 4 <input type="text"/>
Entrada 5 <input type="text"/>	Entrada 5 <input type="text"/>	Entrada 5 <input type="text"/>	Entrada 5 <input type="text"/>	Entrada 5 <input type="text"/>
Entrada 6 <input type="text"/>	Entrada 6 <input type="text"/>	Entrada 6 <input type="text"/>	Entrada 6 <input type="text"/>	Entrada 6 <input type="text"/>
Entrada 7 <input type="text"/>	Entrada 7 <input type="text"/>	Entrada 7 <input type="text"/>	Entrada 7 <input type="text"/>	Entrada 7 <input type="text"/>
Entrada 8 <input type="text"/>	Entrada 8 <input type="text"/>	Entrada 8 <input type="text"/>	Entrada 8 <input type="text"/>	Entrada 8 <input type="text"/>

ESPERANDO RESPUESTA DEL MÓDULO
Regresar

Figura 3.5 Entradas del sistema.

Los mensajes que muestran el estado de la comunicación entre la computadora y el sistema son "Esperando respuesta del módulo", que indica que se está estableciendo la comunicación, luego del cual "Módulo respondiendo" muestra una respuesta positiva del sistema. Pero existe la posibilidad de que no haya comunicación, después de lo cual se espera 30 segundos y se muestra un botón "Leer" y un mensaje "Presione leer por favor" en la pantalla (Figura 3.6). Con esta opción el administrador puede intentar establecer la comunicación cuantas veces sea necesario mientras revisa el sistema de automatización por errores.




Figura 3.6 Estado de la comunicación.

Pudiéndose retornar a la pantalla principal del modo de administrador pulsando el botón "Regresar" o cualquier acción que desencadene un evento en los botones de comando.

Internamente esta pantalla obedece al diagrama de flujo de la Figura 3.7




Figura 3.7 Diagrama de flujo de transmisión y recepción de datos




Figura 3.7 Diagrama de flujo de transmisión y recepción de datos (continuación)




Figura 3.8 Diagrama de flujo del botón "Regresar"

Debido a que Visual BASIC maneja una programación en base a eventos, no es necesario que se cumpla toda una secuencia de código para poder realizar otra tarea; razón por la cual al presionar el botón "Regresar" se muestra la pantalla

anterior (Modo de Administrador); su diagrama de flujo se muestra en la Figura 3.8

b) **Salidas:** La pantalla gráfica de la Figura 3.9, permite visualizar el estado de las salidas. Esta pantalla tiene las mismas características, requerimientos y funciones que se tiene para la visualización de las entradas. Además internamente obedece a los diagramas de flujo de las Figuras 3.7 y 3.8




Figura 3.9 Salidas del Sistema

Cabe recalcar que tanto las entradas y salidas analógicas tienen un rango entre 0 y 100 %, que equivale a una variación de 0 a 10 VDC en los dispositivos de salida y entrada del sistema de automatización; mientras que las entradas y salidas digitales tienen valores On- Off (5 ó 0 VDC respectivamente); es decir, prendido o apagado.

Tanto la pantalla para visualizar entradas y la pantalla que muestra las salidas contienen información que no puede ser modificada, debido a que esta información es solo de lectura.

c) **Configurar:** Esta es una de las pantallas de la interfaz en la que se puede ingresar información para configurar el funcionamiento del sistema de automatización. Si no se ingresan valores, el sistema trabaja con valores predefinidos en el programa en assembler cargado en el microcontrolador. Como se indicó en el funcionamiento del hardware del sistema, se tiene dos modos de trabajo: *automático* y *manual*. El primero permite que el sistema trabaje con la información que recibe en las entradas, y de acuerdo a ciertas condiciones tome decisiones en las salidas; es decir, la manera normal de funcionamiento. En el segundo modo de trabajo, el manual, el administrador podrá chequear el funcionamiento de las salidas digitales, debido a que puede encender o apagar las mismas a su criterio. Además, podrá ingresar los valores en base a los cuales se compararán las entradas analógicas, valores de las salidas análogas y el horario de funcionamiento de las salidas digitales.

Para el desarrollo de esta pantalla se trabaja con el procedimiento propuesto en la Figura 3.10




Figura 3.10 Procedimiento de la pantalla Configurar




Figura 3.10 Procedimiento de la pantalla Configurar (continuación)

De acuerdo al diagrama de flujo de la Figura 3.10 la pantalla de presentación debe lucir de la siguiente manera (Figura 3.11).

CONFIGURACION DE VALORES

CONFIGURACION DE VALORES

Modo de Trabajo

Banco1
 Manual
 Automático

Banco2
 Manual
 Automático

Banco3
 Manual
 Automático

Banco4
 Manual
 Automático

Banco1

Salida 1
 Salida 2
 Salida 3
 Salida 4
 Salida 5
 Salida 6
 Salida 7
 Salida 8

Banco2

Salida 1
 Salida 2
 Salida 3
 Salida 4
 Salida 5
 Salida 6
 Salida 7
 Salida 8

Banco3

Salida 1
 Salida 2
 Salida 3
 Salida 4
 Salida 5
 Salida 6
 Salida 7
 Salida 8

Banco4

Salida 1
 Salida 2
 Salida 3
 Salida 4
 Analog E
 Analog F
 Analog G
 Analog H

Valor analógico de las salidas

Salida 1: 0

Salida 2: 0

Salida 3: 0

Salida 4: 0

Valores de comparación

Salida 5: 0

Salida 6: 0

Salida 7: 0

Salida 8: 0

Hora del RTC:

Horas: 14 Minutos: 35

Horario principal de funcionamiento de las salidas digitales

	Horas	Minutos
Hora de apagado	8	0
Hora de encendido	20	0

Horario secundario de funcionamiento de las salidas digitales

	Horas	Minutos
Hora de encendido	12	30
Hora de apagado	13	40

Figura 3.11 Pantalla de la función Configurar

Debido a que la pantalla mostrada en la Figura 3.11 permitirá que el Administrador, ingrese valores al sistema, a continuación se detalla el funcionamiento de cada una de las partes constitutivas de la misma; este funcionamiento también se encuentra descrito en el Capítulo 2 del presente trabajo.

- **Modo de Trabajo:** Esta parte de la pantalla, permitirá al administrador escoger entre el modo automático y manual, por medio de un clic sobre la elección de su preferencia; el modo automático y debido a que éste será el modo normal de funcionamiento es la opción que se encontrará por defecto; en cambio, al escoger el modo manual, se desplegará ventanas de opciones agrupadas en grupos de ocho, que representarán las entradas de

los denominados bancos digitales, en los cuales el administrador podrá chequear su funcionamiento al hacer un clic (Visto) sobre la ventana de texto correspondiente.

- Valor analógico de las salidas: Existen cuatro salidas analógicas, que al recibir un cambio de estado en su respectiva entrada digital, tendrán un voltaje de 0 a 10 VDC, de acuerdo al valor en porcentaje de la barra de desplazamiento; es decir, si en la barra de desplazamiento se tiene 50 (cincuenta por ciento), en la salida respectiva se tendrá un voltaje de 5 VDC.
- Valor analógico de comparación: Estas barras de desplazamiento determinarán a que voltaje de las entradas analógicas se producirá un cambio de estado en las salidas digitales correspondientes. De igual forma, estos valores se expresan en porcentaje.
- Horario de funcionamiento de las salidas: El sistema de automatización tiene salidas digitales que funcionarán o responderán a ciertos eventos en sus entradas de acuerdo a un cierto horario; horario que puede ser modificado por el administrador a conveniencia. Esta parte de la interfaz gráfica podría producir ciertas confusiones al administrador en el momento de configurar sus rangos de trabajo, por lo que por medio de la ayuda que brinda Visual BASIC (en la aplicación terminada) y con la siguiente explicación se trata de orientar en la utilización del mismo.

El horario de funcionamiento principal determina el mayor rango de funcionamiento; es decir, el valor que se coloque en la hora de apagado determina que las salidas ya no respondan a eventos que se producen en sus entradas hasta llegar al valor configurado en la parte de hora de encendido. En cambio el horario de funcionamiento secundario debe ser un intervalo menor dentro del horario de funcionamiento principal, el mismo que tiene un funcionamiento similar.

Debido a que el sistema posee su propio RTC, la hora del sistema también se muestra en esta pantalla de la HMI.

Una vez que el administrador haya terminado de configurar estos valores, serán transmitidos al sistema de automatización al producir un evento sobre el botón de comando "Configurar".

Para retornar a la pantalla inicial (Modo de Administrador), se procede de la misma manera que las pantallas anteriores.

d) Base de datos: Es necesario tener una base de datos en el PC, para poder guardar la información que se carga desde la memoria externa del sistema y que se la podrá utilizar a manera de histórico. En la Figura 3.11 se muestra cómo luce la pantalla que tiene como objetivo crear una base de datos en Microsoft Access, ubicada en el directorio en el que se instalará esta HMI.




Figura 3.11 Pantalla "Crear base de datos"

La creación de una base de datos, a diferencia de los demás elementos de esta interfaz que son creados por objetos (ventanas, botones, cajas de texto), se lo hizo por código; la misma que tiene como principales características su ubicación, nombre de la misma, tabla y campos definidos los cuales serán: directorio donde se encuentra instalado la aplicación, Registro (.mdb) , Módulo1 y número de entrada, nombre del dispositivo físico conectado a la entrada, estado, fecha y hora de funcionamiento respectivamente.

A continuación se muestra el procedimiento (diagrama de flujo) que se sigue para crear esta base de datos (Figura 3.12)




Figura 3.12 Creación de la base de datos




Figura 3.12 Creación de la base de datos (continuación)

En la Figura 3.12 se puede observar que la base de datos se creará una sola vez; siendo necesario crearla cuando se utiliza por primera vez la aplicación en una computadora personal.

e) **Registrar:** Con esta pantalla es posible descargar los datos almacenados desde la memoria externa al computador. Esta es una acción que es ejecutada por el administrador cada vez que presiona "Registrar ahora". Esta función no es automática ni periódica para dar prioridad a la adquisición y distribución de datos, con esto se asegurará que no se pierdan los mismos.

La Figura 3.13 muestra esta pantalla al termino de su desarrollo.

REGISTRO DE DATOS

Información:

REGISTRAR AHORA , permite descargar los datos de la memoria externa hacia la base de datos ; estos datos son registro de fecha , hora , número de entrada y estado de la entrada.

Figura 3.13 Registro en la base de datos

El diagrama de flujo de la Figura 3.14, indica el funcionamiento interno al que obedece esta pantalla gráfica.




Figura 3.14 Diagrama de flujo de la acción de Registrar




Figura 3.14 Diagrama de flujo de la acción de Registrar (continuación)

Al igual que en las pantallas gráficas anteriores, se mostrarán mensajes que en el ejemplo, indican el estado de los datos en la memoria externa (Figura 3.15).




Figura 3.15 Estado de la transmisión de datos a la base de datos.

La base de datos creada en la pantalla "Crear base de datos" tiene información del número de entrada, estado(On-Off), nombre del dispositivo físico conectado a la entrada (puerta, ventana), año, fecha y hora de funcionamiento (Figura 3.16). El administrador puede usar esta base de datos para realizar un análisis del funcionamiento del sistema de automatización o para obtener históricos.

Banco	Estado	Dispositivo	Año	Mes	Fecha	Día	Horas	Minuto

Microsoft Access - (Modulo1 : Tabla)

Archivo Edición Ver Insertar Formato Registros Herramientas Ventana

Registro: 1 de 1

Vista Hoja de datos

Figura 3.16 Base de datos.

La base de datos de la Figura 3.16 no se abrirá desde la aplicación para que el administrador la pueda ver; por lo que es necesario crear un acceso directo desde el escritorio del sistema operativo Microsoft Windows. Esto se hizo para proveer cierta seguridad a la información contenida en la base.

f) **Reloj:** El sistema de control cuenta con un reloj interno (RTC). El administrador podrá leer los valores de horas, minutos ó escribir información para configurar el reloj desde el computador personal. El reloj se usa para marcar el tiempo en el que ocurre un evento.

Se debe indicar que la hora del reloj interno del sistema, es indiferente a la hora del computador personal; debido a que el sistema de automatización puede trabajar sólo, sin la necesidad de estar conectado a una computadora personal.

La Figura 3.17 muestra como se presentan los datos en la pantalla.

The screenshot shows a window titled "RELOJ" with a standard Windows title bar. The main content area is titled "RELOJ INTERNO DEL MODULO". On the left side, there is a small icon of an alarm clock. The central part of the window contains a form with four input fields labeled "Dia", "Fecha", "Mes", and "Año". Below these fields is a text box containing the instruction: "Ingrese los valores a seleccionar en el reloj interno y luego presione ACEPTAR". At the bottom of the window, there are four buttons: "Seleccionar", "Leer Hora", "Regresar", and "Aceptar".

Figura 3.17 Pantalla del Reloj Interno

El funcionamiento de la pantalla se muestra en la Figura 3.18.




Figura 3.18 Diagrama de flujo de la pantalla Reloj

El diagrama de flujo de la Figura 3.18, muestra como se realiza la configuración y lectura de datos hacia y desde el RTC, respectivamente; esta pantalla también configura o lee los datos únicamente cuando el administrador ejecute alguna acción sobre los botones de comando; es decir no se hace en forma periódica ni automática.

La sintaxis para configurar los valores del RTC, serán:

- Año: Vendrá representado por un número de cuatro dígitos (2002).
- Mes: Se escribirá un mes de Enero a Diciembre (Julio – julio).
- Día: Se escribirá el día de la semana (Lunes-lunes)
- Fecha: correspondiente a un día del mes (1-31)
- Horas-Minutos y segundos: Se deberá ingresar en un formato de 0 a 24 horas.

Como en todas las pantallas, una acción sobre “Regresar” permite visualizar la pantalla de Modo de Administrador.

Las opciones como son “Regresar” y “Operador” de la pantalla “Modo de Administrador”, permiten mostrar la pantalla inicial (Modos de Operación), como se observa en la Figura 3.19.




Figura 3.19 Funcionamiento de “Regresar” y “Operador”

El botón "Operador" presente en las pantallas "Modo de Operación" y "Modo de Administrador", funciona de acuerdo al diagrama de flujo de la Figura 3.19.

3.2.3.3 Modo de Operador

El Operador solamente puede leer la información suministrada por el sistema de automatización, por lo cual estas pantallas tienen un diseño más gráfico que el del modo de Administrador. Estas pantallas permiten al operador visualizar el estado de las entradas, salidas y tiempo del reloj del sistema; obedeciendo a los procedimientos de la Figura 3.20.




Figura 3.20 Funcionamiento del modo de Operador




Figura 3.20 Funcionamiento del modo de Operador (continuación)

Como se puede observar en la Figura 3.19, la comunicación para recepción de datos (entradas, salidas y RTC) se realiza de forma cíclica

La Figura 3.21 muestra la pantalla del Modo de Operador; en la misma se definen tres áreas:

- La barra de menú
- Planos
- Valores de funcionamiento del sistema




Figura 3.21 Modo de Operador

El Operador dispone de las funciones de registrar y actualizar los datos al desplegar el submenú de la barra de menú, así como también de las funciones regresar y salir que permiten regresar a la pantalla de Modos de Operación o terminar con el uso de la aplicación, respectivamente. La utilización de la barra de menú reemplaza a los botones de comando que se usan en el Modo de Administrador; sin embargo, estos responden a los mismos procedimientos para los botones de comando indicados en el literal 3.2.3.2 del Capítulo presente.

El menú Vistas, permite mostrar en la pantalla las diferentes plantas del ambiente controlado (Figura 3.22).




Figura 3.22 Planta Alta del edificio.

En los planos del edificio, el usuario puede observar la ubicación, estado y nombre de los diferentes dispositivos conectados al sistema de automatización, a través de ventanas de texto que se harán visibles cuando exista un cambio de estado en los interruptores (entradas digitales) y en los sensores (entradas analógicas); así como también del funcionamiento de los actuadores.

En la parte inferior derecha, el operador tendrá mensajes ó datos que le permiten conocer la hora del sistema y el estado de los datos transmitidos desde la memoria del sistema de automatización a la base de datos.

Cabe recalcar que el administrador puede ingresar al modo de operador en cualquier instante; no así el operador cuyas opciones son restringidas para su ingreso a modo de administrador.

La utilización de Visual BASIC para el desarrollo de la HMI, genera un archivo.hex que se llama MOINED (Módulo de Inteligencia en Edificios), el mismo que permite tener acceso a la HMI para su utilización.

Una vez desarrollados el hardware y software del sistema de automatización, solamente resta por observar los resultados del funcionamiento del mismo, para el cumplimiento de los objetivos propuestos por el presente trabajo; los resultados se presentan en el Capítulo 4.

CAPITULO IV

CAPITULO 4

PRUEBAS Y RESULTADOS

En este capítulo se describen las pruebas que se diseñaron y efectuaron para determinar si el presente proyecto cumple con los objetivos planteados.

4.1 PRUEBAS EXPERIMENTALES

4.1.1 COMPROBACION DEL FUNCIONAMIENTO DE LAS TARJETAS Y DISPOSITIVOS ELECTRONICOS

El funcionamiento adecuado del sistema depende de cada una de sus partes constitutivas, siendo necesario realizar algunas pruebas que permitan verificar el correcto desempeño de cada una de ellas.

4.1.1.1 Tarjeta principal

Debido a que en la tarjeta principal se encuentra el microcontrolador, toda la lógica de habilitación, la memoria externa, reloj en tiempo real e interfaz de comunicación serial se comprobó su funcionamiento por separado.

Mediante un programa se verificó que las señales de habilitación dadas por la lógica de habilitación correspondiente a las tarjetas externas sean las adecuadas.

Para la memoria externa se utilizó un programa que tomó un dato de una de las entradas del **ingreso digital**, se lo almacena en la RAM externa, espera un pequeño tiempo de aproximadamente 2 segundos y finalmente el dato almacenado se lo muestra en las **salidas digitales**.

De igual forma, para el reloj en tiempo real (RTC) se utilizó un programa que **muestra** en las **salidas digitales** los valores de año, horas, minutos y segundos

de los registros internos del dispositivo. Los resultados de la prueba que se hizo a diferentes días y horas fueron correctos.

Como consta en el Capítulo 2 del presente trabajo, como interfaz de comunicación entre la computadora personal y el microcontrolador se usó el dispositivo MAX233; su funcionamiento se comprobó con la utilización de **Visual Basic**, enviando un **byte** al microcontrolador, el cual recibió el dato; este dato se escribió en un banco de **salida digital**, luego se tomó un byte desde las **entradas digitales** y se lo **transmitió** al PC con distintas velocidades, donde fue visualizado y verificado, resultando que la velocidad más estable es 9600 baudios.

4.1.1.2 Etapa de entradas y salidas digitales

Como se indicó, las entradas digitales están conectadas a interruptores de tipo pasivo (interruptores magnéticos, sensores de movimientos, relés) , o de tipo activo (señales de 5 ó 0 VDC, provenientes de circuitos lógicos). Las pruebas realizadas para esta etapa fueron en modo de "espejo"; es decir, se tomó datos presentes en cada una de las **32 entradas digitales** y se mostró en su **respectiva salida digital**, además se probó las señales de habilitación y niveles de voltaje con un osciloscopio e instrumentos de medida . Obteniéndose que el estado de cada salida era el mismo que el de su entrada.

4.1.1.3 Etapa de entradas y salidas analógicas

La etapa de **entrada y salida** analógica usa los dispositivos **electrónicos AD0809** y el **DA0830**, respectivamente.

Para la etapa de entradas analógicas, el convertor AD0809 posee 8 entradas e incluye un decodificador (3x8), en el chip, con el que se generan las tres señales que definen las direcciones. Se comprobó si estas señales efectivamente salían de la tarjeta principal, mediante el uso de un osciloscopio.

Las etapas de salidas analógicas utilizan un conversor DA0830 y un multiplexor analógico (3x8) 74HC4051 para conseguir 8 salidas analógicas; con sus respectivas señales de habilitación y direcciones que también fueron verificadas con el uso de un osciloscopio.

Para probar el normal funcionamiento de estos dispositivos, en primer lugar, para el ingreso analógico, se tomó valores provenientes de una señal variable de 0 a 10 VDC, se conectó en las respectivas entradas y se chequeó si se reflejaban en la **tarjeta de salida digital**, verificándose de esta manera la conversión de una señal de 0 a 10 VDC en una palabra digital desde 00h hasta 0FFH (Tabla 4.1)

VALOR ANALÓGICO [VDC]	PALABRA DIGITAL
0	00H
2	33H
4	66H
6	99H
8	CCH
10	FFH

Tabla 4.1 Resultados de la conversión A/D

En la conversión de digital a analógico para comprobar su funcionamiento se ingresó un **dato digital** en la tarjeta digital de entrada, y se lo **envió al conversor DA0830** y se midió su valor analógico a la salida del mismo. Una vez hecho esto se verificó el funcionamiento del multiplexor analógico 74HC4051, enviando al conversor DA0830 palabras digitales diferentes, las cuales dieron valores analógicos diferentes que se colocaron en su respectiva salida del multiplexor analógico, según el direccionamiento presente en el mismo, dado por el microcontrolador. Además, cada una de estas salidas analógicas es enviada a su etapa de amplificación para obtener señales normalizadas de 0 a 10 VDC (Tabla 4.2).

PALABRA DIGITAL	VALOR ANALÓGICO [VDC]
00H	0
33H	2
66H	4
99H	6
CCH	8
FFH	10

Tabla 4.1 Resultados de la conversión D/A

4.2 PRUEBAS Y RESULTADOS DE TODO EL SISTEMA

Una vez que se ha comprobado el funcionamiento del hardware, resta por establecer el correcto funcionamiento de todo el sistema de forma integrada. Se colocó en el microcontrolador un programa que permita controlar todos los periféricos y opciones de registro del sistema, obedeciendo al esquema de control mostrado en la Figura 2.2 del Capítulo 2.

Como se indicó en el Capítulo 2, las entradas del módulo se encuentran divididas en los denominados "Bancos", que son grupos de 8 entradas, sean digitales o analógicas, con características propias como registro, horario, entrada invertida, las cuales permiten dar servicios en el ambiente controlado, razón por la cual, y debido a no poseer sensores y actuadores suficientes, su implementación se realizó en función de demostrar el funcionamiento de cada uno de los servicios; teniendo los siguientes elementos conectados al sistema y su respectivo elemento físico a controlar (Tabla 4.3).

Entrada	Dispositivo	Ubicación físico
Banco1-0	Switch magnético (nc)	Puerta principal planta alta
Banco1-1	Switch magnético (nc)	Puerta de entrada principal
Banco1-2	Sensor de movimiento (nc)	Area del laboratorio
Banco1-3	Switch magnético (nc)	Entrada al laboratorio
Banco2-0	Cinta de aluminio (nc)	Ventana 1

Banco2-1	Cinta de aluminio (nc)	Ventana 2
Banco3-0	Switch manual (na)	Sitio estratégico
Banco4-0	Switch magnético (nc)	Puerta ayudantes del laboratorio
Banco4-4	Interruptor	Oficina ayudantes de laboratorio
Analógica 1	Señal acondicionada de 0-10 VDC del sensor térmico LM335	Area del laboratorio
Analógica 5	Señal acondicionada de 0-10 VDC del sensor térmico LM335	Area del laboratorio

Tabla 4.3 Conexión de los dispositivos al Módulo de Automatización

Con los dispositivos mencionados en la Tabla 4.3 y conectados a sus respectivas entradas, se colocó al sistema en modo “Stand alone”; es decir, sin la utilización de la PC, obteniéndose en las salidas correspondientes a cada ingreso señales de control las cuales activan los actuadores que se muestran en la Tabla 4.4.

Salida	Dispositivo	Ubicación físico
Banco1-0	Sirena	Puerta principal planta alta
Banco1-1	Sirena	Puerta de entrada principal
Banco1-3	Sirena	Area del laboratorio
Banco1-4	Sirena	Entrada al laboratorio
Banco2-0	Sirena	Ventana 1
Banco2-1	Sirena	Ventana 2
Banco3-0	Relé	Interior del módulo
Banco3-1	Relé	Interior del módulo
Banco4-3	(acción solo de registro)	Puerta ayudantes del laboratorio
Banco4-4	Ventilador	Area del laboratorio
Analógica 1	Variador de velocidad Altivar	Area del laboratorio
Analógica 5	Variador de velocidad Altivar	Area del laboratorio

Tabla 4.4 Conexión de los actuadores al Módulo de Automatización

4.2.1 COMPROBACION DEL FUNCIONAMIENTO DE LA HMI

Se procede a continuación a mostrar los resultados de operación de la interfaz con el usuario.

Se detalla que las pantallas a continuación mostradas son para una sesión típica de "administrador" u "operador".

Para ejecutar la HMI del presente proyecto, se ejecutará el programa MOINED.EXE (Módulo de Inteligencia en Edificios), el cual inicia con la pantalla mostrada en la Figura 4.1




Figura 4.1 Pantalla de presentación.

La cual se muestra durante 5 segundos, pasando a mostrar la pantalla en la que se escogerá el modo de operación Figura 4.2.

ESCUELA POLITECNICA NACIONAL
CARRERA EN INGENIERIA ELECTRONICA Y CONTROL




Figura 4.2 Selección del modo de operación.

Considerando que la HMI será la encargada de configurar valores en el sistema se detalla primero las funciones correspondientes al modo de administrador, tal como se muestra en la Figura 4.3.

La opción "Regresar", como ya se explicó con anterioridad, permite retornar a la pantalla inmediata anterior.

La opción "Salir", finaliza la ejecución del programa MOINED.EXE.

Una vez ingresada la clave del Administrador se tiene acceso a todas las opciones del sistema, permitiendo seleccionar una determinada opción como se muestra en la Figura 4.4.




Figura 4.3 Ingreso de la clave del Administrador.




Figura 4.4 Opciones del Administrador.

Escogiendo entradas se despliega las lecturas "actuales" que está tomando el sistema desde sus ingresos tanto digitales como analógicos (Figura 4.5).

ENTRADAS ANALÓGICAS Y DIGITALES

Banco1		Banco2		Banco3		Banco4		Datos Analógicos	
Entrada 1	ON	Entrada 1	ON	Entrada 1	ON	Entrada 1	Off	Entrada 1	56
Entrada 2	Off	Entrada 2	ON	Entrada 2	Off	Entrada 2	ON	Entrada 2	0
Entrada 3	Off	Entrada 3	ON	Entrada 3	Off	Entrada 3	Off	Entrada 3	0
Entrada 4	ON	Entrada 4	ON	Entrada 4	Off	Entrada 4	Off	Entrada 4	0
Entrada 5	ON	Entrada 5	ON	Entrada 5	Off	Entrada 5	ON	Entrada 5	56
Entrada 6	ON	Entrada 6	ON	Entrada 6	Off	Entrada 6	Off	Entrada 6	0
Entrada 7	ON	Entrada 7	ON	Entrada 7	Off	Entrada 7	Off	Entrada 7	0
Entrada 8	ON	Entrada 8	ON	Entrada 8	Off	Entrada 8	Off	Entrada 8	0

MODULO RESPONDIENDO

Regresar

Figura 4.5 Entradas del sistema.

La pantalla muestra el estado en que se encuentran las entradas, teniéndose en el banco1 las entradas 2 y 3 abiertas (off) lo que significa que el sensor de movimiento (entrada 2) ha detectado presencia o que un contactor magnético (entrada 3) ha sido abierto. Todas las demás entradas del banco 1 y 2, que son de naturaleza invertida, permanecen cerradas indicando que la conductividad no ha sido interrumpida y; por lo tanto, no hay intrusos.

La entrada 1 del banco 3, se encuentra prendida y al ser este banco de tipo no invertido se tendrá su respectiva salida encendida.

La entrada 1 del banco 4, al ser de naturaleza invertida indica que el contactor magnético que en este caso está conectado a ella ha sido abierto indicando intrusión.

La entrada 5 del banco 4, al ser de tipo no invertida y estando en " ON " indica que el switch conectado a ella se encuentra cerrado, haciendo que en su respectiva salida analógica salga el valor configurado que estará entre 0 y 10 VDC.

En los ingresos analógicos se muestra en porcentaje 0 a 100 %, valor entre 0 y 10 VDC leído por el sistema.

Cuando se escoge la opción " Salidas" se presenta la pantalla mostrada en la Figura 4.6, la cual indica el estado en que se encuentran las salidas, mismas que dependerán del estado en que estén sus respectivas entradas, modo de control, y horario de funcionamiento.

SALIDAS DIGITALES Y ANALOGICAS _ 16 X

SALIDAS ANALOGAS Y DIGITALES

Banco1		Banco2		Banco3		Banco4	
Salida1	Off	Salida1	Off	Salida1	On	Salida1	On
Salida2	On	Salida2	Off	Salida2	Off	Salida2	Off
Salida3	On	Salida3	Off	Salida3	Off	Salida3	Off
Salida4	Off	Salida4	Off	Salida4	Off	Salida4	Off
Salida5	Off	Salida5	Off	Salida5	Off	Salida5	On
Salida6	Off	Salida6	Off	Salida6	Off	Salida6	Off
Salida7	Off	Salida7	Off	Salida7	Off	Salida7	Off
Salida8	Off	Salida8	Off	Salida8	Off	Salida8	Off

Salidas Analógicas Ana0 a Ana3				Salidas Analógicas Ana4 a Ana7			
Salida 1	56	Salida 3	0	Salida 5	80	Salida 7	0
Salida 2	0	Salida 4	0	Salida 6	0	Salida 8	0

MODULO RESPONDIENDO

Regresar

Figura 4.6 Salidas del sistema.

Al presionar el botón "Regresar", se muestra la pantalla de opciones del sistema; ahora se escoge la opción "Configurar", presentándose la pantalla de la Figura 4.7, que muestra una configuración típica de valores.

CONFIGURACION DE VALORES [16] [X]

CONFIGURACION DE VALORES

Modo de Trabajo

Banco1
 Manual
 Automático

Banco2
 Manual
 Automático

Banco3
 Manual
 Automático

Banco4
 Manual
 Automático

Banco1

Salida 1
 Salida 2
 Salida 3
 Salida 4
 Salida 5
 Salida 6
 Salida 7
 Salida 8

Banco4

Salida 1
 Salida 2
 Salida 3
 Salida 4
 Anlog E
 Anlog F
 Anlog G
 Anlog H

Valor analógico de las salidas

Salida 1: 80

Salida 2: 24

Salida 3: 59

Salida 4: 53

Valores de comparación

Salida 5: 100

Salida 6: 43

Salida 7: 0

Salida 8: 43

Hora del RTC

Horas: 14 Minutos: 35

Horario principal de funcionamiento de las salidas digitales

	Horas	Minutos
Hora de apagado	8	0
Hora de encendido	20	0

Horario secundario del funcionamiento de las salidas digitales

	Horas	Minutos
Hora de encendido	12	30
Hora de apagado	13	40

Figura 4.7 Pantalla de Configuración de Valores.

La opción "Base de Datos" permite crear una base de datos al presionar su botón correspondiente (Figura 4.8).

Cabe recalcar que esta opción creará una base de datos ubicada en el directorio en el que se encuentra instalada la aplicación, con el nombre **REGISTRO.MDB**, al que el administrador podrá ingresar para analizar las actividades reportadas por el sistema. Esta base de datos se creará la primera vez que se ingrese a esta opción. En ingresos posteriores ya no será necesario ingresar a esta opción para crear otra base de datos.

BASE DE DATOS




Figura 4. 8 Pantalla Crear base de datos.

La opción "Registrar" permite mostrar la pantalla de la Figura 4.9; la misma que permitirá descargar los datos almacenados en la memoria externa del sistema hacia el PC. Además esta pantalla posee mensajes del estado de la transmisión de los datos.




Figura 4.9 Pantalla Registro de Datos.

La opción "Reloj", muestra la pantalla que indicará los valores que se encuentran cargados en el reloj interno del sistema. Pudiendo cargar nuevos valores mediante la opción configurar (Figura 4.10).




Figura 4.10 Pantalla del Reloj interno.

Las opciones Regresar y Salir ya fueron explicadas con anterioridad.

La opción "Operador " despliega los planos del ambiente controlado, siendo en este caso el laboratorio de Instrumentación; en los que se puede ver de una manera amigable el estado de los dispositivos conectados al sistema (Figura 4.11 y 4.12).




Figura 4.11 Ubicación física y estado de sensores del sistema planta baja.

Además del estado de los dispositivos también se podrá acceder a la "barra de menus" la cual permite al operador ciertas opciones clasificadas del siguiente modo:

Menú

- Actualizar.
- Registrar.
- Regresar.
- Salir.

Vistas

- Planta baja.
- Planta alta.




Figura 4.12 Ubicación física y estado de sensores del sistema planta alta.

Se nota evidentemente el estado de "ALARMA" del sistema pues, los sensores se encuentran activados.

Cabe indicar que el "Administrador", no tiene restricciones para ingresar como "Operador" ya que este modo no presenta contraseña.

4.2.2 RESULTADOS EN LA BASE DE DATOS

Las actividades que hayan sido registradas son descargadas a una base de datos llamada REGISTRO.MDB la cual será utilizada por el "administrador" a manera de históricos.

La Figura 4.13 muestra como se verán los registros descargados si se la abre utilizando Microsoft Access.

Entrada	Estado	Dispositivo	Año	Mes	Fecha	Día	Horas	Minuto
4	On	Zona1 o puerta4	2002	Julio	3	Miércoles	7	51
1	Off	Puerta principal p	2002	Julio	3	Miércoles	8	4
4	On	Entrada al laborat	2002	Julio	3	Miércoles	8	5
4	Off	Entrada al laborat	2002	Julio	3	Miércoles	8	10
2	On	Puerta principal	2002	Julio	3	Miércoles	8	12
4	Off	Entrada al laborat	2002	Julio	3	Miércoles	8	13
4	On	Entrada al laborat	2002	Julio	3	Miércoles	8	20
4	Off	Entrada al laborat	2002	Julio	3	Miércoles	8	25
28	On	Entrada oficina ay	2002	Julio	3	Miércoles	8	26
29	On	switch oficina ay	2002	Julio	3	Miércoles	8	26
28	On	Entrada oficina ay	2002	Julio	3	Miércoles	8	27
25	Off	Apagado manual	2002	Julio	3	Miércoles	8	50
25	On	Apagado manual	2002	Julio	3	Miércoles	9	0
3	On	Sensor de movim	2002	Julio	3	Miércoles	9	2
3	On	Sensor de movim	2002	Julio	3	Miércoles	9	5
3	Off	Sensor de movim	2002	Julio	3	Miércoles	9	10
1	On	Puerta principal p	2002	Julio	3	Miércoles	9	15
3	On	Sensor de movim	2002	Julio	3	Miércoles	9	16
1	Off	Puerta principal p	2002	Julio	3	Miércoles	9	30
6	Off	Zona1 o puerta4	2002	Julio	3	Miércoles	9	40
7	On	Zona1 o puerta4	2002	Julio	3	Miércoles	9	46
28	Off	Entrada oficina ay	2002	Julio	3	Miércoles	10	3
28	On	Entrada oficina ay	2002	Julio	3	Miércoles	10	7
25	Off	Zona1 o puerta4	2002	Julio	3	Miércoles	10	15
25	On	Zona1 o puerta4	2002	Julio	3	Miércoles	10	19
29	Off	switch oficina ay	2002	Julio	3	Miércoles	10	20

Registro: 14 de 40 de 359

Vista Hoja de datos

Figura 4.13 Datos descargados en la base de datos.

Los resultados obtenidos tanto a nivel de software y hardware cumplen con los objetivos planteados al inicio del presente proyecto. Con lo que se puede decir que se cuenta con un sistema de automatización que permite monitorear, procesar, registrar y controlar los acontecimientos que se presenten en un edificio. Además, posee una interfaz amigable que tiene acceso y control a todas las opciones del sistema, permitiendo a los usuarios tener una noción del

comportamiento del ambiente a controlar. La HMI genera una base de datos de los acontecimientos que ocurren en el edificio, la misma que puede ser analizada posteriormente a manera de históricos.

La apariencia física del sistema completo se muestran en las Figuras 4.13 y 4.14




Figura 4.13 Aspecto de la parte central del sistema de automatización.




Figura 4.14 Hardware y software del sistema de automatización.

CAPITULO V

CAPITULO 5

CONCLUSIONES Y RECOMENDACIONES

Luego de las pruebas de funcionamiento de todo el sistema, y de haberse adquirido experiencia mientras se diseñaba y construía el sistema es posible extraer las conclusiones y recomendaciones siguientes:

5.1 CONCLUSIONES

Los “edificios inteligentes” y sus ramas, como en este caso la automatización de edificios, son una tendencia tecnológica que no se pueden frenar. En el Ecuador cada vez es más frecuente la necesidad de implantar sistemas automáticos para el control y administración de casas y/o edificios, buscando con ello el uso óptimo de los recursos energéticos, además de confort y seguridad en sus ocupantes. Este trabajo es un aporte en esta tendencia que busca crear y proveer tecnología propia.

El sistema de automatización presente ha sido diseñado y construido con criterios de alto rendimiento, lo que le permite ser completamente adaptable a diferentes ambientes, ya sea residencias, oficinas, laboratorios, invernaderos, etc... Este fue un objetivo “oculto” de este proyecto: llegar a obtener un sistema de uso múltiple.

El registro de acontecimientos es fundamental, por ello el uso de un RTC (Real Timing Clock) como periférico del microcontrolador es muy importante, ya que el microcontrolador al atender llamados de comunicación e interrupciones, no debe ser el encargado de llevar el registro de tiempo.

La experiencia adquirida con la utilización del paquete de software Visual BASIC 6.0 permite concluir que este lenguaje y plataforma de desarrollo permite realizar Interfaces Hombre Máquina amigables con el usuario de una manera fácil, y sobre todo a bajo costo.

La utilización de menús y ambientes gráficos en la Interfaz Hombre Máquina, permiten que los usuarios puedan entender fácilmente la información que esta les presenta.

Existirán situaciones donde sea necesario aumentar el número de entradas/salidas digitales/análogas, pudiendo aumentar periféricos de este tipo al sistema haciendo uso de sus líneas extras de habilitación (memoria externa libre); el programa de control no necesitará de mucho ajuste pues solo se requerirá aumentar unas cuantas instrucciones referentes a estas nuevas entradas y/o salidas.

Con este trabajo se ha podido demostrar que es posible proveer soluciones nacionales que puedan dar a un usuario un producto barato y, sobre todo, que cuente con garantía y soporte técnico nacional, cosa que no suele suceder con un equipo importado.

Los edificios inteligentes fusionan muchas áreas técnicas, el presente trabajo es un primer paso hacia la obtención de un ambiente controlado e inteligente a través de la automatización, que le brindará al mismo cierto grado de inteligencia.

5.2 RECOMENDACIONES

El uso del ATMEL 89C51, facilita el programa de control, debido a su completo set de instrucciones, además de haber demostrado ser un dispositivo robusto y confiable, pues en el desarrollo de este proyecto no fue necesario reemplazar el chip por averías o mal funcionamiento por lo que se recomienda su uso para proyectos similares.

La implementación física de este sistema se inclinó a demostrar el mejoramiento de la seguridad del ambiente, esto debido a la falta de actuadores y sensores, por lo que se recomienda para la utilización completa de los servicios que presenta el

sistema, obtener a largo o a corto plazo actuadores y sensores que cumplan con las condiciones para ser conectados al sistema.

Debido a que los sistemas de automatización no deben interrumpir su trabajo, es necesario la implementación de UPS's o generadores eléctricos que cubran eventuales faltas de energía.

Se recomienda que se siga trabajando en proyectos prácticos que tratan de proveer soluciones propias a problemas reales. La experiencia que adquiere el estudiante en la búsqueda y puesta en práctica de sus soluciones son invaluable. El país también gana si desde la universidad se proponen alternativas nacionales propias.

Se recomienda que se continúe con este proyecto hasta lograr un producto comercial.

REFERENCIAS BIBLIOGRAFICAS

- [1] **Edificios Inteligentes y Casas Domóticas** <http://www.domodesk.com/>
- [2] Kirschning Ingrid, **Edificios Inteligentes**, Universidad de las Américas, México 1992.
- [3] Stewart James, **The 8051 Microcontrollers**, Prentice Hall – Inc, Segunda Edición, 1999.
- [4] Data Sheet, **DAC0830**, <http://www.national.com>
- [5] Data Sheet, **Watchdog TimeKeeper DS1286** , <http://www.dalsemi.com>
- [6] Microsoft Corporation, **MSDN Library Visual Studio 6.0**

ANEXOS

ANEXO A

MANUAL DEL USUARIO

INTRODUCCION

Gracias por escoger el sistema central de automatización de edificios MOINED, el cual le permitirá controlar y visualizar los diferentes ambientes de sus instalaciones, garantizando estabilidad en su funcionamiento y confiabilidad en las lecturas.

COMPONENTES

MOINED es un sistema conformado por hardware y software.

Hardware

El módulo físico controla y supervisa las actividades mediante:

ENTRADAS	SALIDAS
32 DIGITALES	32 DIGITALES
8 ANALOGICAS	8 ANALOGICAS

A las entradas digitales ingresará una señal de cero lógico (cero voltios) o uno lógico (cinco voltios), provenientes de circuitos lógicos ó swith, relés, sensores de movimiento, etc., cuando estos se encuentren abiertos o cerrados respectivamente. Mientras que las entradas analógicas aceptaran señales entre 0 a 10VDC, a las que se podrán conectar dispositivos como sensores de temperatura, humedad, intensidad luminosa, medidores de nivel, caudal, presión, etc. Las entradas digitales se encuentran divididas en "Bancos" de 8 ingresos cada uno, teniendo características que los diferencian entre sí .Las entradas obedecen al esquema de control de la Figura A.1. En la cual se observa como las entradas y salidas se encuentran relacionadas.




Figura A.1 Esquema de control.

Banco 1(1-8): De naturaleza invertida, es decir, activará su respectiva salida cuando su ingreso sea cero lógico (cero voltios), además es posible restringir el registro y activación de su salida a un horario configurable por el usuario mediante

software (Véase sección software). Por ejemplo, un switch magnético colocado en una puerta, activará una alarma si existe una intrusión en horas no adecuadas.

Banco 2(9-16): De naturaleza invertida, no registrable, activa su salida de forma inmediata cuando su ingreso sea cero lógico (cero voltios)

Banco 3(17-24): De naturaleza no invertida, no registrable, activa su salida de forma inmediata cuando su ingreso sea uno .

Banco 4(25-26): De naturaleza invertida, registrable, activa su salida de forma inmediata cuando su ingreso sea cero.

Banco 4(27-28): Es de naturaleza no invertida, registrable, activa su salida de forma inmediata cuando su ingreso sea uno.

Banco 4(29-32): Es de naturaleza no invertida, registrable, activan la salidas analógicas (E,F,G,H) en sus valores configurados .

Analógicas (A-D): Monitorea señales analógicas de 0 a 10 VDC (0 a 100%) y coloca en la salida respectiva el mismo valor analógico.

Analógicas (E-H)): Ingreso analógico de comparación, es decir activa su salida digital correspondiente cuando su valor es mayor que un valor configurado por software.

Software

Ejecutando el programa MOINED.EXE se accede a la HMI (Interfaz hombre máquina) del sistema, la cual supervisa y configura el estado en el que se encuentran los dispositivos conectados al sistema. La misma que tiene dos tipos de usuarios:

Administrador : Tendrá acceso a todas las opciones de lectura y configuración del sistema.

Operador: Tendrá una noción gráfica del estado en el que se encuentran los sensores del sistema.

Estos modos de operación se podrán escoger en la primera pantallas que despliega la HMI (Figura A.2).




Figura A.2 Modos de Operación

Para correr por primera vez el sistema es necesario configurar ciertos valores; razón por la cual se accede primero a la opción de "Administrador", desplegando la Figura A.3.

OPCIONES DEL ADMINISTRADOR



Figura A.3. Ingreso de clave de Administrador.

Una vez ingresada la clave se habilitan todas la opciones propias del "Administrador" (Figura A.4.)




Figura A.4 Opciones de Administrador

Entradas.- Permite visualizar el estado de los dispositivos de entrada del sistema de automatización, con mensajes de "On" u "Off" y valores de 0 a 100% respectivamente (Figura A.5)

ENTRADAS ANALÓGICAS Y DIGITALES

Banco1	Banco2	Banco3	Banco4	Datos Analógicos
Entrada 1	Entrada 1	Entrada 1	Entrada 1	Entrada 1
Entrada 2	Entrada 2	Entrada 2	Entrada 2	Entrada 2
Entrada 3	Entrada 3	Entrada 3	Entrada 3	Entrada 3
Entrada 4	Entrada 4	Entrada 4	Entrada 4	Entrada 4
Entrada 5	Entrada 5	Entrada 5	Entrada 5	Entrada 5
Entrada 6	Entrada 6	Entrada 6	Entrada 6	Entrada 6
Entrada 7	Entrada 7	Entrada 7	Entrada 7	Entrada 7
Entrada 8	Entrada 8	Entrada 8	Entrada 8	Entrada 8

ESPERANDO RESPUESTA DEL MÓDULO

Regresar

Figura A.5 Entradas del sistema.

Salidas.- Muestra el estado en el que se encuentran las salidas del sistema (Figura A.6).

SALIDAS ANALÓGICAS Y DIGITALES

Banco1	Banco2	Banco3	Banco4
Salida1	Salida1	Salida1	Salida1
Salida2	Salida2	Salida2	Salida2
Salida3	Salida3	Salida3	Salida3
Salida4	Salida4	Salida4	Salida4
Salida5	Salida5	Salida5	Salida5
Salida6	Salida6	Salida6	Salida6
Salida7	Salida7	Salida7	Salida7
Salida8	Salida8	Salida8	Salida8

Entradas Analógicas Ana0 a Ana3		Salidas Analógicas Ana0 a Ana3	
Entrada1	Entrada3	Salida1	Salida3
Entrada2	Entrada4	Salida2	Salida4

ESPERANDO RESPUESTA DEL MÓDULO

Regresar

Figura A.6 Salidas del Sistema

Cabe recalcar que tanto las entradas y salidas analógicas tendrán un rango entre 0 y 100 %, que equivale a una variación de 0 a 10 VDC en los dispositivos de salida y entrada del sistema de automatización; mientras que las entradas y salidas digitales tendrán valores On- Off (5 ó 0 VDC respectivamente); es decir, prendido o apagado.

Configurar.- Pantalla en la que se podrá ingresar información para configurar el funcionamiento del sistema de automatización. Si no se ingresan valores, el sistema trabajará con valores cargados por defecto (Figura A.7).




Figura A.7 Configuración de valores.

En la Figura A.7 se observan distintas áreas, las mismas se detallan a continuación:

- **Modo de Trabajo:** Sector de la pantalla que permite escoger entre el modo automático y manual, el modo automático y debido a que éste será el modo normal de funcionamiento es la opción que se encontrará por defecto, el

modo manual, despliega ventanas de opciones agrupadas en grupos de ocho, que representarán los ingresos de los denominados bancos digitales, en los cuales el administrador podrá activar su funcionamiento al hacer un clic sobre la ventana de texto correspondiente (Visto).

- Valor analógico de las salidas: carga en porcentaje el valor analógico de 0 a 10 VDC que aparecerá en esta salida para cuando su ingreso se haya activado.
- Valor analógico de comparación: Estas barras de desplazamiento determinarán a que voltaje de las entradas analógicas se produzca un cambio de estado en las salidas digitales correspondientes. De igual forma, estos valores se expresan en porcentaje.
- Horario de funcionamiento de las salidas: El sistema de automatización deberá tener salidas digitales que funcionarán o responderán a ciertos eventos en sus entradas de acuerdo a un cierto horario; horario que podrá ser modificado por el administrador a conveniencia.

El horario de funcionamiento principal determinará el mayor rango de funcionamiento; es decir el valor que se coloque en la hora de apagado determina que las salidas ya no respondan a eventos que se producen en sus entradas hasta llegar al valor configurado en la parte de hora de encendido. En cambio el horario de funcionamiento secundario debe ser un intervalo menor de activación como por ejemplo cuando se sale a almorzar.

Base de datos.- La Figura A.8 muestra la pantalla que tendrá como objetivo crear una base de datos en Microsoft Access, ubicada en el directorio en el que se encuentre el programa MOINED.EXE.

Esta opción será necesaria solamente la primera vez que se corre la aplicación de la HMI, pues después de esto la base de datos ya estará creada y no será necesario, acceder nuevamente a esta opción.




Figura A.8 Crear base de datos.

Registrar.- Descarga los datos almacenados desde la memoria externa a la base de datos creada en la computadora. Esta es una acción que es ejecutada por el administrador cada vez que presiona "Registrar ahora " (Figura A.9).




Figura A.9 Registro en la base de datos.

Reloj.- Permite leer y configurar valores en el reloj interno del sistema (RTC), Figura A.10.




Figura A.10 Reloj Interno

La sintaxis para configurar los valores del RTC, será:

- Año: Vendrá representado por un número de cuatro dígitos (2002).

- Mes: Se escribirá un mes de Enero a Diciembre (Julio – julio).
- Día: Se escribirá el día de la semana (Lunes-lunes)
- Fecha: correspondiente a un día del mes (1-31)
- Horas-Minutos y segundos: Se deberá ingresar en un formato de 0 a 24 horas.

OPCIONES DEL OPERADOR

El operador podrá leer la información suministrada por el sistema de automatización, por lo cual estas pantallas tendrán un diseño más gráfico que el del modo de Administrador. Las cuales permitirán al operador visualizar el estado de las entradas, salidas y tiempo del reloj del sistema (Figura A.11).




Figura A.11 Ejemplo de modo de Operador

Para abrir la base de datos creada la cual contiene los registros de actividad descargados, el "Administrador", deberá dirigirse a la ubicación en que se encuentre el archivo REGISTRO.MDB o en su defecto crear un acceso directo.

INSTALACIÓN

Colóquese al sistema en un lugar en el que no corra riesgos de golpes o rozaduras accidentales que podrían dañar su funcionamiento.

El cableado proveniente de interruptores, sensores, acondicionamientos analógicos, etc., será conectado a su respectiva bornera. Véase Figura A.12.




Figura A.12 Borneras de conexión

1. Borneras de cinco voltios.
2. Borneras de entradas digitales (1-32 de izquierda a derecha).
3. Borneras de doce voltios.

4. Borneras de salidas digitales (1-32 de izquierda derecha).
5. Borneras de tierra digitales.
6. Bornera de entradas digitales (1-8 de izquierda a derecha).
7. Bornera de tierra de entradas analógicas
8. Leds indicadores de entrada analógica activa.
9. Bornera de tierra de salidas analógicas.
10. Bornera de salidas analógicas (1-8 de izquierda a derecha)

En la Figura A.13 indica muestra los leds indicadores del estado en que se encuentran las etapas de la parte digital.





Figura A.13 Leds indicadores de la etapa digital.

11. Leds indicadores del estado de ingreso digital (1-16 y 17-32 de derecha a izquierda).
12. Leds indicadores del estado de salida digital (1-16 y 17-32 de derecha a izquierda).


Para la instalación del software, abra el programa ejecutable de MOINED, el cual le permitirá tener acceso a las opciones gráficas descritas en los literales anteriores.

ANEXO B



100 TADITA PRINCIPAL LINE CONTROL


File #	Number	Revision
B		
Drawn	W. J. [unclear]	Checked by [unclear]
Proj.	[unclear]	




YH

ENTRADAS DIGITALES

Rev:	Numero:	Revision:
B:		
Dis:	1-2-3-4-5-6-7-8-9-10-11-12-13-14-15	Dis:
Ent:	COMPENSACION DE TENSION	Ent:
Pro:		Pro:



Title		REVISIONS	
Rev	Number	Action	
B	1	10-11-60	Set of
C	1	10-11-60	Drawn by
D	1	10-11-60	Checked by



ANEXO C

ANEXO C





Features

- Compatible with MCS-51™ Products
- 4K Bytes of In-System Reprogrammable Flash Memory
 - Endurance: 1,000 Write/Erase Cycles
- Fully Static Operation: 0 Hz to 24 MHz
- Three-Level Program Memory Lock
- 128 x 8-Bit Internal RAM
- 32 Programmable I/O Lines
- Two 16-Bit Timer/Counters
- Six Interrupt Sources
- Programmable Serial Channel
- Low Power Idle and Power Down Modes

Description

The AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K bytes of Flash Programmable and Erasable Read Only Memory (PEROM). The device is manufactured using Atmel's high density nonvolatile memory technology and is compatible with the industry standard MCS-51™ instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which provides a highly flexible and cost effective solution to many embedded control applications.

Pin Configurations




8-Bit Microcontroller with 4K Bytes Flash

AT89C51

0265F-A-12/97



Block Diagram



The AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Power Down Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.

Pin Description

V_{CC}
Supply voltage.

GND
Ground.

Port 0
Port 0 is an 8-bit open drain bidirectional I/O port. As an output port each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 may also be configured to be the multiplexed low-order address/data bus during accesses to external program and data memory. In this mode P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming, and outputs the code bytes during program verification. External pullups are required during program verification.

Port 1
Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2
Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application it uses strong internal pullups

when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3
Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89C51 as listed below:

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	$\overline{\text{INT0}}$ (external interrupt 0)
P3.3	$\overline{\text{INT1}}$ (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	$\overline{\text{WR}}$ (external data memory write strobe)
P3.7	$\overline{\text{RD}}$ (external data memory read strobe)

Port 3 also receives some control signals for Flash programming and verification.

RST
Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG
Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.

In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

PSEN
Program Store Enable is the read strobe to external program memory.

When the AT89C51 is executing code from external program memory, \overline{PSEN} is activated twice each machine cycle, except that two \overline{PSEN} activations are skipped during each access to external data memory.

\overline{EA}/V_{PP}

External Access Enable. \overline{EA} must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, \overline{EA} will be internally latched on reset.

\overline{EA} should be strapped to V_{CC} for internal program executions.

This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming, for parts that require 12-volt V_{PP} .

XTAL1

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2

Output from the inverting oscillator amplifier.

Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.

Idle Mode


In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Status of External Pins During Idle and Power Down Modes

Mode	Program Memory	ALE	\overline{PSEN}	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power Down	Internal	0	0	Data	Data	Data	Data
Power Down	External	0	0	Float	Data	Data	Data


It should be noted that when idle is terminated by a hardware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.

Figure 1. Oscillator Connections



Note: C1, C2 = 30 pF \pm 10 pF for Crystals
= 40 pF \pm 10 pF for Ceramic Resonators

Figure 2. External Clock Drive Configuration



Power Down Mode

In the power down mode the oscillator is stopped, and the instruction that invokes power down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power down mode is terminated. The only exit from power down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V_{CC} is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

Lock Bit Protection Modes

	Program Lock Bits			Protection Type
	LB1	LB2	LB3	
1	U	U	U	No program lock features.
2	P	U	U	MOVC instructions executed from external program memory are disabled from fetching code bytes from internal memory, \overline{EA} is sampled and latched on reset, and further programming of the Flash is disabled.
3	P	P	U	Same as mode 2, also verify is disabled.
4	P	P	P	Same as mode 3, also external execution is disabled.

Programming the Flash

The AT89C51 is normally shipped with the on-chip Flash memory array in the erased state (that is, contents = FFH) and ready to be programmed. The programming interface accepts either a high-voltage (12-volt) or a low-voltage (V_{CC}) program enable signal. The low voltage programming mode provides a convenient way to program the AT89C51 inside the user's system, while the high-voltage programming mode is compatible with conventional third party Flash or EPROM programmers.

The AT89C51 is shipped with either the high-voltage or low-voltage programming mode enabled. The respective top-side marking and device signature codes are listed in the following table.

	$V_{PP} = 12V$	$V_{PP} = 5V$
Top-Side Mark	AT89C51 xxxx yyww	AT89C51 xxxx-5 yyww
Signature	(030H)=1EH (031H)=51H (032H)=FFH	(030H)=1EH (031H)=51H (032H)=05H

The AT89C51 code memory array is programmed byte-by-byte in either programming mode. *To program any non-blank byte in the on-chip Flash Memory, the entire memory must be erased using the Chip Erase Mode.*

Program Memory Lock Bits

On the chip are three lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below:

When lock bit 1 is programmed, the logic level at the \overline{EA} pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value, and holds that value until reset is activated. It is necessary that the latched value of \overline{EA} be in agreement with the current logic level at that pin in order for the device to function properly.

Programming Algorithm: Before programming the AT89C51, the address, data and control signals should be set up according to the Flash programming mode table and Figures 3 and 4. To program the AT89C51, take the following steps.

1. Input the desired memory location on the address lines.
2. Input the appropriate data byte on the data lines.
3. Activate the correct combination of control signals.
4. Raise \overline{EA}/V_{PP} to 12V for the high-voltage programming mode.
5. Pulse $\overline{ALE}/\overline{PROG}$ once to program a byte in the Flash array or the lock bits. The byte-write cycle is self-timed and typically takes no more than 1.5 ms. Repeat steps 1 through 5, changing the address and data for the entire array or until the end of the object file is reached.

Data Polling: The AT89C51 features Data Polling to indicate the end of a write cycle. During a write cycle, an attempted read of the last byte written will result in the complement of the written datum on PO.7. Once the write cycle has been completed, true data are valid on all outputs, and the next cycle may begin. Data Polling may begin any time after a write cycle has been initiated.

Ready/Busy: The progress of byte programming can also be monitored by the RDY/ \overline{BSY} output signal. P3.4 is pulled low after \overline{ALE} goes high during programming to indicate BUSY. P3.4 is pulled high again when programming is done to indicate READY.



Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmed code data can be read back via the address and data lines for verification. The lock bits cannot be verified directly. Verification of the lock bits is achieved by observing that their features are enabled.

Chip Erase: The entire Flash array is erased electrically by using the proper combination of control signals and by holding ALE/PROG low for 10 ms. The code array is written with all "1"s. The chip erase operation must be executed before the code memory can be re-programmed.

Reading the Signature Bytes: The signature bytes are read by the same procedure as a normal verification of locations 030H,

031H, and 032H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows.

(030H) = 1EH indicates manufactured by Atmel
 (031H) = 51H indicates 89C51
 (032H) = FFH indicates 12V programming
 (032H) = 05H indicates 5V programming

Programming Interface

Every code byte in the Flash array can be written and the entire array can be erased by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

Flash Programming Modes

Mode	RST	PSEN	ALE/PROG	EA/V _{PP}	P2.6	P2.7	P3.6	P3.7
Write Code Data	H	L		H/12V	L	H	H	H
Read Code Data	H	L	H	H	L	L	H	H
Write Lock	Bit - 1	H	L		H/12V	H	H	H
	Bit - 2	H	L		H/12V	H	H	L
	Bit - 3	H	L		H/12V	H	L	L
Chip Erase	H	L	(1)	H/12V	H	L	L	L
Read Signature Byte	H	L	H	H	L	L	L	L

Note: 1. Chip Erase requires a 10-ms PROG pulse.

Figure 3. Programming the Flash





Figure 4. Verifying the Flash



Flash Programming and Verification Characteristics


$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5.0 \pm 10\%$

Symbol	Parameter	Min	Max	Units
$V_{PP}^{(1)}$	Programming Enable Voltage	11.5	12.5	V
$I_{PP}^{(1)}$	Programming Enable Current		1.0	mA
$1/f_{CLCL}$	Oscillator Frequency	3	24	MHz
t_{AVGL}	Address Setup to \overline{PROG} Low	$48t_{CLCL}$		
t_{GHAX}	Address Hold After \overline{PROG}	$48t_{CLCL}$		
t_{DVGL}	Data Setup to \overline{PROG} Low	$48t_{CLCL}$		
t_{GHDX}	Data Hold After \overline{PROG}	$48t_{CLCL}$		
t_{EHSH}	P2.7 (\overline{ENABLE}) High to V_{PP}	$48t_{CLCL}$		
t_{SHGL}	V_{PP} Setup to \overline{PROG} Low	10		μs
$t_{GHSL}^{(1)}$	V_{PP} Hold After \overline{PROG}	10		μs
t_{GLGH}	\overline{PROG} Width	1	110	μs
t_{AVQV}	Address to Data Valid		$48t_{CLCL}$	
t_{ELOV}	\overline{ENABLE} Low to Data Valid		$48t_{CLCL}$	
t_{EHQZ}	Data Float After \overline{ENABLE}	0	$48t_{CLCL}$	
t_{GHBL}	\overline{PROG} High to \overline{BUSY} Low		1.0	μs
t_{WC}	Byte Write Cycle Time		2.0	ms


Note: 1. Only used in 12-volt programming mode.



Flash Programming and Verification Waveforms - High Voltage Mode ($V_{PP} = 12V$)



Flash Programming and Verification Waveforms - Low Voltage Mode ($V_{PP} = 5V$)



Absolute Maximum Ratings*

Operating Temperature.....	-55°C to +125°C
Storage Temperature.....	-65°C to +150°C
Voltage on Any Pin with Respect to Ground.....	-1.0V to +7.0V
Maximum Operating Voltage.....	6.6V
DC Output Current.....	15.0 mA

***NOTICE:** Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC Characteristics

$T_A = -40^\circ\text{C}$ to 85°C , $V_{CC} = 5.0\text{V} \pm 20\%$ (unless otherwise noted)

Symbol	Parameter	Condition	Min	Max	Units
V_{IL}	Input Low Voltage	(Except \overline{EA})	-0.5	$0.2 V_{CC} - 0.1$	V
V_{IL1}	Input Low Voltage (\overline{EA})		-0.5	$0.2 V_{CC} - 0.3$	V
V_{IH}	Input High Voltage	(Except XTAL1, RST)	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V
V_{IH1}	Input High Voltage	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V
V_{OL}	Output Low Voltage ⁽¹⁾ (Ports 1,2,3)	$I_{OL} = 1.6 \text{ mA}$		0.45	V
V_{OL1}	Output Low Voltage ⁽¹⁾ (Port 0, ALE, PSEN)	$I_{OL} = 3.2 \text{ mA}$		0.45	V
V_{OH}	Output High Voltage (Ports 1,2,3, ALE, PSEN)	$I_{OH} = -60 \mu\text{A}$, $V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -25 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -10 \mu\text{A}$	$0.9 V_{CC}$		V
V_{OH1}	Output High Voltage (Port 0 in External Bus Mode)	$I_{OH} = -800 \mu\text{A}$, $V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -300 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -80 \mu\text{A}$	$0.9 V_{CC}$		V
I_{IL}	Logical 0 Input Current (Ports 1,2,3)	$V_{IN} = 0.45\text{V}$		-50	μA
I_{TL}	Logical 1 to 0 Transition Current (Ports 1,2,3)	$V_{IN} = 2\text{V}$, $V_{CC} = 5\text{V} \pm 10\%$		-650	μA
I_{L1}	Input Leakage Current (Port 0, \overline{EA})	$0.45 < V_{IN} < V_{CC}$		± 10	μA
RRST	Reset Pulldown Resistor		50	300	$\text{K}\Omega$
C_{IO}	Pin Capacitance	Test Freq. = 1 MHz, $T_A = 25^\circ\text{C}$		10	pF
I_{CC}	Power Supply Current	Active Mode, 12 MHz		20	mA
		Idle Mode, 12 MHz		5	mA
	Power Down Mode ⁽²⁾	$V_{CC} = 6\text{V}$		100	μA
		$V_{CC} = 3\text{V}$		40	μA

Notes: 1. Under steady state (non-transient) conditions, I_{OL} must be externally limited as follows:

Maximum I_{OL} per port pin: 10 mA

Maximum I_{OL} per 8-bit port: Port 0: 26 mA

Ports 1, 2, 3: 15 mA

Maximum total I_{OL} for all output pins: 71 mA

If I_{OL} exceeds the test condition, V_{OL} may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.

2. Minimum V_{CC} for Power Down is 2V.




AC Characteristics

(Under Operating Conditions; Load Capacitance for Port 0, ALE/ $\overline{\text{PROG}}$, and $\overline{\text{PSEN}}$ = 100 pF; Load Capacitance for all other outputs = 80 pF)


External Program and Data Memory Characteristics

Symbol	Parameter	12 MHz Oscillator		16 to 24 MHz Oscillator		Units
		Min	Max	Min	Max	
$1/t_{\text{CLCL}}$	Oscillator Frequency			0	24	MHz
t_{LHLL}	ALE Pulse Width	127		$2t_{\text{CLCL}}-40$		ns
t_{AVLL}	Address Valid to ALE Low	43		$t_{\text{CLCL}}-13$		ns
t_{LLAX}	Address Hold After ALE Low	48		$t_{\text{CLCL}}-20$		ns
t_{LLV}	ALE Low to Valid Instruction In		233		$4t_{\text{CLCL}}-65$	ns
t_{LLPL}	ALE Low to $\overline{\text{PSEN}}$ Low	43		$t_{\text{CLCL}}-13$		ns
t_{PLPH}	$\overline{\text{PSEN}}$ Pulse Width	205		$3t_{\text{CLCL}}-20$		ns
t_{PLV}	$\overline{\text{PSEN}}$ Low to Valid Instruction In		145		$3t_{\text{CLCL}}-45$	ns
t_{PXIX}	Input Instruction Hold After $\overline{\text{PSEN}}$	0		0		ns
t_{PXIZ}	Input Instruction Float After $\overline{\text{PSEN}}$		59		$t_{\text{CLCL}}-10$	ns
t_{PXAV}	$\overline{\text{PSEN}}$ to Address Valid	75		$t_{\text{CLCL}}-8$		ns
t_{AVIV}	Address to Valid Instruction In		312		$5t_{\text{CLCL}}-55$	ns
t_{PLAZ}	$\overline{\text{PSEN}}$ Low to Address Float		10		10	ns
t_{RLRH}	$\overline{\text{RD}}$ Pulse Width	400		$6t_{\text{CLCL}}-100$		ns
t_{WLWH}	$\overline{\text{WR}}$ Pulse Width	400		$6t_{\text{CLCL}}-100$		ns
t_{RLDV}	$\overline{\text{RD}}$ Low to Valid Data In		252		$5t_{\text{CLCL}}-90$	ns
t_{RHDX}	Data Hold After $\overline{\text{RD}}$	0		0		ns
t_{RHZ}	Data Float After $\overline{\text{RD}}$		97		$2t_{\text{CLCL}}-28$	ns
t_{LLDV}	ALE Low to Valid Data In		517		$8t_{\text{CLCL}}-150$	ns
t_{AVDV}	Address to Valid Data In		585		$9t_{\text{CLCL}}-165$	ns
t_{LLWL}	ALE Low to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	200	300	$3t_{\text{CLCL}}-50$	$3t_{\text{CLCL}}+50$	ns
t_{AVWL}	Address to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	203		$4t_{\text{CLCL}}-75$		ns
t_{QVWX}	Data Valid to $\overline{\text{WR}}$ Transition	23		$t_{\text{CLCL}}-20$		ns
t_{QVWH}	Data Valid to $\overline{\text{WR}}$ High	433		$7t_{\text{CLCL}}-120$		ns
t_{WHQX}	Data Hold After $\overline{\text{WR}}$	33		$t_{\text{CLCL}}-20$		ns
t_{RLAZ}	$\overline{\text{RD}}$ Low to Address Float		0		0	ns
t_{WHLH}	$\overline{\text{RD}}$ or $\overline{\text{WR}}$ High to ALE High	43	123	$t_{\text{CLCL}}-20$	$t_{\text{CLCL}}+25$	ns


External Program Memory Read Cycle




External Data Memory Read Cycle



External Data Memory Write Cycle



External Clock Drive Waveforms



External Clock Drive


Symbol	Parameter	Min	Max	Units
$1/f_{CLCL}$	Oscillator Frequency	0	24	MHz
t_{CLCL}	Clock Period	41.6		ns
t_{CHCX}	High Time	15		ns
t_{CLCX}	Low Time	15		ns
t_{CLCH}	Rise Time		20	ns
t_{CHCL}	Fall Time		20	ns

Serial Port Timing: Shift Register Mode Test Conditions

($V_{CC} = 5.0\text{ V} \pm 20\%$; Load Capacitance = 80 pF)



Symbol	Parameter	12 MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
t_{XLXL}	Serial Port Clock Cycle Time	1.0		$12t_{CLCL}$		μs
t_{QVXH}	Output Data Setup to Clock Rising Edge	700		$10t_{CLCL}-133$		ns
t_{XHOX}	Output Data Hold After Clock Rising Edge	50		$2t_{CLCL}-117$		ns
t_{XHDX}	Input Data Hold After Clock Rising Edge	0		0		ns
t_{XHDX}	Clock Rising Edge to Input Data Valid		700		$10t_{CLCL}-133$	ns

Shift Register Mode Timing Waveforms



AC Testing Input/Output Waveforms⁽¹⁾

Float Waveforms⁽¹⁾



Note: 1. AC Inputs during testing are driven at $V_{CC} - 0.5\text{V}$ for a logic 1 and 0.45V for a logic 0. Timing measurements are made at $V_{IH\text{ min.}}$ for a logic 1 and $V_{IL\text{ max.}}$ for a logic 0.

Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when 100 mV change from the loaded V_{OH}/V_{OL} level occurs.

Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
12	5V ± 20%	AT89C51-12AC	44A	Commercial (0°C to 70°C)
		AT89C51-12JC	44J	
		AT89C51-12PC	40P6	
		AT89C51-12QC	44Q	
		AT89C51-12AI	44A	Industrial (-40°C to 85°C)
		AT89C51-12JI	44J	
		AT89C51-12PI	40P6	
		AT89C51-12QI	44Q	
		AT89C51-12AA	44A	Automotive (-40°C to 105°C)
		AT89C51-12JA	44J	
		AT89C51-12PA	40P6	
		AT89C51-12QA	44Q	
16	5V ± 20%	AT89C51-16AC	44A	Commercial (0°C to 70°C)
		AT89C51-16JC	44J	
		AT89C51-16PC	40P6	
		AT89C51-16QC	44Q	
		AT89C51-16AI	44A	Industrial (-40°C to 85°C)
		AT89C51-16JI	44J	
		AT89C51-16PI	40P6	
		AT89C51-16QI	44Q	
		AT89C51-16AA	44A	Automotive (-40°C to 105°C)
		AT89C51-16JA	44J	
		AT89C51-16PA	40P6	
		AT89C51-16QA	44Q	
20	5V ± 20%	AT89C51-20AC	44A	Commercial (0°C to 70°C)
		AT89C51-20JC	44J	
		AT89C51-20PC	40P6	
		AT89C51-20QC	44Q	
		AT89C51-20AI	44A	Industrial (-40°C to 85°C)
		AT89C51-20JI	44J	
		AT89C51-20PI	40P6	
		AT89C51-20QI	44Q	

Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
24	5V ± 20%	AT89C51-24AC	44A	Commercial (0°C to 70°C)
		AT89C51-24JC	44J	
		AT89C51-24PC	44P6	
		AT89C51-24QC	44Q	
		AT89C51-24AI	44A	Industrial (-40°C to 85°C)
		AT89C51-24JI	44J	
		AT89C51-24PI	44P6	
		AT89C51-24QI	44Q	

Package Type	
44A	44 Lead, Thin Plastic Gull Wing Quad Flatpack (TOFP)
44J	44 Lead, Plastic J-Leaded Chip Carrier (PLCC)
40P6	40 Lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
44Q	44 Lead, Plastic Gull Wing Quad Flatpack (PQFP)



MM74HC4051 • MM74HC4052 • MM74HC4053
8-Channel Analog Multiplexer •
Dual 4-Channel Analog Multiplexer •
Triple 2-Channel Analog Multiplexer

General Description

The MM74HC4051, MM74HC4052 and MM74HC4053 multiplexers are digitally controlled analog switches implemented in advanced silicon-gate CMOS technology. These switches have low "on" resistance and low "off" leakages. They are bidirectional switches, thus any analog input may be used as an output and vice-versa. Also these switches contain linearization circuitry which lowers the on resistance and increases switch linearity. These devices allow control of up to $\pm 6V$ (peak) analog signals with digital control signals of 0 to 5V. Three supply pins are provided for V_{CC} , ground, and V_{EE} . This enables the connection of 0-5V logic signals when $V_{CC} = 5V$ and an analog input range of $\pm 5V$ when $V_{EE} = 5V$. All three devices also have an inhibit control which when HIGH will disable all switches to their off state. All analog inputs and outputs and digital inputs are protected from electrostatic damage by diodes to V_{CC} and ground.

MM74HC4051: This device connects together the outputs of 8 switches, thus achieving an 8 channel Multiplexer. The binary code placed on the A, B, and C select lines determines which one of the eight switches is "on", and connects one of the eight inputs to the common output.

MM74HC4052: This device connects together the outputs of 4 switches in two sets, thus achieving a pair of 4-channel multiplexers. The binary code placed on the A, and B select lines determine which switch in each 4 channel section is "on", connecting one of the four inputs in each section to its common output. This enables the implementation of a 4-channel differential multiplexer.

MM74HC4053: This device contains 6 switches whose outputs are connected together in pairs, thus implementing a triple 2 channel multiplexer, or the equivalent of 3 single-pole-double throw configurations. Each of the A, B, or C select lines independently controls one pair of switches, selecting one of the two switches to be "on".

Features

- Wide analog input voltage range: $\pm 6V$
- Low "on" resistance:
50 typ. ($V_{CC} - V_{EE} = 4.5V$)
30 typ. ($V_{CC} - V_{EE} = 9V$)
- Logic level translation to enable 5V logic with $\pm 5V$ analog signals
- Low quiescent current: 80 μA maximum (74HC)
- Matched Switch characteristic

Ordering Code:




Order Number	Package Number	Package Description
MM74HC4051M	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
MM74HC4051WM	M16B	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide
MM74HC4051SJ	M16D	16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
MM74HC4051MTC	MTC16	16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
MM74HC4051N	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-0010.300" Wide
MM74HC4052M	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
MM74HC4052WM	M16B	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide
MM74HC4052SJ	M16D	16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
MM74HC4052MTC	MTC16	16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
MM74HC4052N	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-0010.300" Wide
MM74HC4053M	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
MM74HC4053WM	M16B	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide
MM74HC4053SJ	M16D	16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
MM74HC4053MTC	MTC16	16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
MM74HC4053N	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-0010.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

MM74HC4051 • MM74HC4052 • MM74HC4053 8-Channel Analog Multiplexer •

Connection Diagrams

Pin Assignments for DIP, SOIC, SOP and TSSOP



Truth Tables

MM744051

Inh	Input			"ON" Channel
	C	B	A	
H	X	X	X	None
L	L	L	L	Y0
L	L	L	H	Y1
L	L	H	L	Y2
L	L	H	H	Y3
L	H	L	L	Y4
L	H	L	H	Y5
L	H	H	L	Y6
L	H	H	H	Y7




MM744052

Inh	Inputs		"ON" Channels	
	B	A	X	Y
H	X	X	None	None
L	L	L	0X	0Y
L	L	H	1X	1Y
L	H	L	2X	2Y
L	H	H	3X	3Y

MM744053

Inh	Input			"ON" Channels		
	C	B	A	C	b	a
H	X	X	X	None	None	None
L	L	L	L	CX	BX	AX
L	L	L	H	CX	BX	AY
L	L	H	L	CX	BY	AX
L	L	H	H	CX	BY	AY
L	H	L	L	CY	BX	AX
L	H	L	H	CY	BX	AY
L	H	H	L	CY	BY	AX
L	H	H	H	CY	BY	AY

Logic Diagrams



MM74HC4051 • MM74HC4052 • MM74HC4053

Absolute Maximum Ratings (Note 1)				Recommended Operating Conditions				
(Note 2)								
Supply Voltage (V_{CC})	-0.5 to +7.5V			Min	Max	Units		
Supply Voltage (V_{EE})	+0.5 to -7.5V	Supply Voltage (V_{CC})		2	6	V		
Control Input Voltage (V_{IH})	-1.5 to $V_{CC}+1.5V$	Supply Voltage (V_{EE})		0	-6	V		
Switch I/O Voltage (V_{IO})	$V_{EE}-0.5$ to $V_{CC}+0.5V$	DC Input or Output Voltage						
Clamp Diode Current (I_{IK}, I_{OK})	± 20 mA	(V_{IH}, V_{OUT})		0	V_{CC}	V		
Output Current, per pin (I_{OUT})	± 25 mA	Operating Temperature Range (T_A)		-40	+85	$^{\circ}C$		
V_{CC} or GND Current, per pin (I_{CC})	± 50 mA	Input Rise or Fall Times						
Storage Temperature Range (T_{STG})	-55 $^{\circ}C$ to +150 $^{\circ}C$	(t_r, t_f) $V_{CC} = 2.0V$			1000	ns		
Power Dissipation (P_D)		$V_{CC} = 4.5V$			500	ns		
(Note 3)	600 mW	$V_{CC} = 6.0V$			400	ns		
S.O. Package only	500 mW	Note 1: Absolute Maximum Ratings are those values beyond which damage to the device may occur.						
Lead Temperature (T_L)		Note 2: Unless otherwise specified all voltages are referenced to ground.						
(Soldering 10 seconds)	260 $^{\circ}C$	Note 3: Power Dissipation temperature derating — plastic "N" package: — 12 mW/ $^{\circ}C$ from 65 $^{\circ}C$ to 85 $^{\circ}C$.						

DC Electrical Characteristics (Note 4)												
Symbol	Parameter	Conditions	V_{EE}	V_{CC}	$T_A = -25^{\circ}C$			$T_A = -40$ to $85^{\circ}C$		$T_A = -55$ to $125^{\circ}C$		Units
					Typ	Guaranteed Limits		Guaranteed Limits		Guaranteed Limits		
V_{IH}	Minimum HIGH Level Input Voltage			2.0V		1.5	1.5	1.5			V	
				4.5V		3.15	3.15	3.15			V	
				6.0V		4.2	4.2	4.2			V	
V_{IL}	Maximum LOW Level Input Voltage			2.0V		0.5	0.5	0.5			V	
				4.5V		1.35	1.35	1.35			V	
				6.0V		1.8	1.8	1.8			V	
R_{ON}	Maximum "ON" Resistance (Note 5)	$V_{INH} = V_{IL}, I_S = 2.0$ mA	GND	4.5V	40	160	200	240			Ω	
				4.5V	30	120	150	170			Ω	
				6.0V	20	100	125	140			Ω	
		$V_{IS} = V_{CC}$ to V_{EE} (Figure 1)	GND	2.0V	100	230	280	320			Ω	
				4.5V	40	110	140	170			Ω	
				6.0V	20	90	120	140			Ω	
R_{ON}	Maximum "ON" Resistance Matching	$V_{CTL} = V_{IL}$	GND	4.5V	10	20	25	25			Ω	
				4.5V	5	10	15	15			Ω	
				6.0V	5	10	12	15			Ω	
		$V_{IS} = V_{CC}$ to GND	GND	4.5V	10	20	25	25			Ω	
				4.5V	5	10	15	15			Ω	
				6.0V	5	10	12	15			Ω	
I_{IN}	Maximum Control Input Current	$V_{IN} = V_{CC}$ or GND $V_{CC} = 2-5V$					± 0.1	± 1.0	± 1.0	μA		
I_{CC}	Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND $I_{OUT} = 0$ μA	GND	6.0V		0	80	160			μA	
				6.0V		15	160	320			μA	
I_{IZ}	Maximum Switch "OFF" Leakage Current (Switch Input)	$V_{OS} = V_{CC}$ or V_{EE} $V_{IS} = V_{EE}$ or V_{CC} $V_{INH} = V_{IH}$ (Figure 2)	GND	6.0V		± 50	± 600	± 600			nA	
				6.0V		± 100	± 1000	± 1000			nA	
I_{IZ}	Maximum Switch "ON" Leakage Current	HC4051	GND	6.0V		± 0.2	± 2.0	± 2.0			μA	
				6.0V		± 0.4	± 4.0	± 4.0			μA	
		HC4052	GND	6.0V		± 0.1	± 1.0	± 1.0			μA	
				6.0V		± 0.2	± 2.0	± 2.0			μA	
		HC4053	GND	6.0V		± 0.1	± 1.0	± 1.0			μA	
				6.0V		± 0.1	± 1.0	± 1.0			μA	

DC Electrical Characteristics (Continued)

Symbol	Parameter	Conditions	V _{EE}	V _{CC}	T _A = 25°C			T _A = -40 to 85°C			T _A = -55 to 125°C			Units	
					Typ	Guaranteed Limits		Typ	Guaranteed Limits		Typ	Guaranteed Limits			
I _{IZ}	Maximum Switch "OFF" Leakage Current (Common Pin)	HC4051	V _{DS} = V _{CC} or V _{EE} V _{IS} = V _{EE} or V _{CC} V _{INH} = V _{IH}	GND	6.0V	-	±0.2	±2.0	±2.0	±0.2	±4.0	±4.0	±2.0	±4.0	μA
							±0.1	±1.0	±1.0	±0.2	±2.0	±2.0	±1.0	±2.0	μA
							±0.1	±1.0	±1.0	±0.1	±1.0	±1.0	±0.1	±1.0	μA
HC4052	V _{DS} = V _{CC} or V _{EE} V _{IS} = V _{EE} or V _{CC} V _{INH} = V _{IH}	GND	6.0V	-	±0.1	±1.0	±1.0	±0.2	±2.0	±2.0	±1.0	±2.0	μA		
					±0.1	±1.0	±1.0	±0.1	±1.0	±1.0	±0.1	±1.0	μA		
					±0.1	±1.0	±1.0	±0.1	±1.0	±1.0	±0.1	±1.0	μA		
HC4053	V _{DS} = V _{CC} or V _{EE} V _{IS} = V _{EE} or V _{CC} V _{INH} = V _{IH}	GND	6.0V	-	±0.1	±1.0	±1.0	±0.1	±1.0	±1.0	±0.1	±1.0	μA		
					±0.1	±1.0	±1.0	±0.1	±1.0	±1.0	±0.1	±1.0	μA		
					±0.1	±1.0	±1.0	±0.1	±1.0	±1.0	±0.1	±1.0	μA		

Note 4: For a power supply of 5V ±10%, the worst case on resistances (R_{OL}) occurs for HC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case V_{IH} and V_{IL} occur at V_{CC} = 5.5V and 4.5V respectively. (The V_{IH} value at 5.5V is 3.65V.) The worst case leakage current occur for CMOS at the higher voltage and so the 5.5V values should be used.

Note 5: At supply voltages (V_{CC} = V_{EE}) approaching 2V the analog switch on resistance becomes extremely non-linear. Therefore it is recommended that these devices be used to transmit digital only when using these supply voltages.

AC Electrical Characteristics

V_{CC} = 2.0V–6.0V, V_{EE} = 0V–6V, C_L = 50 pF (unless otherwise specified)

Symbol	Parameter	Conditions	V _{EE}	V _{CC}	T _A = 25°C			T _A = -40 to 85°C			T _A = -55 to 125°C			Units
					Typ	Guaranteed Limits		Typ	Guaranteed Limits		Typ	Guaranteed Limits		
t _{PHL} , t _{PLH}	Maximum Propagation Delay Switch In to Out		GND	2.0V	25	50	75	90	ns					
					GND	4.5V	5	12	15	18	ns			
					-4.5V	4.5V	4	8	12	14	ns			
					-6.0V	6.0V	3	7	11	13	ns			
t _{PZL} , t _{PZH}	Maximum Switch Turn "ON" Delay	R _L = 1 kΩ	GND	2.0V	92	355	435	515	ns					
					GND	4.5V	16	69	87	103	ns			
					-4.5V	4.5V	16	46	58	69	ns			
					-6.0V	6.0V	15	41	51	62	ns			
t _{PHZ} , t _{PLZ}	Maximum Switch Turn "OFF" Delay		GND	2.0V	65	290	355	435	ns					
					GND	4.5V	28	58	73	87	ns			
					-4.5V	4.5V	18	37	46	56	ns			
					-6.0V	6.0V	16	32	41	48	ns			
f _{MAX}	Minimum Switch Frequency Response	20 log (V _I /V _O) - 3 dB	GND	4.5V	30				MHz					
					-4.5V	4.5V	35				MHz			
	Control to Switch Feedthrough Noise	R _L = 600Ω, f = 1 MHz, C _L = 50 pF	V _{IS} = 4 V _{pp}	0V	4.5V	1080			mV					
						V _{IS} = 8 V _{pp}	-4.5V	4.5V	250			mV		
	Crosstalk between any Two Switches	R _L = 500Ω, f = 1 MHz	V _{IS} = 4 V _{pp}	0V	4.5V	-52			dB					
						V _{IS} = 8 V _{pp}	-4.5V	4.5V	-50			dB		
	Switch OFF Signal Feedthrough Isolation	R _L = 600Ω, f = 1 MHz, V _{CTL} = V _{IL}	V _{IS} = 4 V _{pp}	0V	4.5V	-42			dB					
						V _{IS} = 8 V _{pp}	-4.5V	4.5V	-44			dB		
THD	Sinewave Harmonic Distortion	R _L = 10 kΩ, C _L = 50 pF, f = 1 kHz	V _{IS} = 4 V _{pp}	0V	4.5V	0.013			%					
						V _{IS} = 8 V _{pp}	-4.5V	4.5V	0.008			%		
C _{IN}	Maximum Control Input Capacitance					5	10	10	10	pF				
C _{IH}	Maximum Switch Input Capacitance	Input				15				pF				
						4051 Common	90				pF			
						4052 Common	45				pF			
						4053 Common	30				pF			
C _{IH}	Maximum Feedthrough Capacitance					5				pF				

AC Test Circuits and Switching Time Waveforms




FIGURE 1. "ON" Resistance




FIGURE 2. "OFF" Channel Leakage Current




FIGURE 3. "ON" Channel Leakage Current




FIGURE 4. t_{PHL} , t_{PLH} Propagation Delay Time Signal Input to Signal Output





FIGURE 5. t_{PZL} , t_{PLZ} Propagation Delay Time Control to Signal Output






FIGURE 6. t_{PZH} , t_{PHZ} Propagation Delay Time Control to Signal Output



AC Test Circuits and Switching Time Waveforms (Continued)




FIGURE 7. Crosstalk: Control Input to Signal Output





FIGURE 8. Crosstalk Between Any Two Switches

Typical Performance Characteristics

Typical "On" Resistance vs Input Voltage






$V_{CC} = -V_{EE}$

Special Considerations



In certain applications the external load-resistor current may include both V_{CC} and signal line components. To

avoid drawing V_{CC} current when switch current flows into the analog switch pins, the voltage drop across the switch must not exceed 1.2V (calculated from the ON resistance).

Physical Dimensions inches (millimeters) unless otherwise noted




16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
Package Number M16A




16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide
Package Number M16B

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
Package Number M16D


Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
Package Number MTC16

MTC16 (REV C)

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
Package Number N16E

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

Fairchild Semiconductor Corporation, 4085 Jambou Drive, Santa Clara, CA 95051, USA. Tel: 408.737.0600, Fax: 408.737.0601, Email: info@fairchildsemi.com

ADC0808/ADC0809 8-Bit μ P Compatible A/D Converters with 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE[®] outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)


Features

- Easy interface to all microprocessors
- Operates ratiometrically or with 5 V_{DC} or analog span adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL voltage level specifications
- Standard hermetic or molded 28-pin DIP package
- 28-pin molded chip carrier package
- ADC0808 equivalent to MM74C949
- ADC0809 equivalent to MM74C949-1

Key Specifications

- | | |
|--------------------------|-------------------------------|
| ■ Resolution | 8 Bits |
| ■ Total Unadjusted Error | $\pm 1/2$ LSB and ± 1 LSB |
| ■ Single Supply | 5 V _{DC} |
| ■ Low Power | 15 mW |
| ■ Conversion Time | 100 μ s |


Block Diagram




See Ordering Information

TRI-STATE[®] is a registered trademark of National Semiconductor Corp.

Connection Diagrams



Order Number ADC0808CCN or ADC0809CCN
See NS Package J28A or N28A



Ordering Information

TEMPERATURE RANGE		-40°C to +85°C			-55°C to +125°C
Error	±½ LSB Unadjusted	ADC0808CCN	ADC0808CCV	ADC0808CCJ	ADC0808CJ
	±1 LSB Unadjusted	ADC0809CCN	ADC0809CCV		
Package Outline		N28A Molded DIP	V28A Molded Chip Carrier	J28A Ceramic DIP	J28A Ceramic DIP

Absolute Maximum Ratings (Notes 2, 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Voltage at Any Pin	-0.3V to ($V_{CC}+0.3V$)
Except Control Inputs	
Voltage at Control Inputs (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	-0.3V to +15V
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A=25^\circ\text{C}$	875 mW
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C

Dual-In-Line Package (ceramic)	300°C
Molded Chip Carrier Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C
ESD Susceptibility (Note B)	400V

Operating Conditions (Notes 1, 2)

Temperature Range (Note 1)	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0808CCN, ADC0809CCN	-40°C $\leq T_A \leq$ +85°C
ADC0808CCV, ADC0809CCV	-40°C $\leq T_A \leq$ +85°C
Range of V_{CC} (Note 1)	4.5 V_{DC} to 6.0 V_{DC}

Electrical Characteristics

Converter Specifications: $V_{CC}=5$ $V_{DC}=V_{REF+}$, $V_{REF-}=GND$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK}=640$ kHz unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	ADC0808					
	Total Unadjusted Error (Note 5)	25°C T_{MIN} to T_{MAX}			$\pm 1/2$ $\pm 3/4$	LSB LSB
	ADC0809					
	Total Unadjusted Error (Note 5)	0°C to 70°C T_{MIN} to T_{MAX}			± 1 $\pm 1 1/4$	LSB LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		k Ω
	Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND-0.10		$V_{CC}+0.10$	V_{DC}
$V_{REF(-)}$	Voltage, Top of Ladder	Measured at Ref(+)		V_{CC}	$V_{CC}+0.1$	V
$\frac{V_{REF(+)} + V_{REF(-)}}{2}$	Voltage, Center of Ladder		$V_{CC}/2-0.1$	$V_{CC}/2$	$V_{CC}/2+0.1$	V
$V_{REF(-)}$	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
I_{IN}	Comparator Input Current	$f_c=640$ kHz, (Note 6)	-2	± 0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, $4.75 \leq V_{CC} \leq 5.25V$, -40°C $\leq T_A \leq$ +85°C unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
ANALOG MULTIPLEXER						
$I_{OFF(+)}$	OFF Channel Leakage Current	$V_{CC}=5V$, $V_{IN}=5V$, $T_A=25^\circ\text{C}$ T_{MIN} to T_{MAX}		10	200 1.0	nA μA
$I_{OFF(-)}$	OFF Channel Leakage Current	$V_{CC}=5V$, $V_{IN}=0$, $T_A=25^\circ\text{C}$ T_{MIN} to T_{MAX}	-200 -1.0	-10		nA μA
CONTROL INPUTS						
$V_{IN(1)}$	Logical "1" Input Voltage		$V_{CC}-1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage				1.5	V
$I_{IN(1)}$	Logical "1" Input Current (The Control Inputs)	$V_{IN}=15V$			1.0	μA
$I_{IN(0)}$	Logical "0" Input Current (The Control Inputs)	$V_{IN}=0$	-1.0			μA
I_{CC}	Supply Current	$f_{CLK}=640$ kHz		0.3	3.0	mA

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, $4.75 \leq V_{CC} \leq 5.25V$, $-40^\circ C \leq T_A \leq +85^\circ C$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
DATA OUTPUTS AND EOC (INTERRUPT)						
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC} = 4.75V$ $I_{OUT} = -360\mu A$ $I_{OUT} = -10\mu A$		2.4 4.5		$V_{(min)}$ $V_{(min)}$
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6 \text{ mA}$			0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2 \text{ mA}$			0.45	V
I_{OUT}	TRI-STATE Output Current	$V_O = 5V$ $V_O = 0$	-3		3	μA μA

Electrical Characteristics

Timing Specifications $V_{CC} = V_{REF(+)} = 5V$, $V_{REF(-)} = GND$, $t_r = t_f = 20 \text{ ns}$ and $T_A = 25^\circ C$ unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{WS}	Minimum Start Pulse Width	(Figure 5)		100	200	ns
t_{WALE}	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
t_s	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
t_H	Minimum Address Hold Time	(Figure 5)		25	50	ns
t_D	Analog MUX Delay Time From ALE	$R_S = 0\Omega$ (Figure 5)		1	2.5	μs
t_{H1}, t_{L0}	OE Control to Q Logic State	$C_L = 50 \text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_{H1}, t_{OH}	OE Control to Hi-Z	$C_L = 10 \text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_c	Conversion Time	$f_c = 640 \text{ kHz}$, (Figure 5) (Note 7)	90	100	116	μs
f_c	Clock Frequency		10	640	1280	kHz
t_{EOC}	EOC Delay Time	(Figure 5)	0		8+2 μs	Clock Periods
C_{IN}	Input Capacitance	At Control Inputs		10	15	pF
C_{OUT}	TRI-STATE Output Capacitance	At TRI-STATE Outputs		10	15	pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur, DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from V_{CC} to GND and has a typical breakdown voltage of 7 V_{DC} .

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0V_{DC} to 5V_{DC} input voltage range will therefore require a minimum supply voltage of 4.900 V_{DC} over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 2. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 8: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Functional Description

Multiplexer. The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table 1 shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE 1.

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

CONVERTER CHARACTERISTICS

The Converter

The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached $+1/2$ LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 6 iterations to approximate the input voltage. For any SAR type converter, n -iterations are required for an n -bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.

Functional Description (Continued)






FIGURE 1. Resistor Ladder and Switch Tree

DS90672-2



DS90672-13

FIGURE 2. 3-Bit A/D Transfer Curve



DS90672-14

FIGURE 3. 3-Bit A/D Absolute Accuracy Curve





FIGURE 4. Typical Error Curve

DS90672-15

Timing Diagram



DS600672-4

FIGURE 5.

Typical Performance Characteristics




FIGURE 6. Comparator I_{IN} vs V_{IN} ($V_{CC}=V_{REF}=5V$)




FIGURE 7. Multiplexer R_{ON} vs V_{IN} ($V_{CC}=V_{REF}=5V$)

TRI-STATE Test Circuits and Timing Diagrams









FIGURE 8.

Applications Information

OPERATION

1.0 RATIO-METRIC CONVERSION

The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratio-metric conversion systems. In ratio-metric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0808 is expressed by the equation

$$\frac{V_{IN}}{V_{IS}-V_Z} = \frac{D_X}{D_{MAX}-D_{MIN}} \quad (1)$$

V_{IN} =Input voltage into the ADC0808

V_{IS} =Full-scale voltage

V_Z =Zero voltage

D_X =Data point being measured

D_{MAX} =Maximum data limit

D_{MIN} =Minimum data limit

A good example of a ratio-metric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs, (Figure 9).

Ratio-metric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a sys-

Applications Information (Continued)

tem reference must be used which relates the full-scale voltage to the standard volt. For example, if $V_{CC}=V_{REF}=5.12V$, then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

2.0 RESISTOR LADDER LIMITATIONS

The voltages from the resistor ladder are compared to the selected into 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.





FIGURE 9. Ratiometric Conversion System

The ADC0808 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In Figure 11 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12. The LM301 is overcompensated to insure stability when loaded by the 10 μF output capacitor.

The top and bottom ladder voltages cannot exceed V_{CC} and ground, respectively, but they can be symmetrically less than V_{CC} and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In Figure 13, a 2.5V reference is symmetrically centered about $V_{CC}/2$ since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.

Applications Information (Continued)




DS000672-34

$$O_{OUT} = \frac{V_{IN}}{V_{REF}}$$

$$4.75V < V_{CC} = V_{REF} \leq 5.25V$$

FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply



DS000672-25

$$O_{OUT} = \frac{V_{IN}}{V_{REF}}$$

$$4.75V < V_{CC} = V_{REF} \leq 5.25V$$

FIGURE 11. Ground Referenced Conversion System with Reference Generating V_{CC} Supply

Applications Information (Continued)





FIGURE 12. Typical Reference and Supply Circuit



DS006472-27

$R_A = R_B$
 *Ratiometric transducers

FIGURE 13. Symmetrically Centered Reference

3.0 CONVERTER EQUATIONS

The transition between adjacent codes N and N+1 is given by:

$$V_{IN} = \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} - \frac{1}{512} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \cdot 256 + \text{Absolute Accuracy} \quad (4)$$

Where: V_{IN} = Voltage at comparator input
 $V_{REF(+)}$ = Voltage at Ref(+)
 $V_{REF(-)}$ = Voltage at Ref(-)
 V_{TUE} = Total unadjusted error voltage (typically $V_{REF(+)} + 512$)

Applications Information (Continued)

4.0 ANALOG COMPARATOR INPUTS


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with V_{IN} as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

Typical Application




DS90672-10

*Address latches needed for 8085 and SCMP interfacing the ADC0808 to a microprocessor


TABLE 2. Microprocessor Interface Table

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	\overline{MEMR}	\overline{MEMW}	INTR (Thru RST Circuit)
8085	\overline{RD}	\overline{WR}	INTR (Thru RST Circuit)
Z-80	\overline{RD}	\overline{WR}	\overline{INT} (Thru RST Circuit, Mode 0)
SC/MP	NRDS	NWDS	SA (Thru Sense A)
6800	$\overline{VMA} \cdot \overline{O2} \cdot \overline{R/W}$	$\overline{VMA} \cdot \overline{O} \cdot \overline{R/W}$	\overline{IRQA} or \overline{IRQB} (Thru PIA)

Physical Dimensions inches (millimeters) unless otherwise noted



Molded Dual-In-Line Package (N)
 Order Number ADC0808CCN or ADC0809CCN
 NS Package Number N28B



Molded Chip Carrier (V)
 Order Number ADC0808CCV or ADC0809CCV
 NS Package Number V28A

Notes

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor
Corporation
Americas
Tel: 1-800-272-9959
Fax: 1-800-737-7018
Email: support@nsc.com

www.national.com

National Semiconductor
Europe
Fax: +49 (0) 1 80-530 85 88
Email: europe.support@nsc.com
Deutsch Tel: +49 (0) 1 80-530 85 85
English Tel: +49 (0) 1 80-532 78 32
Français Tel: +49 (0) 1 80-532 93 58
Italiano Tel: +49 (0) 1 80-534 18 80

National Semiconductor
Asia Pacific Customer
Response Group
Tel: 85-2544466
Fax: 85-2504466
Email: see.support@nsc.com

National Semiconductor
Japan Ltd.
Tel: 81-3-5639-7560
Fax: 81-3-5639-7507

FEATURES

- 10 years minimum data retention in the absence of external power
- Data is automatically protected during power loss
- Directly replaces 8k x 8 volatile static RAM or EEPROM
- Unlimited write cycles
- Low-power CMOS
- JEDEC standard 28-pin DIP package
- Read and write access times as fast as 70 ns
- Lithium energy source is electrically disconnected to retain freshness until power is applied for the first time
- Full $\pm 10\%$ V_{CC} operating range (DS1225AD)
- Optional $\pm 5\%$ V_{CC} operating range (DS1225AB)
- Optional industrial temperature range of -40°C to $+85^{\circ}\text{C}$, designated IND

PIN ASSIGNMENT

NC	1	28	V_{CC}
A12	2	27	\overline{WE}
A7	3	26	NC
A6	4	25	A8
A5	5	24	A9
A4	6	23	A11
A3	7	22	\overline{OE}
A2	8	21	A10
A1	9	20	\overline{CE}
A0	10	19	DQ7
DQ0	11	18	DQ6
DQ1	12	17	DQ5
DQ2	13	16	DQ4
GND	14	15	DQ3

28-Pin ENCAPSULATED PACKAGE
 720-mil EXTENDED

PIN DESCRIPTION

A0-A12	- Address Inputs
DQ0-DQ7	- Data In/Data Out
\overline{CE}	- Chip Enable
\overline{WE}	- Write Enable
\overline{OE}	- Output Enable
V_{CC}	- Power (+5V)
GND	- Ground
NC	- No Connect

DESCRIPTION

The DS1225AB and DS1225AD are 65,536-bit, fully static, nonvolatile SRAMs organized as 8192 words by 8 bits. Each NV SRAM has a self-contained lithium energy source and control circuitry which constantly monitors V_{CC} for an out-of-tolerance condition. When such a condition occurs, the lithium energy source is automatically switched on and write protection is unconditionally enabled to prevent data-corruption. The NV SRAMs can be used in place of existing 8k x 8 SRAMs directly conforming to the popular byte-wide 28-pin DIP standard. The devices also match the pinout of the 2764 EPROM and the 2864 EEPROM, allowing direct substitution while enhancing performance. There is no limit on the number of write cycles that can be executed and no additional support circuitry is required for microprocessor interfacing.

READ MODE

The DS1225AB and DS1225AD execute a read cycle whenever \overline{WE} (Write Enable) is inactive (high) and \overline{CE} (Chip Enable) and \overline{OE} (Output Enable) are active (low). The unique address specified by the 13 address inputs ($A_0 - A_{12}$) defines which of the 8192 bytes of data is to be accessed. Valid data will be available to the eight data output drivers within t_{ACC} (Access Time) after the last address input signal is stable, providing that \overline{CE} and \overline{OE} access times are also satisfied. If \overline{CE} and \overline{OE} access times are not satisfied, then data access must be measured from the later-occurring signal and the limiting parameter is either t_{C0} for \overline{CE} or t_{OE} for \overline{OE} rather than address access.

WRITE MODE

The DS1225AB and DS1225AD execute a write cycle whenever the \overline{WE} and \overline{CE} signals are active (low) after address inputs are stable. The later-occurring falling edge of \overline{CE} or \overline{WE} will determine the start of the write cycle. The write cycle is terminated by the earlier rising edge of \overline{CE} or \overline{WE} . All address inputs must be kept valid throughout the write cycle. \overline{WE} must return to the high state for a minimum recovery time (t_{WR}) before another cycle can be initiated. The \overline{OE} control signal should be kept inactive (high) during write cycles to avoid bus contention. However, if the output drivers are enabled (\overline{CE} and \overline{OE} active) then \overline{WE} will disable the outputs in t_{ODW} from its falling edge.

DATA RETENTION MODE

The DS1225AB provides full functional capability for V_{CC} greater than 4.75 volts and write protects by 4.5 volts. The DS1225AD provides full-functional capability for V_{CC} greater than 4.5 volts and write protects by 4.25 volts. Data is maintained in the absence of V_{CC} without any additional support circuitry. The nonvolatile static RAMs constantly monitor V_{CC} . Should the supply voltage decay, the NV SRAMs automatically write protect themselves, all inputs become "don't care," and all outputs become high-impedance. As V_{CC} falls below approximately 3.0 volts, the power switching circuit connects the lithium energy source to RAM to retain data. During power-up, when V_{CC} rises above approximately 3.0 volts, the power switching circuit connects external V_{CC} to RAM and disconnects the lithium energy source. Normal RAM operation can resume after V_{CC} exceeds 4.75 volts for the DS1225AB and 4.5 volts for the DS1225AD.

FRESHNESS SEAL

Each DS1225 is shipped from Dallas Semiconductor with the lithium energy source disconnected, guaranteeing full energy capacity. When V_{CC} is first applied at a level of greater than V_{TP} , the lithium energy source is enabled for battery backup operation.

ABSOLUTE MAXIMUM RATINGS*

Voltage on Any Pin Relative to Ground	-0.3V to +7.0V
Operating Temperature	0°C to 70°C; -40°C to +85°C for IND parts
Storage Temperature	-40°C to +70°C; -40°C to +85°C for IND parts
Soldering Temperature	260°C for 10 seconds

* This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operation sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods of time may affect reliability.

RECOMMENDED DC OPERATING CONDITIONS(T_A: See Note 10)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
DS1225AB Power Supply Voltage	V _{CC}	4.75	5.0	5.25	V	
DS1225AD Power Supply Voltage	V _{CC}	4.50	5.0	5.5	V	
Logic 1	V _{IH}	2.2		V _{CC}	V	
Logic 0	V _{IL}	0.0		+0.8	V	

(V_{CC} = 5V ± 5% for DS1225AB)(T_A: See Note 10)**DC ELECTRICAL CHARACTERISTICS**(V_{CC} = 5V ± 10% for DS1225AD)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Input Leakage Current	I _{IL}	-1.0		+1.0	μA	
I/O Leakage Current CE > V _{IH} < V _{CC}	I _{IO}	-1.0		+1.0	μA	
Output Current (@ 2.4V)	I _{OH}	-1.0			mA	
Output Current (@ 0.4V)	I _{OL}	2.0			mA	
Standby Current CE = 2.2V	I _{CCS1}		5.0	10.0	mA	
Standby Current CE = V _{CC} - 0.5V	I _{CCS2}		3.0	5.0	mA	
Operating Current t _{CYC} = 200 ns (Commercial)	I _{CC01}			75	mA	
Operating Current t _{CYC} = 200 ns (Industrial)	I _{CC01}			85	mA	
Write Protection Voltage (DS1225AB)	V _{TP}	4.50	4.62	4.75	V	
Write Protection Voltage (DS1225AD)	V _{TP}	4.25	4.37	4.5	V	

CAPACITANCE(T_A = 25°C)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Input Capacitance	C _{IN}		5	10	pF	
Input/Output Capacitance	C _{IO}		5	10	pF	

(V_{CC} = 5V ± 5% for DS1225AB)(T_A: See Note 10)

AC ELECTRICAL CHARACTERISTICS


(V_{CC} = 5V ± 10% for DS1225AD)

PARAMETER	SYMBOL	DS1225AB-70 DS1225AD-70		DS1220AB-85 DS1220AD-85		UNITS	NOTES
		MIN	MAX	MIN	MAX		
Read Cycle Time	t _{RC}	70		85		ns	
Access Time	t _{ACC}		70		85	ns	
$\overline{\text{OE}}$ to Output Valid	t _{OE}		35		45	ns	
$\overline{\text{CE}}$ to Output Valid	t _{CO}		70		85	ns	
$\overline{\text{OE}}$ or $\overline{\text{CE}}$ to Output Active	t _{COE}	5		5		ns	5
Output High Z from Deselection	t _{OD}		25		30	ns	5
Output Hold from Address Change	t _{OH}	5		5		ns	
Write Cycle Time	t _{WC}	70		85		ns	
Write Pulse Width	t _{WP}	55		65		ns	3
Address Setup Time	t _{AW}	0		0		ns	
Write Recovery Time	t _{WR1}	0		0		ns	12
	t _{WR2}	10		10		ns	13
Output High Z from $\overline{\text{WE}}$	t _{ODW}		25		30	ns	5
Output Active from $\overline{\text{WE}}$	t _{OEW}	5		5		ns	5
Data Setup Time	t _{DS}	30		35		ns	4
Data Hold Time	t _{DH1}	0		0		ns	12
	t _{DH2}	10		10		ns	13

AC ELECTRICAL CHARACTERISTICS (cont'd)


PARAMETER	SYMBOL	DS1225AB-150 DS1225AD-150		DS1220AB-200 DS1220AD-200		UNITS	NOTES
		MIN	MAX	MIN	MAX		
Read Cycle Time	t_{RC}	150		200		ns	
Access Time	t_{ACC}		150		200	ns	
\overline{OE} to Output Valid	t_{OE}		70		100	ns	
\overline{CE} to Output Valid	t_{CO}		150		200	ns	
\overline{OE} or \overline{CE} to Output Active	t_{COE}	5		5		ns	5
Output High Z from Deselection	t_{OD}		35		35	ns	5
Output Hold from Address Change	t_{OH}	5		5		ns	
Write Cycle Time	t_{WC}	150		200		ns	
Write Pulse Width	t_{WP}	100		100		ns	3
Address Setup Time	t_{AW}	0		0		ns	
Write Recovery Time	t_{WR1}	0		0		ns	12
	t_{WR2}	10		10		ns	13
Output High Z from \overline{WE}	t_{ODW}		35		35	ns	5
Output Active from \overline{WE}	t_{OEWE}	5		5		ns	5
Data Setup Time	t_{DS}	60		80		ns	4
Data Hold Time	t_{DH1}	0		0		ns	12
	t_{DH2}	10		10		ns	13

READ CYCLE




SEE NOTE 1

WRITE CYCLE 1




SEE NOTES 2, 3, 4, 6, 7, 8 AND 12

WRITE CYCLE 2



SEE NOTES 2, 3, 4, 6, 7, 8 AND 13

POWER-DOWN/POWER-UP CONDITION



SEE NOTE 11

POWER-DOWN/POWER-UP TIMING

 $(T_A : \text{See Note 10})$

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
\overline{CE} at V_{TH} before Power-Down	t_{PD}	0			μs	11
V_{CC} slew from V_{TH} to 0_V	t_F	300			μs	
V_{CC} slew from 0_V to V_{TH}	t_R	300			μs	
\overline{CE} at V_{TH} after Power-Up	t_{REC}	2		125	ms	

 $(T_A = 25^\circ\text{C})$

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Expected Data Retention Time	t_{DR}	10			years	9

WARNING:

Under no circumstance are negative undershoots, of any amplitude, allowed when device is in battery backup mode.

NOTES:

1. \overline{WE} is high for a read cycle.
2. $\overline{OE} = V_{TH}$ or V_{TL} . If $\overline{OE} = V_{TH}$ during write cycle, the output buffers remain in a high-impedance state.
3. t_{WP} is specified as the logical AND of \overline{CE} and \overline{WE} . t_{WP} is measured from the latter of \overline{CE} or \overline{WE} going low to the earlier of \overline{CE} or \overline{WE} going high.
4. t_{DS} are measured from the earlier of \overline{CE} or \overline{WE} going high.
5. These parameters are sampled with a 5 pF load and are not 100% tested.
6. If the \overline{CE} low transition occurs simultaneously with or later than the \overline{WE} low transition, the output buffers remain in a high-impedance state during this period.
7. If the \overline{CE} high transition occurs prior to or simultaneously with the \overline{WE} high transition, the output buffers remain in a high-impedance state during this period.
8. If \overline{WE} is low or the \overline{WE} low transition occurs prior to or simultaneously with the \overline{CE} low transition, the output buffers remain in a high-impedance state during this period.
9. Each DS1225AB and each DS1225AD has a built-in switch that disconnects the lithium source until V_{CC} is first applied by the user. The expected t_{DR} is defined as accumulative time in the absence of V_{CC} starting from the time power is first applied by the user.
10. All AC and DC electrical characteristics are valid over the full operating temperature range. For commercial products, this range is 0°C to 70°C. For industrial products (IND), this range is -40°C to +85°C.
11. In a power down condition the voltage on any pin may not exceed the voltage on V_{CC} .
12. t_{WR1} , t_{DH1} are measured from \overline{WE} going high.
13. t_{WR2} , t_{DH2} are measured from \overline{CE} going high.
14. DS1225AB and DS1225AD modules are recognized by Underwriters Laboratory (U.L.®) under file E99151.

DC TEST CONDITIONS

Outputs Open

All Voltages Are Referenced to Ground

AC TEST CONDITIONS

Output Load: 100 pF + 1TTL Gate

Input Pulse Levels: 0 - 3.0V


Timing Measurement Reference Levels

Input: 1.5V


Output: 1.5V

Input Pulse Rise and Fall Times: 5ns


ORDERING INFORMATION



DS1225AB/AD NONVOLATILE SRAM, 28-PIN, 720-MIL EXTENDED MODULE



PKG	28-PIN	
	MIN	MAX
A IN.	1.520	1.540
MM	38.61	39.12
B IN.	0.695	0.720
MM	17.65	18.29
C IN.	0.395	0.415
MM	10.03	10.54
D IN.	0.100	0.130
MM	2.54	3.30
E IN.	0.017	0.030
MM	0.43	0.76
F IN.	0.120	0.160
MM	3.05	4.06
G IN.	0.090	0.110
MM	2.29	2.79
H IN.	0.590	0.630
MM	14.99	16.00
J IN.	0.008	0.012
MM	0.20	0.30
K IN.	0.015	0.021
MM	0.38	0.53



FEATURES

- Keeps track of hundredths of seconds, seconds, minutes, hours, days, date of the month, months, and years; valid leap year compensation up to 2100
- Watchdog timer restarts an out-of-control processor
- Alarm function schedules real time-related activities
- Embedded lithium energy cell maintains time, watchdog, user RAM, and alarm information
- Programmable interrupts and square wave outputs maintain 28-pin JEDEC footprint
- All registers are individually addressable via the address and data bus
- Accuracy is better than ± 1 minute/month at 25°C
- Greater than 10 years of timekeeping in the absence of V_{CC}
- 50 bytes of user NV RAM

PIN ASSIGNMENT

\overline{INTA}	1	28	V_{CC}
NC	2	27	\overline{WE}
NC	3	26	\overline{INTB} (INTB)
NC	4	25	NC
A5	5	24	NC
A4	6	23	SQW
A3	7	22	\overline{OE}
A2	8	21	NC
A1	9	20	\overline{CE}
A0	10	19	DQ7
DQ0	11	18	DQ6
DQ1	12	17	DQ5
DQ2	13	16	DQ4
GND	14	15	DQ3

28-Pin Encapsulated Package
(720-Mil Flush)

PIN DESCRIPTION

\overline{INTA}	- Interrupt Output A (open drain)
\overline{INTB} (INTB)	- Interrupt Output B (open drain)
A0-A5	- Address Inputs
DQ0-DQ7	- Data Input/Output
\overline{CE}	- Chip Enable
\overline{OE}	- Output Enable
\overline{WE}	- Write Enable
V_{CC}	- +5 Volts
GND	- Ground
NC	- No Connection
SQW	- Square Wave Output

DESCRIPTION

The DS1286 Watchdog Timekeeper is a self-contained real time clock, alarm, watchdog timer, and interval timer in a 28-pin JEDEC DIP package. The DS1286 contains an embedded lithium energy source and a quartz crystal which eliminates the need for any external circuitry. Data contained within 64 eight-bit registers can be read or written in the same manner as byte-wide static RAM. Data is maintained in the Watchdog Timekeeper by intelligent control circuitry which detects the status of V_{CC} and write protects memory when V_{CC} is out of tolerance. The lithium energy source can maintain data and real time for over 10 years in the absence of V_{CC} . Watchdog Timekeeper information includes hundredths of seconds, seconds, minutes, hours, day, month, and year. The date at the end of the month is automatically

adjusted for months with less than 31 days, including correction for leap year. The Watchdog Timekeeper operates in either 24-hour or 12-hour format with an AM/PM indicator. The watchdog timer provides alarm windows and interval timing between 0.01 seconds and 99.99 seconds. The real time alarm provides for preset times of up to one week.

OPERATION - READ REGISTERS

The DS1286 executes a read cycle whenever \overline{WE} (Write Enable) is inactive (High) and \overline{CE} (Chip Enable) and \overline{OE} (Output Enable) are active (Low). The unique address specified by the six address inputs (A0-A5) defines which of the 64 registers is to be accessed. Valid data will be available to the eight data output drivers within t_{ACC} (Access Time) after the last address input signal is stable, providing that \overline{CE} and \overline{OE} access times are also satisfied. If \overline{OE} and \overline{CE} access times are not satisfied, then data access must be measured from the latter occurring signal (\overline{CE} or \overline{OE}) and the limiting parameter is either t_{CO} for \overline{CE} or t_{OE} for \overline{OE} rather than address access.

OPERATION - WRITE REGISTERS

The DS1286 is in the write mode whenever the \overline{WE} (Write Enable) and \overline{CE} (Chip Enable) signals are in the active (Low) state after the address inputs are stable. The latter occurring falling edge of \overline{CE} or \overline{WE} will determine the start of the write cycle. The write cycle is terminated by the earlier rising edge of \overline{CE} or \overline{WE} . All address inputs must be kept valid throughout the write cycle. \overline{WE} must return to the high state for a minimum recovery state (t_{WR}) before another cycle can be initiated. Data must be valid on the data bus with sufficient Data Set Up (t_{DS}) and Data Hold Time (t_{DH}) with respect to the earlier rising edge of \overline{CE} or \overline{WE} . The \overline{OE} control signal should be kept inactive (High) during write cycles to avoid bus contention. However, if the output bus has been enabled (\overline{CE} and \overline{OE} active), then \overline{WE} will disable the outputs in t_{ODW} from its falling edge.


DATA RETENTION

The Watchdog Timekeeper provides full functional capability when V_{CC} is greater than 4.5 volts and write protects the register contents at 4.25 volts typical. Data is maintained in the absence of V_{CC} without any additional support circuitry. The DS1286 constantly monitors V_{CC} . Should the supply voltage decay, the Watchdog Timekeeper will automatically write protect itself and all inputs to the registers become "Don't Care." Both \overline{INTA} and \overline{INTB} (\overline{INTB}) are open drain outputs. The two interrupts and the internal clock continue to run regardless of the level of V_{CC} . However, it is important to insure that the pull-up resistors used with the interrupt pins are never pulled up to a value which is greater than $V_{CC} + 0.3V$. As V_{CC} falls below approximately 3.0 volts, a power switching circuit turns on the lithium energy source to maintain the clock, and timer data functionality. It is also required to insure that during this time (battery backup mode), the voltage present at \overline{INTA} and \overline{INTB} (\overline{INTB}) never exceeds 3.0V. At all times the current on each should not exceed +2.1 mA or -1.0 mA. However, if the active high mode is selected for \overline{INTB} (\overline{INTB}), this pin will only go high in the presence of V_{CC} . During power-up, when V_{CC} rises above approximately 3.0 volts, the power switching circuit connects external V_{CC} and disconnects the internal lithium energy source. Normal operation can resume after V_{CC} exceeds 4.5 volts for a period of 150 ms.

WATCHDOG TIMEKEEPER REGISTERS

The Watchdog Timekeeper has 64 registers which are 8 bits wide that contain all of the Timekeeping, Alarm, Watchdog, Control, and Data information. The Clock, Calendar, Alarm, and Watchdog registers are memory locations which contain external (user-accessible) and internal copies of the data. The external copies are independent of internal functions except that they are updated periodically by the simultaneous transfer of the incremented internal copy (see Figure 1). The Command Register bits are affected by both internal and external functions. This register will be discussed later. The 50 bytes of RAM registers can only be accessed from the external address and data bus. Registers 0, 1, 2, 4, 6, 8, 9, and A contain time of day and date information (see Figure 2). Time of Day information is stored in BCD. Registers 3, 5, and 7 contain the Time of Day Alarm information. Time of Day Alarm information is stored in BCD. Register B is the Command Register and information in this register is binary. Registers C and D are the Watchdog Alarm registers and information which is stored in these two registers is in BCD. Registers E through 3F are user bytes and can be used to contain data at the user's discretion.

BLOCK DIAGRAM Figure 1



DS1286 WATCHDOG TIMEKEEPER REGISTERS Figure 2

ADDRESS	BIT 7						BIT 0	RANGE		
CLOCK, CALENDAR, TIME OF DAY ALARM REGISTERS	0	0.1 SECONDS			0.01 SECONDS			00-99		
	1	0	10 SECONDS		SECONDS			00-59		
		2	0	10 MINUTES		MINUTES			00-59	
	3	M	10MIN ALARM		MIN ALARM			00-59		
	4	0	12/24	10	A/P	10 HR		HOURS	01-12-A/P 00-23	
		5	M	12/24	10	A/P	10 HR		HR ALARM	01-12-A/P 00-23
	6	0	0	0	0	0	0	DAYS	01-07	
	7	M	0	0	0	0	0	DAY ALARM	01-07	
	e	0	0	10 DATE		DATE			01-31	
	9	EOSC	ESOW	0	10MO		MONTHS			01-12
		A	10 YEARS			YEARS				00-99
	COMMAND REGISTERS	B	TE	IPSW	IBH LO	PU LVL	WAM	TDM	WAF	TDF
	WATCHDOG ALARM REGISTERS	C	0.1 SECONDS			0.01 SECONDS				00-99
		D	10 SECONDS			SECONDS				00-99
(RETRIGGERABLE/ REPETITIVE COUNTDOWN ALARM)	USER REGISTERS	E								
	3F									

TIME OF DAY REGISTERS

Registers 0, 1, 2, 4, 6, 8, 9, and A contain Time of Day data in BCD. Ten bits within these eight registers are not used and will always read 0 regardless of how they are written. Bits 6 and 7 in the Months Register (9) are binary bits. When set to logic 0, $\overline{\text{EOSC}}$ (bit 7) enables the Real Time Clock oscillator. This bit is set to logic 1 as shipped from Dallas Semiconductor to prevent lithium energy consumption during storage and shipment. This bit will normally be turned on by the user during device initialization. However, the oscillator can be turned on and off as necessary by setting this bit to the appropriate level. Bit 6 of this same byte controls the Square Wave Output (Pin 23). When set to logic 0, the Square Wave Output pin will output a 1024 Hz Square Wave Signal. When set to logic 1 the Square Wave Output pin is in a high impedance state. Bit 6 of the Hours Register is defined as the 12- or 24- hour Select Bit. When set to logic 1, the 12-hour format is selected. In the 12-hour format, bit 5 is the AM/PM bit with logic 1 being PM. In the 24-hour mode, bit 5 is the second 10-hour bit (20-23 hours). The Time of Day registers are updated every .01 seconds from the real time clock, except when the TE bit (bit 7 of Register B) is set low or the clock oscillator is not running. The preferred method of synchronizing data access to and from the Watchdog Timekeeper is to access the Command Register by doing a write cycle to address location 0B and setting the TE bit (Transfer Enable) to a logic 0. This will freeze the External Time of Day registers at the present recorded time, allowing access to occur without danger of simultaneous update. When the watch registers have been read or written, a second write cycle to location 0B, setting the TE bit to a logic 1, will put the Time of Day registers back to being updated every 0.01 second. No time is lost in the real time clock because the internal copy of the Time of Day register buffers is continually incremented while the external memory registers are frozen.

An alternate method of reading and writing the Time of Day registers is to ignore synchronization. However, any single read may give erroneous data as the real time clock may be in the process of updating the external memory registers as data is being read. The internal copies of seconds through years are incremented and Time of Day Alarm is checked during the period that hundreds of seconds read 99 and are transferred to the external register when hundredths of seconds roll from 99 to 00. A way of making sure data is valid is to do multiple reads and compare. Writing the registers can also produce erroneous results for the same reasons. A way of making sure that the write cycle has caused proper update is to do read verifies and re-execute the write cycle if data is not correct. While the possibility of erroneous results from reads and write cycles has been stated, it is worth noting that the probability of an incorrect result is kept to a minimum due to the redundant structure of the Watchdog Timekeeper.

TIME OF DAY ALARM REGISTERS

Registers 3, 5, and 7 contain the Time of Day Alarm registers. Bits 3, 4, 5, and 6 of Register 7 will always read 0 regardless of how they are written. Bit 7 of Registers 3, 5, and 7 are mask bits (Figure 3). When all of the mask bits are logic 0, a Time of Day Alarm will only occur when Registers 2, 4, and 6 match the values stored in Registers 3, 5, and 7. An alarm will be generated every day when bit 7 of Register 7 is set to a logic 1. Similarly, an alarm is generated every hour when bit 7 of Registers 7 and 5 is set to a logic 1. When bit 7 of Registers 7, 5, and 3 is set to a logic 1, an alarm will occur every minute when Register 1 (seconds) rolls from 59 to 00.

Time of Day Alarm registers are written and read in the same format as the Time of Day registers. The Time of Day Alarm Flag and Interrupt is always cleared when Alarm registers are read or written.

WATCHDOG ALARM REGISTERS

Registers C and D contain the time for the Watchdog Alarm. The two registers contain a time count from to 99.99 seconds in BCD. The value written into the Watchdog Alarm Registers can be written or read in any order. Any access to Registers C or D will cause the Watchdog Alarm to reinitialize and clears the Watchdog Flag bit and the Watchdog Interrupt Output. When a new value is entered or the Watchdog Registers are read, the Watchdog Timer will start counting down from the entered value to 0. When 0 is reached, the Watchdog Interrupt Output will go to the active state. The Watchdog Timer countdown is interrupted and reinitialized back to the entered value every time either of the registers is accessed. In this manner, controlled periodic accesses to the Watchdog Timer can prevent the Watchdog Alarm from ever going to an active level. If access does not occur, countdown alarm will be repetitive. The Watchdog Alarm registers always read the entered value. The actual countdown register is internal and is not readable. Writing Registers C and D to 0 will disable the Watchdog Alarm feature.

COMMAND REGISTER

Address location 0B is the Command Register where mask bits, control bits, and flag bits reside. Bit 0 is the Time of Day Alarm Flag (TDF). When this bit is set internally to a logic 1, an alarm has occurred. The time of the alarm can be determined by reading the Time of Day Alarm registers. However, if the transfer enable bit is set to logic 0 the Time of Day registers may not reflect the exact time that the alarm occurred. This bit is read only and writing this register has no effect on the bit. The bit is reset when any of the Time of Day Alarm registers are read. Bit 1 is the Watchdog Alarm Flag (WAF). When this bit is set internally to a logic 1, a Watchdog Alarm has occurred. This bit is read only and writing this register has no effect on the bit. The bit is reset when any of the Watchdog Alarm registers are accessed. Bit 2 of the Command Register contains the Time of Day Alarm Mask Bit (TDM). When this bit is written to a logic 1, the Time of Day Alarm Interrupt Output is deactivated regardless of the value of the Time of Day Alarm Flag. When TDM is set to logic 0, the Time of Day Interrupt Output will go to the active state, which is determined by bits 0, 4, 5, and 6 of the Command Register. Bit 3 of the Command Register contains the Watchdog Alarm Mask bit (WAM). When this bit is written to a logic 1, the Watchdog Interrupt Output is deactivated regardless of the value in the Watchdog Alarm registers. When WAM is set to logic 0, the Watchdog Interrupt Output will go to the active state which is determined by bits 1, 4, 5, and 6 of the Command Register. These 4 bits define how Interrupt Output Pins $\overline{\text{INTA}}$ and $\overline{\text{INTB}}$ ($\overline{\text{INTB}}$) will be operated. Bit 4 of the Command Register determines whether both interrupts will output a pulse or level when activated. If bit 4 is set to logic 1, the pulse mode is selected and $\overline{\text{INTA}}$ will sink current for a minimum of 3 ms and then release. Output $\overline{\text{INTB}}$ ($\overline{\text{INTB}}$) will either sink or source current for a minimum of 3 ms depending on the level of bit 5. When bit 5 is set to logic 1, the B interrupt will source current. When bit 5 is set to logic 0, the B interrupt will sink current. Bit 6 of the Command Register directs which type of interrupt will be present on interrupt pins $\overline{\text{INTA}}$ or $\overline{\text{INTB}}$ ($\overline{\text{INTB}}$). When set to logic 1, $\overline{\text{INTA}}$ becomes the Time of Day Alarm Interrupt pin and $\overline{\text{INTB}}$ ($\overline{\text{INTB}}$) becomes the Watchdog Interrupt pin. When bit 6 is set to logic 0, the interrupt functions are reversed such that the Time of Day Alarm will be output on $\overline{\text{INTB}}$ ($\overline{\text{INTB}}$) and the Watchdog Interrupt will be output on $\overline{\text{INTA}}$. Caution should be exercised when dynamically setting this bit as the interrupts will be reversed even if in an active state. Bit 7 of the Command Register is for Transfer Enable (TE). The function of this bit is described in the Time of Day registers.

TIME OF DAY ALARM MASK BITS Figure 3

REGISTER			
(3)MINUTES	(5)HOURS	(7)DAYS	
1	1	1	ALARM ONCE PER MINUTE
0	1	1	ALARM WHEN MINUTES MATCH
0	0	1	ALARM WHEN HOURS AND MINUTES MATCH
0	0	0	ALARM WHEN HOURS, MINUTES, AND DAYS MATCH

ABSOLUTE MAXIMUM RATINGS*

Voltage on Any Pin Relative to Ground	-0.3V to +7.0V
Operating Temperature	0°C to 70°C
Storage Temperature	-40°C to +70°C
Soldering Temperature	260°C for 10 seconds (See Note 14)

* This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operation sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods of time may affect reliability.

RECOMMENDED DC OPERATING CONDITIONS (0°C to 70°C)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Power Supply Voltage	V_{CC}	4.5	5.0	5.5	V	10
Input Logic 1	V_{IH}	2.2		$V_{CC}+0.3$	V	10
Input Logic 0	V_{IL}	-0.3		0.8	V	10

DC ELECTRICAL CHARACTERISTICS (0°C to 70°C; $V_{CC} = 5V \pm 10\%$)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Input Leakage Current	I_{IL}	-1.0		+1.0	μA	
Output Leakage Current	I_{LO}	-1.0		+1.0	μA	
I/O Leakage Current $\overline{CE} \geq V_{IH} \leq V_{CC}$	I_{LIO}	-1.0		+1.0	μA	
Output Current (@ 2.4V)	I_{OH}	-1.0			mA	
Output Current (@ 0.4V)	I_{OL}	2.0			mA	13
Standby Current $\overline{CE} = 2.2V$	I_{CCS1}		3.0	7.0	mA	
Standby Current $\overline{CE} > V_{CC} - 0.5$	I_{CCS2}			4.0	mA	
Active Current	I_{CC}			15	mA	
Write Protection Voltage	V_{TP}		4.25		V	


CAPACITANCE ($t_A = 25^\circ C$)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Input Capacitance	C_{IN}		7	10	pF	
Output Capacitance	C_{OUT}		7	10	pF	
Input/Output Capacitance	C_{IO}		7	10	pF	


AC ELECTRICAL CHARACTERISTICS (0°C to 70°C; $V_{CC} = 4.5V$ to $5.5V$)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Read Cycle Time	t_{RC}	150			ns	1
Address Access Time	t_{ACC}			150	ns	
\overline{CE} Access Time	t_{CO}			150	ns	
\overline{OE} Access Time	t_{OE}			60	ns	
\overline{OE} or \overline{CE} to Output Active	t_{COE}	10			ns	
Output High Z from Deselect	t_{OD}			60	ns	
Output Hold from Address Change	t_{OH}	10			ns	
Write Cycle Time	t_{WC}	150			ns	
Write Pulse Width	t_{WP}	140			ns	3
Address Setup Time	t_{AW}	0			ns	
Write Recovery Time	t_{WR}	10			ns	
Output High Z from \overline{WE}	t_{ODW}			50	ns	
Output Active from \overline{WE}	t_{OEW}	10			ns	
Data Setup Time	t_{DS}	45			ns	4
Data Hold Time	t_{DH}	0			ns	4,5
INTA, INTB Pulse Width	t_{PW}	3			ns	11,12


READ CYCLE (NOTE 1)




WRITE CYCLE 1 (Notes 2, 6, 7)




WRITE CYCLE 2 (Notes 2, 8)



TIMING DIAGRAM: INTERRUPT OUTPUTS PULSE MODE (SEE NOTES 11, 12)



POWER-DOWN/POWER-UP CONDITION



POWER-UP/POWER-DOWN CONDITION

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
\overline{CE} at V_{IH} before Power-Down	t_{PD}	0			μs	
V_{CC} slew from 4.5V to 0V (\overline{CE} at V_{IH})	t_F	350			μs	
V_{CC} slew from 0V to 4.5V (\overline{CE} at V_{IH})	t_R	100			μs	
\overline{CE} at V_{IH} after Power Up	t_{REC}			150	ns	

(t_A=25°C)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Expected Data Retention Time	t_{DR}	10			years	9

WARNING:

Under no circumstances are negative undershoots, of any amplitude, allowed when device is in battery backup mode.

NOTES:

1. \overline{WE} is high for a read cycle.
2. $OE = V_{IH}$ or V_{IL} . If $\overline{OE} = V_{IH}$ during write cycle, the output buffers remain in a high impedance state.
3. t_{WP} is specified as the logical AND of the \overline{CE} and \overline{WE} . t_{WP} is measured from the latter of \overline{CE} or \overline{WE} going low to the earlier of \overline{CE} or \overline{WE} going high.
4. t_{DS} or t_{DH} are measured from the earlier of \overline{CE} or \overline{WE} going high.
5. t_{DH} is measured from \overline{WE} going high. If \overline{CE} is used to terminate the write cycle, then $t_{DH} = 20$ ns.
6. If the \overline{CE} low transition occurs simultaneously with or later than the \overline{WE} low transition in Write Cycle 1, the output buffers remain in a high impedance state during this period.
7. If the \overline{CE} high transition occurs prior to or simultaneously with the \overline{WE} high transition, the output buffers remain in a high impedance state during this period.
8. If \overline{WE} is low or the \overline{WE} low transition occurs prior to or simultaneously with the \overline{CE} low transition, the output buffers remain in a high impedance state during this period.
9. Each DS1286 is marked with a four-digit date code AABB. AA designates the year of manufacture. BB designates the week of manufacture. The expected t_{DR} is defined as starting at the date of manufacture.
10. All voltages are referenced to ground.
11. Applies to both interrupt pins when the alarms are set to pulse.
12. Interrupt output occurs within 100 ns on the alarm condition existing.
13. Both \overline{INTA} and \overline{INTB} (INTB) are open drain outputs.
14. Real-Time Clock Modules can be successfully processed through conventional wave-soldering techniques as long as temperature exposure to the lithium energy source contained within does not exceed +85°C. Post-solder cleaning with water washing techniques is acceptable, provided that ultrasonic vibration is not used.

AC TEST CONDITIONS

Output Load: 100 pF + 1TTL Gate

Input Pulse Levels: 0-3.0V


Timing Measurement Reference Levels

Input: 1.5V

Output: 1.5V


Input Pulse Rise and Fall Times: 5 ns.

DS1286 WATCHDOG TIMEKEEPER



PKG	28-PIN	
DIM	MIN	MAX
A IN.	1.520	1.540
MM	38.61	39.12
B IN.	0.695	0.720
MM	17.65	18.29
C IN.	0.350	0.375
MM	8.89	9.52
D IN.	0.100	0.130
MM	2.54	3.30
E IN.	0.015	0.030
MM	0.38	0.76
F IN.	0.110	0.140
MM	2.79	3.56
G IN.	0.090	0.110
MM	2.29	2.79
H IN.	0.590	0.630
MM	14.99	16.00
J IN.	0.008	0.012
MM	0.20	0.30
K IN.	0.015	0.021
MM	0.38	0.53

NOTE: PINS 2,3,21,24 AND 25 ARE MISSING BY DESIGN



MAX233

MAX233 är en förbättrad version av MAX202 eller MAX232.

Förbättringen innebär att kretsen klarar sig utan kondensatorer.




Figure 11. MAX233 Pin Configuration and Typical Operating Circuit

Tre par av pinnar bygglas, resten förblir oanslutet. Studera databladets bild ovan och kopplingen nedan.

