## ESCUELA POLITECNICA NACIONAL

#### FACULTAD DE INGENIERIA ELECTRICA

TESIS DE GRADO

.

# "CIRCUITO DE DISPARO TRIFASICO PARA CONTROL POR CICLO INTEGRAL"

÷,

Tesis previa a la obtención del título de Ingeniero en la esp<u>e</u> cialización de Electrónica y Telecomunicaciones.

#### JUAN PATRICIO EGUEZ VASQUEZ

Quito, Abril de 1982

Certifico que este trabajo ha sido realizado en su totalidad por el señor Juan Patricio Egüez Vásquez.

.,•

;

ING. HUGO BANDA G.

Director de Tesis

	А	1 a	memoria	de	JUANITA
,	А	NIL	DA		
	А	JA۱	IER		
	А	ΡIL	AR		

**`** 

. 3<sup>5</sup>

· . .

<u>---</u>

#### AGRADECIMIENTO

•

**,** 

A la Escuela Politécnica Nacional, a todos quienes la conforman, en especial al Ing. Hugo Banda, por su gran ayuda.

A mis amigos y compañeros, que de una u otra forma han contribuído en la realización del presente trabajo.

## INDICE

### CAPITULO I: GENERALIDADES DEL CICLO INTEGRAL.

1.1.	Introducción	1
1.2.	Conmutación a Voltaje (o corriente) cero	3
1.3.	El Control por Ciclo Integral	6
1.4.	Clases de Ciclo Integral	8
1.4.a.	En AC	8
1.4.b.	En DC	13

# CAPITULO II: PROPIEDADES ANALITICAS DE LAS FORMAS DE ONDA DEL CICLO INTEGRAL

2.1.	Definición Matemática en AC.	16
2.2.	Espectro de Frecuencia en AC	20
2.2.a.	Subarmónicos de la frecuencia de alimentación	20
2.2.b.	Componente de la frecuencia de alimentación	20
2.2.c.	Armónicos de valor cero	22
2.2.d.	Componentes de frecuencias armónicos altos	
	para n múltiplo de T	24
2.2.e.	Componentes de frecuencias armónicos altos	24
2.2.f.	Subarmónicas de amplitud mayor que la	
	componente de alimentación	25
2.3.	Análisis del Espectro de frecuencia en AC	27
2.3.a.	Efecto de aumentar N con T fijo	27

		PAGINA
2.3.b.	Efecto de aumentar N cuando N/T es fijo	29
2.4.	Comparación del espectro de componentes entre	
	el Control por Ciclo Integral y el Control de	
	Angulo de Fase Simétrico	31
2.5.	Consideraciones de Potencia en AC	33
2.5.a.	Voltaje eficaz y factor de rizado	33
2.5.b.	Potencia promedio en la carga	36
2.6.	Factor de Potencia	39
2.7.	Definición Matemática en DC	41
2.8.	Espectro de Frecuencia en DC	42
2.8.a.	Componente DC	42
2.8.b.	Componentes Subarmónicos	42
2.8.c.	Componente armónico de frecuencia de	
	alimentación	43
2.8.d.	Componentes armónicos de alta frecuencia	44
2.8.e.	Componentes de alta frecuencia para	
	n múltiplo de 2T.	44
2.8.f.	Componentes de alta frecuencia cuando	
	n es múltiplo impar de T.	45
2.9.	Consideraciones de potencia en DC: Factor	
	de Distorsión y Factor de Rizado	47

CAPITULO III: DISEÑO DEL SISTEMA DE CONTROL

3.1.	Especificaciones	50
3.2.	Organización del Sistema	51

PAGINA

3.3.	Unidad de Sincronismo	53
3.3.a.	Detectores de cruce por cero	53
3.3.b.	Acondicionador de pulsos de reloj	56
3.4.	Unidad Lógica	59
3.4.a.	Contador Programable módulo T	59
3.4.b.	Comparador de Magnitud N: T	64
3.4.c.	Registro de Desplazamiento	66
3.4.d.	Circuitos de Mando y Alarma	67
3.5.	Etapa de Disparo	72
3.5.a.	Generador del Tren de pulsos	72
3.5.b.	Interfase de Potencia	73
3.6.	Circuito de Potencia	73

## CAPITULO IV: RESULTADOS EXPERIMENTALES Y CONCLUSIONES

4.1.	Mediciones y Resultados	77
4.2.	Conclusiones y Recomendaciones	99
ANEXO		102
REFEREN	CIAS Y APLICACIONES	104
BIBLIOGE	RAFIA	105
APENDICE	Ξ	106

#### CAPITULO I

#### GENERALIDADES DEL CICLO INTEGRAL

\*

1.1 INTRODUCCION.

ينے ا

La electrónica de potencia, con los adelantos en el desarrollo de elementos semiconductores, y la ayuda que recibe de las día a día mejores opciones que brindan los circuitos integrados, en especial digitales, ha alcanzado ultimamente un impulso c<u>o</u> mo no se ha visto antes.

Entre las innumerables aplicaciones desarrolladas con el progreso de este campo, se encuentra el control por Ciclo Integral: un modo de conmutación por tiristores de circuitos de p<u>o</u> tencia, con control analógico o digital, cuya base operacional es la conmutación a voltaje (o corriente) cero, si bien fue propuesta a fines de la década del cincuenta, ha ganado ráp<u>i</u> damente gran aceptación gracias a que las características de cierre de los tiristores la hacen facilmente aplicable.

El circuito de Disparo Trifásico para control por Ciclo Integral, motivo de este trabajo, a más de la eficiencia, general característica de los elementos semiconductores de potencia, (tiristores para este caso), se presenta dispuesto de entradas de datos programables, que lo hace muy versátil, particularmente desde el punto de vista de la experimentación toda vez que este tipo de control es relativamente nuevo, y sus aplicaciones todavía son escasas.

El trabajo presente contiene un estudio teórico del control por ciclo integral: sus ventajas y características más releva<u>n</u> tes, así como el análisis de frecuencia de`sus casos típicos, el diseño del control digital que se ha implementado, y fina<u>l</u> mente los resultados, con comentarios y recomendaciones para aplicaciones futuras del presente trabajo.

\*

1.2 CONMUTACION A VOLTAJE (O CORRIENTE) CERO.

Cuando se enciende o apaga un circuito de potencia se presentan casos especiales de excitación:

Al aplicar inicialmente la energía, se alimenta al circuito con una función paso de voltaje, que es origen de una excitación transitoria cuyo espectro muestra componentes de alta fr<u>e</u> cuencia.

Para el caso de un circuito resistivo la corriente en la ca<u>r</u> ga va desde cero hasta el límite en pocos microsegundos. Algo parecido ocurre en conmutaciones de apagado al azar, en donde se corta la corriente abruptamente. Para el caso de circuitos inductivos, esta acción se traduce en altos voltajes transit<u>o</u> rios que de igual modo contienen componentes de alta frecue<u>n</u> cia.

El análisis de las formas de onda de este tipo de componentes de alta frecuencia presenta un infinito espectro de energía en el cual la amplitud es inversamente proporcional a la frecue<u>n</u> cia. En muchas aplicaciones donde se usa el control de fase, la banda de radiodifusión AM y en algunos casos frecuencias de T.V. y F.M. sufren severas interferencias. El cuadro de la figura 1.1 nos puede dar una idea de lo mencionado.

Las características de cierre de los tiristores prácticamente ideales, se han considerado para eliminar los problemas de i<u>n</u>

- 3 -

terferencia y ruido mencionados, puesto que se puede disparar un tiristor para energizar una carga a partir de voltajes prá<u>c</u> ticamente de valor cero, igualmente la interrupción de energía desde estos elementos puede efectuarse solamente cuando la corriente se aproxima a cero, prescindiendo del factor de p<u>o</u> tencia en la carga; en síntesis se puede activar o desactivar un tiristor que controla la alimentación a una carga cuando el



FRECUENCIA

FIG. 1.1

۰,

م نے

voltaje o la corriente respectivamente, sean en la práctica de valor cero. Esta es la característica de que se vale el co<u>n</u> trol por ciclo integral para fundamentar su operación, al mi<u>s</u> mo tiempo que para justificar su existencia. 1.3 EL CONTROL POR CICLO INTEGRAL.

Cuando la conducción de tiristores permite ciclos (o semiciclos) enteros de corriente a la carga seguidos por ciclos (o semiciclos) enteros de bloqueo, las formas de onda de voltaje y corriente en la carga se definen como: conmutación a voltaje cero, selección de ciclo, disparo intermitente, o en def<u>i</u> nitiva control por ciclo (o semiciclo) integral.

6

La figura 1.2 ilustra la forma de onda de voltaje (y corriente en una carga resistiva) en la carga del más típico de los controles por ciclo integral, que consiste en la conducción de N de un total de T ciclos de alimentación, contados a partir del cruce de cero positivo, mediante el control de conmutación de un inverso paralelo de tiristores según el circuito de la figura 1.3.



FIG. 1.2



FIG. 1.3.

İ

•

1.4 CLASES DE CICLO INTEGRAL.

A pesar de que las formas de modulación de ciclos o semiciclos en la carga, clasificaría al Control por Ciclo Integral de m<u>u</u> chas maneras, en especial de acuerdo a su aplicación específ<u>i</u> ca, se podrían diferenciar dos grupos: en AC y en DC.

1.4.a. EL CICLO INTEGRAL EN AC.

En el numeral 1.3 y en las figuras 1.2 y 1.3 se ilustra el c<u>a</u> so presente, y que por ser el más general y conocido, es mot<u>i</u> vo de su desarrollo en la parte experimental del presente tr<u>a</u> bajo. Para el caso particular de este gráfico, se nota que N = 2 y T = 3.

En la figura 1.4 aparece un diagrama de bloques de un circuito de control analógico para ciclo integral en A.C. las formas de onda de la figura 1.5 aclaran la explicación de su funcionamiento.

El período de control T es fijado por el período de la Onda Diente de Sierra (A), la cual es aplicada a una de las entradas del comparador del voltaje. El período de conducción N se establece por el nivel DC aplicado a la otra entrada. E<u>s</u> to produce en (B) una onda cuadrada de relación b/(a-b), que contiene los datos T y N.

- 8 -



FIG. 1.4.

÷





9

El sincronismo de conmutación a voltaje cero de la fuente AC se obtiene generando pulsos estrechos centrados al cruce de c<u>e</u> ro positivo de la onda de alimentación. El paso de estos pu<u>l</u> sos a través de la entrada del multivibrador monoestable es h<u>a</u> bilitada por la compuerta "AND" cuando la salida del compara-

dor es alta (E).

Para cargas resistivas la salida de la compuerta "AND" puede conectarse directamente a la etapa de salida, en cambio para cargas inductivas se recomienda mantener el encendido de los tiristores durante la totalidad del período de conducción. El ancho de los pulsos de activado es incrementado por el multivibrador monoestable sobre un valor próximo a los 20 m. seg. Estos son aplicados a la etapa de salida en donde, un oscilador de bloqueo aestable los convierte en un tren de pulsos de encendido (G).

Al igual que el caso anterior, mediante control a lazo abierto, se puede considerar un sistema de control por ciclo integral que provee un diagrama de selección de ciclos, con perío do de control fijo.

Para aclarar, en la figura 1.6 se tiene un circuito digital realmente sencillo que permite obtener un diagrama de sele<u>c</u> ción de 16 ciclos, los cuales se controlan totalmente a través de los interruptores conectados a las entradas de datos del multiplexer 16/1, las formas de onda se observan en la figura 1.7.



FIG. 1.6.



FIG. 1.7.

La selección de las entradas de datos es secuencial y estácon trolada por las salidas del contador binario. El generador de pulsos de reloj sincroniza la cuenta con la frecuencia de alimentación. En consecuencia, el multiplexer seleccionará un dato cada ciclo, en él un interruptor cerrado proveerá la alimentación del correspondiente ciclo a la carga. En la com puerta "AND" se modula un tren de pulsos a la señal de disparo. Esta señal modulada se amplifica suficientemente en la <u>e</u> tapa de salida, la cual está conectada al circuito de potencia básico de la figura 1.2, como en todos los casos.

En los gráficos de la figura 1.8 se sugiere una forma de onda en la carga, mediante control por ciclo integral, que de acuer



FIG. 1.8

- 12 -

do a alguna aplicación específica, o para experimentación se podría considerar.

Para este supuesto caso se observan 3 variables: M que sería el número de semiciclos positivos o negativos sucesivos y a<u>l</u> ternados a ser aplicados, T el período total, y N el número total de semiciclos positivos y negativos aplicados.

Es simple notar que mediante pequeñas modificaciones al caso más general de ciclo integral, se presentan casos de características tan especiales como el anterior, pero que pueden ser implementados con facilidad utilizando controles digitales pr<u>o</u> gramables.

Finalmente para control a lazo cerrado, en especial de temperatura existen circuitos analógicos totalmente integrados, los cuales al estar provistos de sensores y transducers que al re<u>s</u> ponder con señales analógicas facilitan su aplicación.

1.4.b. EL CICLO INTEGRAL EN DC.

Como se observa en el numeral anterior, la clasificación de este tipo de control, se puede efectuar tomando en cuenta algunos aspectos tales como las formas de modulación de ciclos o semiciclos en la carga, la implementación analógica o dig<u>i</u> tal, el control a lazo abierto o cerrado, etc. La consideración de clasificación en AC y DC es simplemente la particularización de uno de los aspectos anteriores, tomando en cuenta análisis matemáticos y aplicaciones específicas al desarrollo experimental del presente trabajo.

El uso de simples circuitos rectificadores como los de las f<u>i</u> guras 1.9.a,b,c, para citar unos ejemplos, son causa de que se tenga sobre la carga control por Ciclo Integral rectificado, a partir de una alimentación alterna de ciclo integral. La <u>i</u> lustración de la forma de onda de la figura 1.10 aclara la idea anterior.



FIG. 1.9



FIG. 1.10

De lo expuesto se concluye que al utilizar rectificadores, p<u>a</u> ra cualquiera de los casos en AC, se obtendrán nuevos tipos de ciclo integral en DC que pueden ser puestos en práctica de acuerdo a las características de la aplicación, y que bien ju<u>s</u> tifican la clasificación que se ha considerado.

۱

#### CAPITULO II

# PROPIEDADES ANALITICAS DE LAS FORMAS DE ONDA DEL CICLO INTEGRAL

#### 2.1 DEFINICION MATEMATICA EN AC.

Se ha definido como el más típico Ciclo Integral aquelque co<u>n</u> siste de N ciclos de conducción de un período total T de alimentación. Así en el gráfico de la figura 2.1 se considera el voltaje en una carga resistiva para el presente caso, el cual



puede ser expresado en términos del período de alimentación por la siguiente ecuación:

$$V_{L} = \sqrt{2} \quad V \text{ Sen } \omega t \begin{vmatrix} 2\pi (N+mT) \\ m = 0, 1, 2, \dots \\ 2\pi m t \end{vmatrix}$$
 (2.1)

en donde  $\sqrt{2}$  V es el pico del voltaje de alimentación.

El análisis de Fourier de la ecuación anterior para el período de alimentación es indeterminado, que demuestra lo que cl<u>a</u> ramente se puede observar en la forma de onda: v<sub>L</sub> no es peri<u>ó</u> dica respecto al período de alimentación.

Reconsiderando y tomando como período: T ciclos de alimentación, según en la figura 2.2, matemáticamente es más convenie<u>n</u> te, puesto que el voltaje en la carga se puede definir de la siguiente manera:

$$v_{L} = \sqrt{2} V \text{ Sen } T \omega t \begin{vmatrix} 2\pi (N/T) & T \\ + 0 \\ 0 & 2\pi (N/T) \end{vmatrix}$$
 (2.2)



#### FIG. 2.2

Y los coeficientes de Fourier están dados por:

$$a_{n} = \frac{1}{\pi} \int_{0}^{2\pi (N/T)} v_{L}(\omega t) \cos n \omega t \, d\omega t$$

$$= \sqrt{2} V \frac{T}{\pi(T^2 - n^2)} \left| 1 - \cos \frac{2\pi nN}{T} \right|$$
 para n= 1,2,3,... (2.3)

•

\_

-

$$Si n = 1 = a_0 = 0$$

.

$$b_{n} = \frac{1}{\pi} \int_{0}^{2\pi(N/T)} v_{L} (\omega t) \text{ Sen n}\omega t \ d\omega t$$

$$= \sqrt{2} V \frac{T}{\pi (T^2 - n^2)} - Sen \frac{2\pi n N}{T}$$
(2.4)

Para n ≠ T, la magnitud del enésimo armónico Cn es:

$$Cn = \sqrt{\frac{a_{n}^{2} + b_{n}^{2}}{\pi(T^{2} - n^{2})}} = \frac{\sqrt{2} V T}{\pi(T^{2} - n^{2})} \left| 2 (1 - \frac{1}{2}Cos \frac{2\pi n N}{T}) \right|^{\frac{1}{2}}$$
$$= \frac{\sqrt{2} V T}{\pi(T^{2} - n^{2})} \left| 4 Sen^{2} \frac{\pi n N}{T} \right|^{\frac{1}{2}}$$

Entonces:

· · · · ·

- 19 -

$$Cn = \frac{2\sqrt{2} VT}{\pi(T^2 - n^2)} \quad Sen \ \left(\frac{n\pi N}{T}\right)$$
(2.5)

Para n > T, el signo de Cn cambia, lo que representa un cambio en la fase del armónico.

El ángulo de fase  $\psi$ n entre el voltaje de al`imentación y el armónico enésimo de corriente está dado por definición así:

$$\psi n = tg^{-1} \frac{a_n}{b_n}$$
 (2.6)

y considerando las ecuaciones (2.3) y (2.4) se obtiene:

$$\psi_{n} = tg^{-1} \left| \frac{1 - \cos (2\pi n N/T)}{- Sen (2\pi n N/T)} \right|$$

$$= tg^{-1} \left| \frac{\text{Sen} (\pi n \text{ N/T})}{- \cos (\pi n \text{ N/T})} \right|$$

y finalmente:

 $\psi_n = \pi - \frac{\pi n N}{T}$  para n < T

$$\psi_{n} = \frac{\pi n N}{T} - T \qquad \text{para } n > T$$

(2.7)

- 20 -

2.2 ESPECTRO DE FRECUENCIA. (AC).

2.2.a. SUBARMONICOS DE LA FRECUENCIA DE ALIMENTACION. (1 < n <T)

El uso del control por Ciclo Integral, a diferencia del control de ángulo de fase simétrica, origina subarmónicos de la frecuencia de alimentación.

Particularizando las ecuaciones (2.3) a (2.5) para n = 1 se r<u>e</u> presenta el 1/T Subarmónico de la frecuencia de alimentación, que como es de notar es el más bajo que puede ocurrir, y en el caso de la figura 2.1, en el que T = 3, corresponde al subarm<u>ó</u> nico de voltaje de 1/3 la frecuencia de alimentación.

No se podría afirmar que el 1/T subarmónico es de menor magn<u>i</u> tud, toda vez que como se verá, incluso puede exceder (en ma<u>g</u> nitud) a la componente de la frecuencia de alimentación. Sólo un escogitamiento razonado del período de control T evitará resonancias en la fuente de alimentación o frecuencias natur<u>a</u> les en motores.

2.2.b. COMPONENTE DE LA FRECUENCIA DE ALIMENTACION: (n = T).

Para el caso n = T que representa la componente de frecuencia de alimentación en las ecuaciones (2.3), (2.4) y (2.5) se or<u>i</u> gina una indeterminación. Pero si se procede a partir de las integrales básicas de Fourier, que definen en primera instancia los coeficientes  $a_n$  y  $b_n$ , se puede obtener un resultado, como se puede observar:

$$a_{n=T} = \frac{1}{\pi} \int_{0}^{2\pi N/T} v_{L}(\omega t) \cos T\omega t d\omega t$$

$$= \frac{\sqrt{2}}{4\pi T} \left[ -\cos 2 T \omega t \right] \begin{vmatrix} 2\pi N/T \\ 0 \end{vmatrix} = 0$$
 (2.8)

$$b_{n=T} = \frac{1}{\pi} \int_{0}^{2\pi N/T} v_{L}(\omega t) \text{ Sen Twt dwt}$$

$$= \sqrt{2} \quad V \frac{N}{T}$$
 (2.9)

En donde V es el valor eficaz del voltaje de alimentación. La magnitud  $C_{n=T}$  de la componente de la frecuencia de alime<u>n</u> tación será:

$$c_n = \sqrt{2} V \frac{N}{T}$$
 (2.10)

Puesto que  $a_{n=T} = 0$ : la componente de corriente de frecuencia de alimentación, estará siempre en fase con el voltaje de al<u>i</u> mentación. Sin que esto signifique que el factor de potencia de un circuito de control por ciclo integral sea necesariame<u>n</u> te la unidad, debido a que desde el punto de vista del período de control, la corriente de alimentación no está en fase con el voltaje de alimentación. Esto es claro al decir que no existe corriente de alimentación todo el tiempo.

Para el caso particular de la figura 2.1. la magnitud de la componente de corriente de frecuencia de alimentación es según la ecuación (2.10) de valor 2/3 del correspondiente valor de alimentación. Es interesante observar que la magnitud de la componente de corriente de frecuencia de alimentación es proporcional al número de ciclos de conducción N.

2.2.c. ARMONICOS DE VALOR CERO.

Analizando de nuevo la ecuación (2.5) para n = T, el término Sen (n $\pi$ N/T) es igual a cero, si nN/T tiene cualquier valor e<u>n</u> tero. Puesto que N/T < 1 , C<sub>n</sub> es igual a cero, para ciertos valores de n > 1. Particularmente Sen (n $\pi$ N/T) es igual a cero si:

$$n = \frac{T k}{N}$$
 donde k = 1,2,3,... (2.11)

En la figura 2.2, donde N = 2 y t = 3, la amplitud C<sub>n</sub> de los a<u>r</u> mónicos es cero cuando n = 6, 9, 12, etc., correspondiendo a valores de k = 4, 6, 8, etc., respectivamente. Para valores impares de k, se tienen valores fraccionarios de n, por lo tanto inadmisibles. El espectro de frecuencias para N = 2 y T = 3 se puede observar en la figura 2.3, en donde se nota que la componente de frecuencia de alimentación es do minante, n = T, la subarmónica para n = 2, que corresponde a los 2/3 de la frecuencia de alimentación, es la componente de ma yor magnitud de las armónicas de frecuencia diferente a la de alimentación, finalmente las amplitudes de armónicos múltiplos de 3, que es el valor de T, son iguales a cero para este caso.



FIG. 2.3.

## 2.2.d. COMPONENTES DE FRECUENCIAS ARMONICAS ALTAS PARA n MULTIPLO DE T (n $\neq$ T).

Cuando n es un múltiplo de T, digamos k, en la ecuación 2.5, el término Sen  $\left(\frac{n\pi N}{T}\right)$ , llega a ser Sen (k $\pi N$ ), que es igual a cero para cualquier valor de N y k. La amplitud del armónico C<sub>n</sub> es cero para todos los casos en que:

$$n = k T$$
, donde  $k = 1, 2, 3, ...$  (2.12)

Para el caso de las figuras 2.2 y 2.3 donde N = 2 y T = 3, la ecuación anterior tiene como soluciones valores de n = 6, 9, 12, 15, 18, etc.

La contradicción que se observa en las ecuaciones (2.11) y (2.12) se pueden considerar mutuamente exclusivas: por Ejemplo, para N = 2 y T = 4, según la ecuación (2.11) se tienen a<u>r</u> mónicos de valor cero para n = 2, 6, 8, 10, etc. Por otro lado, según la ecuación (2.12) se tienen armónicos de valor c<u>e</u> ro para n = 8, 12, 16, etc.

2.2.e. COMPONENTES DE FRECUENCIAS ARMONICAS ALTAS (T < n).

Para todas las componentes armónicas de frecuencia alta, exce<u>p</u> to en las que se excluyen en las secciones 2.2.c. y 2.2.d. la amplitud de las armónicas está dada por la ecuación (2.5) y su ángulo de fase por la ecuación (2.6).

# 2.2.f. SUBARMONICAS DE AMPLITUD MAYOR QUE LA COMPONENTE DE FRECUENCIA DE ALIMENTACION.

Ciertas relaciones N/T aumentan la amplitud de subarmónicos, los cuales exceden a la componente de frecuencia de alimentación. Un ejemplo de esto ocurre en el espectro que se prod<u>u</u> ce para N = 1, T = 4, que se visualiza en la figura 2.4, donde para una frecuencia de alimentación de 60 Hz, la magnitud del armónico para n = 3, ( $\frac{n}{T} \times f = 45$  Hz), excede al n = T componente de frecuencia de alimentación, en aproximadamente 5%.



FIG. 2.4.

Para  $|I_{C_n}| > |I_{C_T}|$  se observa en las ecuaciones 2.5 y 2.10, que:

0019

- 26 -

$$\frac{1}{\pi} \frac{2 T}{T^2 - n^2} \operatorname{Sen} \pi n \frac{N}{T} > \frac{N}{T}$$
(2.13)

Si n = KT donde K es entero o fraccionario, la ecuación 2.13 puede ser escrita:

$$\frac{2}{1-K^2}$$
 Sen  $K\pi N > N$  (2.14)

Haciendo N  $\geq 1$  y  $\left| \text{Sen } K \pi N \right| \leq 1$  de manera que  $\frac{2}{(1-K^2)} \geq 1$ , solamente puede suceder si K < 1 y la ecuación (2.13) es vál<u>i</u> da solamente para subarmónicas, y no para componentes armónicos de frecuencia mayor a la de alimentación. En otras pal<u>a</u> bras solamente en la región en subarmónicas puede una compone<u>n</u> te armónica exceder de amplitud a la componente de frecuencia de alimentación.

Las grandes corrientes de subarmónicos que se pueden producir de esta manera pueden a veces ser usadas ventajosamente para excitación de motores de frecuencia variable.

ţ.

2.3 ANALISIS DEL ESPECTRO DE FRECUENCIA DE ACUERDO A "N" Y "T". (AC).

2.3.a. EFECTO DE AUMENTAR N CON T FIJO.

Cuando N << T, el espectro de armónicos tiende a ser uniformemente diseminado al rededor del armónico de frecuencia de al<u>i</u> mentación. La figura 2.5.a. representa el caso N = 1 y T = 8. El más bajo armónico es de 1/8 la frecuencia de alimentación y algunos subarmónicos son mayores en amplitud. Para este c<u>a</u> so las ecuaciones (2.11) y (2.12) son idénticas y los armónicos n = 8, 16, 24, etc. tienen amplitud cero.

Cuando N = 2, figura 2.5.b. la ecuación (2.11) define ceros p<u>a</u> ra n = 4, 12, 16, etc., mientras que la ecuación (2.12) define ceros para: n = 16, 24, 32, etc. Tanto como N se incrementa , con T fijo, el armónico de frecuencia de alimentación se incrementa proporcionalmente (ecuación 2.10), pero los n  $\neq$  T a<u>r</u> mónicos varían de acuerdo a Sen (n $\pi$ N/T).

<u>\_\_\_</u>

El efecto neto es producir un espectro más "finamente sinton<u>i</u> zado" mientras N se incrementa, de modo que cuando N = T, las "Armónicas Laterales" desaparecen totalmente dejando solame<u>n</u> te la línea de armónico de la frecuencia de alimentación, y figuras 2.5.c. y 2.5.d.



FIG. 2.5

.

.

2.3.b. EFECTO DE AUMENTAR N CUANDO N/T ES FIJO.

Para la relación N/T constante, el armónico de frecuencia de alimentación, es también constante. La figura 2.4 muestra el espectro de armónicos para una relación N/T = 1/2 con N = 4, 2, 1, en el cual la componente de frecuencia de alimentación es fijada a 0.5 por unidad. Como en el caso anterior, sección (2.3.a), el espectro de armónicos llega a ser más finamente sintonizado al rededor de la componente de frecuencia de al<u>i</u> mentación de acuerdo a incrementos de N. Un incremento de N permite la eliminación selectiva de ciertos armónicos o suba<u>r</u> mónicos.

El caso en que N = 1 y T = 2 de la figura 2.4.c. por ejemplo contiene armónicos de 1/2 y 3/2 la frecuencia de alimentación en tanto que el incremento de N a 2 ó a 4 (figuras 2.4.b. y 2.4.a. respectivamente), elimina esos armónicos.




.

<u>مل</u>ع

2.4 COMPARACION DEL ESPECTRO DE COMPONENTES ENTRE EL CONTROL POR CICLO INTEGRAL Y EL CONTROL DE ANGULO DE FASE SIME-TRICO.

Si se realiza una comparación de dos métodos de control, en base a igual frecuencia de alimentación, carga, voltaje, se obtendrán resultados similares en forma a los obtenidos para igual potencia, y que se visualizan en la figura 2.7 para el presente caso. Se observa que el control de ángulo de fase está caracterizado por un espectro de FOURIER que consiste de componentes armónicos impares, a diferencia del control por ciclo integral.

El control de Angulo de Fase tiene una componente de aliment<u>a</u> ción mayor, pero tiene además significativamente mayores co<u>m</u> ponentes de alta frecuencia, que el ciclo integral, que sibien sus componentes de alta frecuencia tienden a ser bastante m<u>e</u> nores, existe una gran concentración de armónicos de significativa magnitud en la región de la componente de frecuencia de alimentación.

Esta es la diferencia que se ha tomado en cuenta para justif<u>i</u> car la existencia y aplicaciones del ciclo integral.



FIG. 2.7.

2.5 CONSIDERACIONES DE POTENCIA. (AC).

2.5.a. VOLTAJE EFICAZ Y FACTOR DE RIZADO.

El voltaje eficaz de la función v (ωt) en la figura 2.2 está dado por:

$$V_{L}^{2} = \frac{1}{2 \pi} \int_{0}^{2\pi N/T} V^{2} \operatorname{Sen}^{2} \operatorname{T}_{\omega t} d\omega t \qquad (2.14)$$

En donde se encuentra que  $V_L$ , en términos del voltaje eficaz de alimentación es:

$$V_{L} = V \sqrt{\frac{N}{T}}$$
(2.15)

Para N = T se tiene V<sub>L</sub> = V. El voltaje V<sub>L</sub> no es una función contínua, pues puede existir en pasos discretos de duración definida por N y T. Esto ocurre en todo tipo de relaciones de potencia, voltaje y corriente en Ciclo Integral. Haciendo ahora que el voltaje eficaz en la carga V<sub>L</sub> consista de una com ponente de frecuencia de alimentación V<sub>n=T</sub>  $\circ$  V<sub>T</sub> más la suma de los armónicos diferentes a la frecuencia de alimentación V<sub>H</sub>, tendremos:

$$V_{L}^{2} = V_{T}^{2} + V_{H}^{2}$$
 (2.16)

De la ecuación 2.10,  $V_T$  puede ser escrita así:

$$V_{\rm T} = V \frac{N}{T}$$
(2.17)

Combinando las ecuaciones 2.15 a 2.17, se puede encontrar una expresión para el voltaje eficaz armónico  $V_{\rm H}$  en términos N y T.

$$V_{\rm H} = V_{\rm v} \left(\frac{N}{T}\right) - \left(\frac{N}{T}\right)^2$$
(2.18)

La relación de voltaje en la carga de diferente frecuencia de alimentación V<sub>H</sub> sobre voltaje eficaz en la carga V<sub>L</sub> será:

$$\frac{V_{\rm H}}{V_{\rm L}} = \frac{\sqrt{V_{\rm L}} \left(\frac{N}{T}\right) - \left(\frac{N}{T}\right)^2}{\sqrt{\frac{N}{T}}} = \sqrt{1 - \frac{N}{T}}$$
(2.19)

El factor de distorsión de una forma de onda se define como la relación de la componente eficaz de frecuencias de alimentación sobre el valor eficaz total, y para el ciclo integral es:

Factor de distorsión = 
$$\frac{V_T}{V_L} = \sqrt{\frac{N}{T}}$$
 (2.20)

Alternativamente, un factor de rizado del voltaje en la carga puede ser definido como la relación del voltaje armónico:  $V_H$ sobre la componente de voltaje en la carga de frecuencia de <u>a</u> limentación:  $V_T$ 

Factor de rizado = 
$$\frac{V_H}{V_T} = \frac{\sqrt{\left(\frac{N}{T}\right)^2 - \left(\frac{N}{T}\right)^2}}{\frac{N}{T}} = \sqrt{\frac{T}{N^2 - 1}}$$
 (2.21)

Se ha efectuado una comparación entre el factor de rizado de la ecuación 2.21 y el valor para el control de ángulo de fase obteniéndose el resultado de la figura 2.8, en el que se observa que el factor de rizado es mayor para control por Ciclo Integral que para Control de Angulo de Fase. Se debe aclarar que sólo cuando el voltaje o corriente unicamente del armónico de frecuencia de alimentación es empleado provechos<u>a</u> mente, el control por Ciclo Integral produce una menor eficie<u>n</u> te operación.

Si es preferible se puede considerar la relación  $V_H/V_L$  como el producto del factor de distorsión, ecuación (2.20) y el factor de distorsión, ecuación (2.21):

2

$$\frac{V_{T}}{V_{L}} \cdot \frac{V_{H}}{V_{T}} = \sqrt{\frac{N}{T}} \cdot \sqrt{\left(\frac{T}{N} - 1\right)} = \sqrt{1 - \frac{N}{T}}$$
(2.22)

- 35 -



FIG. 2.8.

2.5.b. POTÉNCIA PROMEDIO EN LA CARGA.

En un circuito resistivo el voltaje y la corriente en la carga, tienen idénticas formas de onda. Puesto que la potencia promedio es el valor promedio del integral:  $\int v_L i$ , es entonces también proporcional al valor promedio del integral  $\int v_L^2$ o proporcional al cuadrado del voltaje eficaz en la carga. La 37

potencia promedio en la carga está entonces dada, para cualquier forma de onda, por:

$$P = I_{L}^{2} R = \frac{V_{L}^{2}}{R}$$
(2.23)

Combinando las ecuaciones (2.15) y (2.23) se obtiene:

$$P = \frac{V^2}{R} \cdot \frac{N}{T}$$
(2.24)

La relación de potencia es una función discontínua, porque la operación toma lugar sólo en pasos discretos, definidos por valores de N y T. Una comparación de las ecuaciones (2.17) y (2.24) muestra que la potencia por unidad es igual en magnitud al voltaje del armónico de frecuencia de alimentación en la carga. Para un valor de potencia en la carga fijo, el ancho de banda varía inversamente con el período de control T. En la figura 2.9, por ejemplo el efecto de incrementos gradu<u>a</u> les de T desde 2 a 64, con una relación N/T = 0,5 muestra el estrechamiento del espectro. Puesto que N/T es fijo, el arm<u>ó</u> nico de frecuencia de alimentación es constante. - 38 -



N/T =.5 para todos los casos

## FIG. 2.9.

2.6 FACTOR DE POTENCIA.

En un circuito de tiristores con control por ciclo integral con carga resistiva, el voltaje en la carga está siempre en fase con el voltaje de alimentación. Además, el voltaje de <u>a</u> limentación es contínua, en tanto que la corriente de alime<u>n</u> tación es discontínua. Por lo tanto el voltaje y la corriente en los terminales de la fuente no están en fase todo el tiempo. La Potencia promedio, y la medida aparente en voltiamperios es diferente, y el circuito opera generalmente a un factor de potencia menor que la unidad.

Factor de potencia = 
$$\frac{P}{S} = \frac{P}{V \cdot I_1}$$
 (2.25)

De la ecuación 2.15, podemos obtener el valor de la corriente eficaz en la carga, en términos del valor eficaz I

$$I_{L} = I \sqrt{\frac{N}{T}}$$
 (2.26)

÷1.

Combinando las ecuaciones 2.24, 2.25, 2.26, se obtiene:

Factor de potencia = 
$$\frac{V}{IR} \sqrt{\frac{N}{T}}$$
 (2.27)

Pero los valores eficaces V, I y R en la ecuación anterior sa

- 39 -

tisfacen la relación  $V = I \cdot R$  de manera que:

Factor de potencia = 
$$\sqrt{\frac{N}{T}}$$
 (2.28)

Se observa de las ecuaciones (2.15), (2.20) y (2.28):

ň

V<sub>L</sub> = Factor de distorsión = factor de potencia (en valores por unidad).

Se conoce que el factor de desplazamiento de un circuito, con una función no semisoidal periódica de corriente es el coseno del ángulo entre el voltaje y corriente (componentes fundame<u>n</u> tales). También, el factor de desplazamiento se define como la relación del factor de potencia sobre el factor de distorsión. Puesto que el factor de distorsión y el factor de potencia son idénticos para un circuito de corriente a ciclo i<u>n</u> tegral, según la ecuación (2.29), se concluye que el factor de desplazamiento es la unidad. Esto significa que la componente fundamental da la corriente en la figura 2.2, está en fase con el voltaje de alimentación. 2.7 DEFINICION MATEMATICA EN DC.

La función periódica de la figura 1.11, se define de la siguiente manera, para cualquier número par 2N de semiciclos re<u>c</u> tificados:

$$v_{L} = \sqrt{2} \quad V \quad \text{Sen} \quad \omega T \quad t \qquad Para: \quad \frac{2 r \pi}{T} \leq \omega t \leq \frac{(2 r + 1) \pi}{T}$$

$$= -\sqrt{2} \quad \text{V Sen } \omega \text{Tt} \qquad \text{Para:} \quad \frac{(2r+1)\pi}{T} \leq \omega \text{t} \leq \frac{2(r+1)\pi}{T}$$

$$= 0 \qquad Para: \frac{2N\pi}{T} \leq \omega t \leq \frac{2\pi}{T} \qquad (2.29)$$

Donde r = 0, 1, 2, ..., (N-1).

Esta ecuación satisface cualquier caso donde 1  $\leq$  N  $\leq$  T, pero no es aplicable al caso de rectificación de media onda.

El análisis matemático de las definiciones dadas, para encontrar los coeficientes de Fourier a<sub>n</sub> y b<sub>n</sub> se encuentra en la referencia 1, de donde se obtienen los resultados que se an<u>a</u> lizan a continuación.

- 42 -

2.8 ESPECTRO DE FRECUENCIA. (DC).

2.8.a. COMPONENTE DC (n = 0).

El valor promedio de voltaje en la carga o componente DC es proporcional a la relación del número de semiciclos de condu<u>c</u> ción sobre el número total de semiciclos, para cualquier período T de ciclos de alimentación:

$$a_{n=0} = C_{n=0} = \frac{4N}{\pi T} \sqrt{2} V$$
 (2.30)

El promedio de voltaje en la carga está dado por:

$$V_{n=0} = \frac{a_0}{2} = \frac{2N}{\pi T} \sqrt{2} V$$
 (2.31)

2.8.b. COMPONENTES SUBARMONICOS.  $(1 \le n \le T)$ .

El primer armónico representa el 1/T subarmónico de la frecuencia de alimentación, el cual es por definición, el menor subarmónico que puede existir. La selección de T define por sí el límite inferior del espectro del voltaje, en la carga. Para control de motores, es necesario evitar ciertas frecue<u>n</u> cias subarmónicas próximas a las frecuencia natural de la ca<u>r</u> ga. De manera similar al caso en AC, algunos de los subarmónicos tendrán valores que exceden a la componente DC, dependiendo desde luego de los valores N y T, y pueden ser calcul<u>a</u> dos con las ecuaciones:(2.32) y (2.33).

$$a_{n} = \frac{\sqrt{2} V T}{\pi (T^{2} - n^{2})} \left\{ 1 + \cos \frac{2 N n \pi}{T} + \frac{2 \cos \frac{N n \pi}{T} Sen \frac{(2 N - 1) n \pi}{2 T}}{Sen \frac{n \pi}{2 T}} \right\} (2.32)$$

$$b_{n} = \frac{\sqrt{2} V T}{\pi (T^{2} - n^{2})} \left\{ Sen \frac{2 N n \pi}{T} + \frac{2 Sen \frac{N n \pi}{T} Sen (2 N - 1) n \pi}{Sen \frac{1}{2 T}} \right\} (2.33)$$

# 2.8.c. COMPONENTE ARMONICA DE FRECUENCIA DE ALIMENTACION (n = T).

Armónicos de frecuencia de alimentación corresponden a n = T, y tienen valor cero para valores enteros de N, calculados según las ecuaciones (2.34) y (2.35).

$$a_{n} = \frac{\sqrt{2}}{\pi} V \sum_{s=0}^{2 \text{ N-1}} \int_{s\pi/T}^{(s+1)\pi/T} (-1)^{s} \operatorname{Sen} \omega T t \operatorname{Cos} n \omega t d \omega t \qquad (2.34)$$

Se da la posibilidad de N fraccionario, pues se considera que para rectificación de media onda N = 0,5 , con T = 1.

ŧ

- 44

$$b_{n} = \frac{\sqrt{2}}{\pi} V \sum_{s=0}^{2N-1} \int_{s\pi/T}^{(s+1)\pi/T} (-1)^{s} \operatorname{Sen} \omega T t \operatorname{Sen} n \omega t d \omega t \qquad (2.35)$$

#### 2.8.d. COMPONENTE ARMONICO DE ALTA FRECUENCIA: (T < n)

Con excepción de cuando n es un entero múltiplo de 2T, todos los componentes de alta frecuencia pueden ser calculados en las ecuaciones (2.32) y (2.33).

2.8.e. COMPONENTES DE ALTA FRECUENCIA PARA n MULTIPLO DE 2T.

En las ecuaciones (2.36) y (2.37), resultados del análisis de Fourier, se considera n = 2pT donde p es un entero; se obtiene el siguiente resultado:

$$a_{n} = \frac{\sqrt{2} \quad VT}{\pi(T^{2} - n^{2})} (1 + \cos \frac{2 \cdot N n \pi}{T} + 2 \sum_{s=1}^{2N-1} \cos \frac{Sn\pi}{T})$$
(2.36)

$$b_{n} = \frac{\sqrt{2} VT}{\pi(T^{2} - n^{2})} (\text{Sen} \ \frac{2 Nn \pi}{T} + 2 \sum_{s=1}^{2N-1} \text{Sen} \ \frac{Sn \pi}{T})$$
(2.37)

$$= a_{n=2pT} = \frac{\sqrt{2} V 4 N T}{\pi (T^2 - n^2)}$$
(2.38)

$$b_{n=2pT} = 0$$
 (2.39)

## 2.8.f. COMPONENTES DE ALTA FRECUENCIA CUANDO n ES MULTIPLO IMPAR DE T.

Los coeficientes  $a_n$  y  $b_n$ , en las ecuaciones (2.36) y (2.37), se pueden demostrar son de valor cero para este caso, para cualquier valor de N y T.

En los gráficos de la figura 2.10, se observan resultados eva luación de ecuaciones para el caso de ciclo integral rectif<u>i</u> cado, para N = 4, N = 15, N = 7, y N = 11 con T = 19 en todos los casos, con frecuencia de alimentación de 60 Hz.

÷.



La potencia promedio en la carga para circuitos de ciclo int<u>e</u> gral rectificado (figuras 1.10), considerando la presencia de tiristores y rectificadores ideales, está dada por la misma ecuación (2.24) que se obtuvo para el caso de ciclo integral en AC:

$$P = \frac{V^2 N}{RT} = I^2 \cdot R \frac{N}{T}$$
(2.40)

Puesto que la disipación en la carga es proporcional al cuadr<u>a</u> do del voltaje o corriente eficaz (si se considera carga resi<u>s</u> tiva), entonces de las ecuaciones (2.23) y (2.24), el voltaje eficaz en la carga para la forma de onda rectificada es:

$$V_{L} = V_{\sqrt{\frac{N}{T}}}$$
(2.41)

en donde,

$$V_{L} = \sqrt{V_{n=0}^{2} + V_{n=1/T}^{2} + \dots + V_{n=T} + \dots}$$
 (2.42)

Se define para este caso el factor de distorsión cuando 1 a r<u>e</u> lación de la componente de voltaje de contínua (frecuencia igual a cero) sobre el voltaje eficaz en la carga:

Factor de distorsión = 
$$\frac{V_{n=0}}{V_{L}}$$
 (2.43)

Combinando las ecuaciones (2.31), (2.41) y (2.43) se tiene que

Factor de distorsión = 
$$\frac{2\sqrt{2}}{\pi} \sqrt{\frac{N}{T}}$$
 (2.44)

Comparando los resultados del factor de distorsión para AC y DC, se observa que en DC es mayor pero se debe tomar en cuenta que la definición de factor de distorsión es diferente.

Mientras se reduzca N/T, con objeto de reducir la potencia en la carga, la distorsión y rizado aumentará. Para el caso de un motor, éste solamente consumirá la componente contínua de energía, mientras que los armónicos representarán pérdidas, que serán gran parte de la potencia total a medida que la r<u>e</u> lación N/T disminuya.

El factor de rizado se define como la relación del voltaje de armónicos sobre la componente contínua de voltaje, y está d<u>a</u> do por:

Factor de rizado = 
$$\sqrt{\frac{V_{n=1/T}^{2} + \dots + V_{n=T} + \dots}{V_{n=0}^{2}}}$$
  
=  $\frac{\sqrt{(V_{L}^{2} - V_{n=0}^{2})}}{V_{n=0}}$  (2.45)

Sustituyendo las ecuaciones (2.31) y (2.41) en la ecuación anterior se obtiene:

Factor de rizado = 
$$\sqrt{\left(\frac{\pi}{2\sqrt{2}}\right)^2 - \frac{N}{T}}$$
 (2.46)

•

---

#### CAPITULO III

**`** 

#### DISEÑO DEL SISTEMA DE CONTROL

#### 3.1 ESPECIFICACIONES.

El circuito de disparo para Control por Ciclo Integral que va a ser objeto de diseño, considera el caso hecho referencia en los capítulos anteriores, ésto es, aquel que permite la conducción de N ciclos enteros de un total T de alimentación.

Considerando que el circuito puede ser utilizado para experimentación de laboratorio, se han previsto especificaciones que lo hagan útil para tal propósito:

- Capacidad de trabajo en fase simple y tres fases, con volta jes de línea de hasta 210 voltios, 60 Hz.
- Posibilidad de conexión de carga en Estrella (人) ó en trián gulo (Δ), siendo capaz de ajustar el sincronismo de disparo con la fase de alimentación de acuerdo a la configuración de la carga.
- Generación de tren de pulsos de disparo de tiristores, con períodos de control T de 1 a 999 ciclos, y períodos de alimentación N de O a 998, programables en pasos de un ciclo.

#### 3.2 ORGANIZACION DEL SISTEMA.

El diagrama de bloques mostrado en la figura 3.1 señala cada una de las unidades que configuran el sistema, y son las siguientes:



#### FIG. 3.1.

- La unidad de sincronismo, toma referencias de las tres fases de alimentación y genera impulsos de reloj, sincronizados con la frecuencia y la fase de alimentación, de acuerdo a la configuración de la carga.
- El circuito lógico que utilizando las señales anteriores,
   produce los pulsos de disparo de acuerdo a los requerimien tos de N y T, para una o para tres líneas de alimentación.
- La etapa de disparo que encamina las señales de activado, amplificando el tren de pulsos a niveles adecuados, para ser aplicados a los tiristores. Y,
- El circuito de potencia, cuya configuración básica se mues-

tra en las figuras 1.3 y 1.10, para AC y DC respectivamente.

De estas cuatro etapas que en general, conforman el sistema, la segunda, ésto es el Circuito Lógico, será implementado d<u>i</u> gitalmente en su totalidad, utilizando lógica TTL.

Ϊ,

- 53 -

3.3 UNIDAD DE SINCRONISMO.

3.3.a. DETECTORES DE CRUCE DE CERO.

Como se puede observar en la figura 3.2, los primarios de 3 transformadores reductores se conectan a las líneas de alime<u>n</u> tación en estrella (人) ó en triángulo ( $\Delta$ ), de acuerdo a la configuración de la carga, mediante un selector de 3 posiciones, 6 vías.

Se utiliza transformadores reductores con devanados primarios de 110 ó 220 voltios, y devanados secundarios, constantes por selección de toma de entrada, de 18 voltios pico pico. (Relación 17:1).

En la posición 1 del selector los transformadores serán alimen tados por cada una de las tres fases respectivamente, y neutro en la toma central, posición para carga en estrella  $(\checkmark)$ . En la posición 3, cada uno de los primarios de los transforma dores están alimentados por voltajes de línea, siendo esta con figuración para carga en triángulo ( $\Delta$ ). En la posición 2, no existe ningún tipo de alimentación.

Cada una de las tres muestras excita un amplificador operaci<u>o</u> nal que trabaja como detector de cruce por cero, y entrega a la salida ondas cuadradas que cambian de -V<sub>CC</sub> a +V<sub>CC</sub> durante el cruce de cero positivo, y de +V<sub>cc</sub> a -V<sub>cc</sub> durante el cruce de cero negativo de la señal de entrada. A la salida del amplificador operacional se recortan las áreas negativas, queda<u>n</u> do solamente ondas cuadradas con amplitud positiva igual al voltaje del zener y amplitad negativa igual a la de su juntura en polarización directa.

Como se utilizarán circuitos TTL, la fuente de alimentación para los amplificadores operacionales es de  $\pm 5$  voltios, y el diodo recortador tiene un voltaje Zener de 4,7 V (IN52308). El LM 1458 es el amplificador operacional utilizado para este caso, y es protegido en su entrada por dos diodos Zener de 3.3 voltios (µ145) que recortan los picos de la señal de entrada, a un nivel de  $\pm 3.9$  V.

Los siguientes cálculos se refieren a la figura 3.2 (Formas de onda en la Fig. 3.3.

Si los transformadores entregan 18 Vpp en el secundario, para la entrada a los amplificad<u>o</u>res operacionales se tendrá:

$$V_{1} = 9 \text{ voltios (valor pico)}$$

$$V_{2} = 3.3 \text{ V} \quad Iz = 15 \text{ mA}$$

$$R_{1} = \frac{V_{1} - (V_{Z} + 0.6)}{I_{Z}}$$

$$R_{1} = \frac{9 - (3.3 + 0.6)}{15 \text{ mA}} = 340 \Omega$$

Los condensadores conectados entre cada una de las fases de <u>a</u> limentación y el neutro, y entre las entradas de los amplificadores operacionales se han previsto para protección de interferencias en las líneas. No ha sido necesaria una resistencia de protección en cada una de las salidas de los amplificadores operacionales puesto que éstos están protegidos co<u>n</u> tra cortocircuito.



### FIG. 3.2.



FIG. 3.3.

3.3.b. ACONDICIONADOR DE PULSOS DE RELOJ.

De acuerdo a las Ħunciones que va a realizar la etapa lógica se necesitan dos señales de reloj, originadas por las señales de los detectores de cruce de cero.

La primera que conjuntamente con los datos de entrada, N y T, genera la señal de disparo para uno de los controladores en las líneas de alimentación. Esta es la señal Ckr, y resulta al invertir la salida del detector de cruce de cero R en una compuerta (SN7404) para un mejor acoplamiento a niveles TTL.

La segunda, que se caracteriza por tener frecuencia 3 veces mayor que la señal Ckr, pero igualmente sincronizada en 105 cruces por cero de las ondas correspondientes a las 3 líneas de alimentación, va a operar en el circuito lógico sobre un registro de desplazamiento, que utilizando la señal de dispa ro producida para la fase R, como referencia, genera señales de disparo para los controladores en las tres líneas de alimen Esta señal de reloj es  $Ck_{3}\phi$  y se va a implementar me tación. diante la señal Ckr y las señales Cks y Ckt. Estas dos últimas provienen de las señales S y T de los detectores de cruce por cero iqualmente invertidas. Un circuito combinacional sim ple, y que por facilidad de implementación utiliza compuertas AND y NAND de dos entradas (SN 7400 y SN7408) genera la señal descrita. En la figura 3.4 se muestra el circuito y sus CK<sub>3</sub>Φ formas de onda en la figura 3.5.



FIG. 3.4.



FIG. 3.5.

3.4 UNIDAD LOGICA.

La unidad lógica está representada en bloques en la figura 3.6.



FIG. 3.6.

3.4.a. EL CONTADOR PROGRAMABLE MODULO T.

La función básica del contador programable es fijar el período de control T, por lo que debe ser capaz de contar ciclos de la línea de alimentación, representados por la señal de r<u>e</u> loj Ckr, de cualquier longitud periódica comprendida entre 1 y 999, según una de las especificaciones.

Para este fin, debe estar provisto de una entrada de datos v<u>a</u> riable de acuerdo a T. Se utilizan por esto tres selectores rotativos en década, con salidas en BCD, muy prácticos para este caso. Se han escogido tres contadores TTL (SN746590) con posibilidad de cuenta en BCD, para configurarlos en cascada, con una cuenta máxima de 999 ciclos, con posibilidad de programarlos de acuerdo al dato de entrada T.

Según las tablas funcionales del SN746590 para cuenta en BCD se tiene la configuración en cascada de la figura 3.7, en don



FIG. 3.7.

de las salidas Q y Q de cada uno de los contadores de bits menos significativos, implementan un pulso de reloj a los co<u>n</u> tadores de bits más significativos inmediatos, mediante dos compuertas AND de dos entradas (SN7408).

 $Ck_{r_{1}} = Q_{A_{0}} \cdot Q_{D_{0}}$  $Ck_{r_{2}} = Q_{A_{1}} \cdot Q_{D_{1}}$ 

El pulso, en cada caso, existe solamente durante el décimo es

- 61 -

tado de la secuencia de conteo de cada uno de los contadores aumentando en una cuenta al contador inmediato superior, en su cambio de nivel de flanco negativo: el SN74LS90 es un contador asincrónico disparado con el flanco negativo de su reloj. Por el momento no seconsideran las entradas de reset.

El reloj para el contador de bits menos significativos es la señal Ckr, por lo que el primer contador, realiza cuentas de las unidades, el segundo de las decenas y el tercero de las centenas de ciclos.

Para hacer programables a estos contadores, puesto que, por un lado se tienen 3 dígitos en BCD que contienen la información de T en los tres selectores rotativos en década, y por otro en los contadores, salidas de 3 dígitos igualmente en BCD, que representan el valor corriente de conteo, se los puede comparar, y en cuanto sean iguales implementar una función de reset,la misma que fijará el máximo período de cuenta en el valor T.

Para este objeto se utilizan tres comparadores de magnitud (SN7485), de 4 bits cada uno, conectados en cascada, y de acuerdo a sus características ofrecen la configuración de la figura 3.8.

Las entradas A y B se conectan a las salidas de los contadores y de los selectores rotativos en década respectiva y correspondientemente (haciendo coincidir el orden de magnitud - 62 -

de sus bits).



FIG. 3.8.

Según las características del SN74LS90 del cuadro de la figura 3.9.

> ENTRADAS DE RESET SALIDA  $R_{0(1)}$   $R_{0(2)}$   $R_{9(1)}$   $R_{9(2)}$ QC Q<sub>D</sub> QB QA Н Н Х L L L L L L Х Х L COUNT

#### FIG. 3.9

Se puede implementar una función de reset automático a los contadores que, en cuanto las dos magnitudes comparadas sean iguales (cuenta T), los detenga y lleve a sus salidas al est<u>a</u> do inicial (niveles bajos), comenzando otra nueva secuencia. Puesto que S(A = B), solamente en el momento de igualarse las dos magnitudes comparadas, toma el valor de 1L., puede ser utilizada para realizar un reset a los contadores por sus entr<u>a</u> das  $R_{0(2)}$ . Según la tabla de verdad de la figura 3.9,  $R_{0(1)}$  y  $R_{9(2)}$  se fijarán al valor de 1L., mientras  $R_{9(2)}$  al valor OL.

El reset así definido, encera durante el último ciclo del p<u>e</u> ríodo de conteo, las salidas de los contadores, empezando estos un nuevo período de conteo, de igualmente T ciclos.

S(A = B) aparece instantáneamente al empezar el último ciclo de conteo, lo que provoca que la información de este se borre. Importa entonces rescatar la información del último ciclo, p<u>a</u> ra lo cual se retarda la función de reset redefiniéndola de la siguiente manera:

$$P_{0(2)} = S_{(A=B)_{1}} \cdot Ck_{r}$$

 $P_{0(2)}$  se implementa con una compuerta AND de dos entradas (SN 7400), y realiza su función ½ ciclo después de que empezó la Tva. cuenta. La duración de  $P_{0(2)}$  a partir del flanco positivo de Ckr, en el último ciclo, es el tiempo que tardan en re<u>s</u> ponder en secuencia los contadores y comparadores de magnitud en cascada, y la compuerta AND que implementa el reset. ( $\approx$ 76 seg).

Esté tiempo es suficiente para que con el mismo flanco positi

63 -

vo de Ckr, 12 flip-flops (se utilizan 3 circuitos SN74175) t<u>o</u> men la información de cada una de las salidas de los contadores, que todavía no se han perdido, y las transmitan a sus s<u>a</u> lidas Q. Se habrá restituído la información del último ciclo totalmente, a costa de retardar la función del contador 1/2ciclo.

3.4.b. EL COMPARADOR DE MAGNITUD N:T.

Otros tres selectores rotativos en década, con salidas BCD, contienen la información de los tres dígitos de N.

Un circuito comparador de magnitud de 12 Bits, similar al de la figura 3.7 efectúa la comparación entre N y el estado de las salidas del contador programable, y puesto que la configu ración en cascada del comparador, provee de señales para A = B A < B y A > B, al estar conectadas las líneas BCD del dato N a la entrada B y las líneas de salidas igualmente BCD del contador programable a las entradas A del comparador, se pue de observar que la señal  $S_{(A>B)}$  toma un nivel alto, solamente cuando el estado de la cuenta es estrictamente mayor que N (que ocurre periódicamente puesto que N < T es condición del ciclo integral). Invirtiendo la señal S<sub>(A>B)</sub>, mediante una compuerta inversora (SN7404), se obtendrá la señal.

 $R_0 = \overline{S(A > B)}_2$ 

- 65 -



FIG. 3.10. (N = 9, T = 13)
- 66 -

 $R_0$  contiene la información de alimentación de los N primeros ciclos, del período total T, y es el pulso de disparo para  $\phi R$ sincronizado en sus flancos positivo y negativo a cruces por cero positivo y negativo respectivamente de la onda de la línea de alimentación.

Las formas de onda de la figura 3.10 visualizan el funcionamiento del contador programable y el comparador N:T en la <u>ge</u> neración de la señal de disparo para los controladores en la línea R de alimentación.

3.4.c. EL REGISTRO DE DESPLAZAMIENTO.

El registro de desplazamiento (SN74195) de acuerdo a las características de configuración, para desplazamiento serial se muestra en la figura 3.11, y a él se alimenta la señal R<sub>0</sub>, y el reloj  $Ck_3\phi$ .

ł-



FIG. 3.11.

La función de este circuito, según su configuración y caract<u>e</u> rísticas, hace aparecer secuencialmente en cada una de sus s<u>a</u> lidas, la señal de entrada, a cada pulso positivo del reloj.

Mientras R<sub>0</sub> se halla sincrònizada en su flanco positivo, Ck<sub>3</sub> $\phi$ está sincronizada en su flanco negativo, al flanco positivo de Ckr, por lo que, el primer pulso de reloj que habilita p<u>a</u> sar la información a través del registro, llega 60° después de que el pulso de disparo apareció en su entrada, y los pu<u>l</u> sos de disparo S<sub>S</sub>, S<sub>r</sub>, S<sub>t</sub>, en sus salidas Q<sub>A</sub>, Q<sub>B</sub>, Q<sub>C</sub>, se si<u>n</u> cronizan a las muestras T, R, S, en sus flancos positivos.

3.4.d. CIRCUITOS DE MANDO Y ALARMA.

Con el objeto de efectuar cambios de información en las entr<u>a</u> das de N y T, se hace necesaria la existencia de un circuito que para el efecto debe realizar funciones STOP\*RUN.

Por otro lado una incorrecta selección de datos, caso N > T, debe obligar a otro circuito a encerar las salidas del registro, señalizando el error con una alarma. La figura 3.12, muestra el circuito que realiza estas funciones, basicamente estructurado por dos flip-flops de reloj independiente ( SN 7474).

En la posición 1 del selector  $S_2$  (2 vías, 2 posiciones) se ha



FIG. 3.12

bilita la función RUN: inmediatamente que S<sub>2B</sub> se cierra, se establece la función de reset automático de los contadores, para secuencias de conteo normales, descrita en la parte pertinente.

Al mismo tiempo mediante  $S_{2A}$ , en la entrada de flip-flop 2, <u>a</u> parece un 1 L, el cual se transmite a su salida  $Q_1$  cuando por el efecto de los contadores, y después de los flip-flops de recuperación de información, aparece la señal  $Q_{AO}(FF)$ , con cuyo primer flanco positivo empieza la real cuenta de T y ll<u>e</u> va a uno lógico la entrada CL del registro de desplazamiento, habilitándolo para su función.

Con una correcta selección de N y T, la salida  $\overline{Q_1}$  del primer flip-flop se mantiene en uno lógico, haciendo que el L del S<sub>2A</sub> se transmita a la entrada de borrado del segundo flipflop habilitándolo para su función.

En la posición 2 del selector, por un lado,  $S_{2B}$  lleva a las entradas  $R_{0(2)}$  de los contadores a 1L, su estado de reset. Por otro,  $Q_2$  en el flip-flop 2 se encera por causa del cero lógico, que en su entrada de borrado ahora existe, por lo tanto la entrada de borrado CL del registro, toma el valor OL., e<u>n</u> cerando instantáneamente el registro interrumpiendo las señ<u>a</u> les de disparo.

Si-bien la función STOP es asincrónica, la característica de los tiristores de apagarse al desaparecer su corriente restituye el sincronismo para el STOP.

Las formas de onda para las funciones STOP-RUN se muestran a continuación, en la figura 3.13.

El primer Flip-flop, que realiza la función de alarma para N > T tiene como entrada D<sub>1</sub>, la función:

$$D_{1} = \overline{S_{(A=B)_{2}} + S_{A>B}}_{2}$$

- 70 -





FIG. 3.13.

implementada por una compuerta NOR de dos entradas (SN7402). El flanco positivo de la señal  $\overline{S}_{(A=B)_1}$ , implementada por una compuerta inversora (SN7404), deja pasar a la salida Q<sub>1</sub> del flip-flop, el 1L, que existe al finalizar la cuenta, cuando el valor corriente de T no ha llegado a ser mayor que N.

Luego de una instrucción RUN,  $Q_1$  pasa a 1L al final de la pr<u>i</u> mera cuenta de T, y lo mantiene hasta cuando con una función STOP-RUN se corrijan los datos de N y T. Un LED señaliza el estado de alarma utilizando la salida  $Q_1$ . Al mismo tiempo,  $Q_2$  pasa a OL., y encera al registro de desplazamiento a través de la función del segundo flip-flop.

Por último, y aparte de las funciones hasta aquí descritas se prevee la utilización del control en fase simple, para locual, sólo se toma la muestra de la fase R, posicionando el selector  $S_1$  de la unidad de sincronismo en configuración de carga en es trella ( ).

Como reloj del registro del desplazamiento, se utilizará la s<u>e</u> ñal CKr invertida (SN7404), y conmutada por el selector de dos posiciones, S<sub>3</sub> como en la figura 3.14. En las 3 salidas del control se obtendrán pulsos de disparo para la fase R, desfasados en 1 ciclo.



## FIG. 3.14.

- 71 -

3.5 ETAPA DE DISPARO

3.5.a. GENERADOR DEL TREN DE PULSOS.

Debido a que las señales de disparo que se consideran como pu<u>l</u> sos de relativamente larga duración, producen una disipación de potencia alta en las compuertas que pueden dañar los tiri<u>s</u> tores, se puede modular dichos pulsos con otros de mayor fr<u>e</u> cuencia, que a más de disminuír la disipación de potencia en la compuerta, garantizan el disparo del tiristor, especialme<u>n</u> te para el control con cargas reactivas.

Considerando valores típicos para los tiempos de encendido de tiristores de media potencia, es posible decidir la frecuencia del tren de pulsos. El promedio del tiempo de encendido es de alrededor de 30 µseg, y el del tiempo de apagado es de alred<u>e</u> dor de 100 µseg. Por lo tanto un período menor que 130 µseg. será suficiente para asegurar el correcto disparo, menteniendo una razonable disipación de potencia en la compuerta.

T < 130 μseg. => f > 7.69 KHz.

\_\_\_\_

El circuito generador de onda cuadrada, de las aplicaciones TTL [1], es utilizado y se muestra en la figura 3.15. Se ha fijado una frecuencia de trabajo de 8 KHz. Una compuerta AND (SN7400) adicional como inversor, conectada a la salida delcir

- 72 -



cuito garantiza un mejor acoplamiento.

FIG. 3.15.

Las señales de disparo se modulan con el tren de pulsos media<u>n</u> te compuertas AND antes de ser aplicadas a la interfase de p<u>o</u> tencia.

3.5.b. INTERFASE DE POTENCIA.

Esta etapa es la encargada de acoplar las señales del circuito lógico moduladas con el tren de pulsos con las compuertas de cada uno de los tres pares de inverso-paralelo de tiristores que comandan cada una de las líneas de alimentación. Tres circuitos, como el de la figura 3.16, tomado de la referencia [2] se utilizan para el caso.

ľ

3.6. CIRCUITO DE POTENCIA.

Los pulsos de disparo modulados, que proceden de las salidas independizadas de los dos transformadores de pulsos, se alimentan entre la compuerta y el cátodo de cada uno de los dos tiristores en inverso-paralelo, para cada una de las fases, según el circuito de la figura 3.17.



FIG. 3.16.



FIG. 3.17.

- 74

No se consideran necesarios circuitos de protección de activ<u>a</u> dos no deseados tomándose en cuenta el tipo de aplicación a pesar de que en la práctica se utiliza el montaje de tiristores del circuito implementado en la referencia [2], el mismo que los posee.

Los tiristores que dicho montaje utiliza son del tipo: 10RC10A

-



FIG. 3.18.

## CAPITULO IV

## **RESULTADOS EXPERIMENTALES Y CONCLUSIONES**

## 4.1. MEDICIONES Y RESULTADOS

Realizado el montaje de cada una de las etapas diseñadas para el circuito de Disparo para Control por Ciclo Integral, y analizado su funcionamiento, se pudieron obtener los resultados que a continuación se detallan.

En la unidad de sincronismo se efectuaron a cabalidad las fun ciones previstas: Se obtuvieron las muestras de las líneas de alimentación para carga en estrella ( $\downarrow$ ) o en triángulo ( $\triangle$ ) o para fase simple, así como también la detección del cruce de cero de cada una de las muestras (Foto 1), para finalmente generarse las señales de reloj CKr y CK<sub>3</sub> $\phi$ .





FOTO 1. -Vertical unicamente variaciones de entrada y estados lógicos.

-Horizontal 4.17 mseg/div.

a) Muestra de la línea de alimentación R (invertida)(60 Hz)

b) Señal Ckr

c) Señal Cks

d) Señal Ckt

En la unidad lógica los resultados de las funciones previstas fueron satisfactorios por igual, según los siguientes análisis de resultados: La señal de Ckr sirve de reloj al contador pr<u>o</u> gramable módulo T.



En la fotografía 2, se observan señales de contador, para T=7.

FOTO 2 : (T = 7)

FOTO 2. -Vertical unicamente estados lógicos. -Horizontal 17 mseg/div.

(a) Reloj del contador Ckr (60 Hz)

(b) Señal de la salida Q<sub>A</sub> del contador menos significativo

(c) Señal de la salida QB del contador menos significativo

(d) Señal de la salida Qc del contador menos significativo

Durante el séptimo ciclo de cuenta,se puede observar que con el flanco positivo de Ckr, se realiza en el contador el reset automático a cero, y durante el último medio ciclo desaparece su información.

Cada una de las salidas de los tres contadores se alimentan a los flip-flops con el objeto de restituír ese medio ciclo de información. Esta función se visualiza en la Foto 3 para el mismo valor de T.



- 79 -

FOTO 3. -Vertical: unicamente estados lógicos. -Horizontal: 17 mseg/div.

- (a) Ckr
- (b) Salida Q<sub>A</sub> del contador menos significativo
- (c) Q<sub>AFF</sub>, salida del FF al que se ha alimentado la señal ant<u>e</u> rior.
- (d) S<sub>(A=B)</sub>, con cuyos flancos positivos empieza la última cue<u>n</u>
   ta en el contador, y con los negativos se efectúa el reset,
   al tiempo que ha empezado la última cuenta ya restituída.

Se realiza la comparación de N y el estado corriente de T, o<u>b</u> teniéndose la señal R<sub>0</sub> (1 lógico para el tiempo en que N  $\leq$  T). Esta se alimenta al registro de desplazamiento y según Ck<sub>3</sub> $\phi$  se obtienen secuencialmente los pulsos sincronizados de disparo para las líneas T, R y S.

En la Foto 4, con N = 3 y T = 7, se observan las señales para este caso.



FOTO 4. - Vertical unicamente estados lógicos. - Horizontal 17 mseg/div.

(a) Ckr

- (b) Ck<sub>3</sub>φ (En 180 Hz)
- (c) R<sub>o</sub> (Sincronizado con el<sup>°</sup> flanco positivo de Ckr)
- (d) Salida en Q<sub>A</sub> del registro:St (Pulso de la línea T)

En la etapa de disparo los pulsos de disparo de las tres líneas se modulan con el tren de pulsos del oscilador, y pasan por los amplificadores en la interfase de potencia.



FOTO 5. (N = 3, T = 4)

- Vertical unicamente estados lógicos.

۱<u>.</u>

- Horizontal 13 mseg/div.

- (b) Tren de pulsos de disparo para la línea T.
- (c) Tren de pulsos de disparo para la línea R.
- (d) Tren de pulsos de disparo para la línea S.

Estas tres últimas señales se obtuvieron en los colectores de los transistores Q2 de la interfase de potencia.

En la Foto 6 se observan las señales de función RUN (N = 3,T =7)



FOTO 6. (N = 3, T = 7)

- Vertical unicamente estados lógicos
- Horizontal 17 mseg/div.
- (a) Ckr

سنح

- (b) Pulso (manual) del selector S2a a la entrada D del flipflop.
- (c) Q<sub>AO(FF)</sub>

(d) St:primera salida del registro de desplazamiento.

83

En el montaje experimental del circuito se encuentran los siguientes controles:

- Selectores N y T.
- Selector de configuración de carga: en estrella o en triángulo.
- Selector de operación en fase simple o en tres fases.
- Control de función STOP-RUN.

Se pueden observar además en cada uno de los circuitos integr<u>a</u> dos entre sus terminales V<sub>CC</sub> y GND: Condensadores de 0.1  $\mu$ F, los mismos que reducen el ruido e interferencia acoplada a tr<u>a</u> vés de la línea de alimentación, que producía errores en la <u>o</u> peración de conteo de la unidad lógica.



FOTO 7.

Una vez acoplado los módulos que conforman el circuito (Foto 7), se realizaron pruebas con diferentes cargas cuyos result<u>a</u> dos son los siguientes:

1º Una carga resistiva en estrella con neutro conformada por tres lámparas incandescentes de 60 Watios a 115 -125 Voltios,se conectó al circuito de potencia;`las formas de on da de la Foto 8, corresponden al caso para N = 1 y T = 8. En la Figura 4.1 se muestra el circuito conformado.



FOTO 8. (N : 1, T = 8)

- Vertical: a),b),c) : 150 V/div. d) : 1 V/div

- Horizontal: 37 mseg/div.

(a) Voltaje en la carga T - n.(b) Voltaje en la carga R - n.

- 84 -

- (c) Voltaje en la carga S n.
- (d) Corriente a través de la carga S n (tomada sobre una resistencia de 1 ohmio).



FIG. 4.1

Con la carga anterior se observó con más detalle la existencia de un transitorio en la corriente, al principio de cada perí<u>o</u> do. En la Foto 9 se muestra lo indicado para N = 12 y T = 16.



FOTO 9. (N = 12, T = 16)

- 86 -

FOTO 9. - Vertical: a) 100 V/div. b) 0.5 V/div.

- Horizontal: 33 mseg/div.

(a) Voltaje en la carga R-n.

j

(b) Corriente a través de la carga R - n. (Tomada sobre una r<u>e</u> sistencia de 1 Ohmio).

Puesto que la carga se trata de una lámpara incandescente, la variación de la resistencia con la temperatura, fenómeno que ocurre en la lámpara durante el tiempo inicial de cada período de conducción, justifica el transitorio mencionado. La r<u>e</u> sistencia de un metal se incrementa con la temperatura, según la ley que define la siguiente ecuación:

$$R_t = R_0 (1 + \alpha t).$$
 (4.1)

Donde t es la temperatura, Rt es la resistencia del metal a t°C,  $R_0$  es su resistencia a 0°C, y  $\alpha$  es el coeficiente de v<u>a</u> riación de la resistencia con la temperatura.

La corriente inicialmente en un valor va disminuyendo hasta es tabilizarse, del mismo modo como la resistencia inicialmente m<u>e</u> nor, va aumentando hasta igualmente estabilizarse, cuando el filamento ha adquirido su temperatura de trabajo.

Por otro lado, se pudo observar, considerando la posibilidad de control de iluminación, un irritante parpadeo en la lámpara, aún cuando se omitió sólo uno de cada cien ciclos de control (N = 99, T = 100).

2º Un horno eléctrico casero, de una fase, fue sometido a con trol por ciclo integral, obteniéndose los resultados que se pueden observar en la figura 4.2.

De este resultado experimental se puede ver que existe una r<u>e</u> lación lineal entre los valores de N/T y la temperatura.

La Ley de Joule, para conversión de energía eléctrica a energía calórica en una resistencia, define a la temperatura pr<u>o</u> porcional al cuadrado del voltaje eficaz en la resistencia.

$$t \alpha (V_{L})^{2}$$
 (4.2)

El valor eficaz del voltaje en la carga, para ciclo integral, según la ecuación 2.15 está dada por:

<u>.</u>

$$V_{\perp} = V - \frac{N}{T}$$

Al reemplazar la ecuación anterior en la ecuación 4.2 se obtiene:

$$t \alpha \left( V \quad \frac{N}{T} \right)^2$$
 (4.3)

Como V, valor eficaz de voltaje de alimentación, se puede con



FIG. 4.2.

siderar constante, la ecuación 4.3 toma finalmente la forma:

$$t = k \frac{N}{T}$$
(4.4)

La ecuación 4.4 se satisface en el resultado experimental, y cumple lo afirmado.

3º Un motor trifásico (木) de inducción fue alimentado con c<u>i</u> clo integral con el propósito de observar su comportamiento. Las características del motor son las siguientes:

MARCA: RELIANCE	HP	: 1	/3
IDENT:Nº 438277 - ZB	A <sup>.</sup>	: 2	.4
INS CLASS : A	F.R	. :	K56
TIPO : P	Cic	laj	e: 60
V : 208	RPM	:	1725
°C AMB <sup>'</sup> : 40	РН	:	3

Para valores de N y T tales que T-N/N < 1, el motor arrancó su<u>a</u> vemente, llegando a estabilizarse, pero sin lograrse un mayor grado de control de velocidad.

Para cuando el intervalo de extinción, (T - N), era mayor o igual que el de conducción (N), las pulsaciones de torque se hicieron muy visibles y audibles sus vibraciones, en tal med<u>i</u> da que el contactor térmico de protección se desconectaba más rapidamente, según T - N/N aumentaba (a partir de valores de Las Fotos 9 y 10 ilustran los casos para N = 1, T = 3 y N = 5, T = 6: inestable y estable respectivamente, a partir del primer período de control.



FOTO 10. (N = 1, T = 3, inestable)

Vertical : a) 100 V/div.
 b) 10 V/div.
 - <sup>1</sup>Horizontal : 20 mseg/div.

- a) Voltaje en la carga T-n.
- b) Corriente a través de la carga T n. (Tomada sobre una resistencia de 1 Ohmio).

91



FOTO 11. (N = 5, T = 6, estable)

- Vertical : a) 100 V/div.

b) 5 V/div.

- Horizontal : 20 mseg/div.

- (a) Voltaje en la carga de T-n.
- (b) Corriente a través de la carga T n, (tomada sobre una r<u>e</u> sistencia de 1 Ohmio).

÷

4° Formas de onda sobre una carga R - L serie, se observan en las Fotos 12 y 13. Valores de R = 30 y L = 3,5 H se tomaron, para observar los casos T - N/N  $\ge$  1 (N = 1 y T = 2), y T - N/N < 1 (N = 6 y T = 8). - 92 -



FOTO 12. (N = 1, T = 2)

- Vertical : a) 200 V/div. b) 0.2 V/div.

- Horizontal : 20 mseg/div.

- (a) Voltaje en la carga R = 30  $\Omega$ , L = 3,5 H, en serie.
- (b) Corriente a través de la carga (Tomada sobre una resisten cia de 1  $\Omega$ ).



- 93 -

FOTO 13. - Vertical : a) 200 V/div. b) 0.2 V/div. - Horizontal : 10 mseg/div.

- (a) Voltaje en la carga R = 30 Ω, L = 3,5 H,en Serie.
- (b) Corriente a través de la carga (Tomada sobre una resisten cia de 1 Ohmio).
- 5º Finalmente se realizaron pruebas de control de velocidad en un motor de DC, utilizando Ciclo Integral rectificado, obteniendose resultados satisfactorios. Las características del motor utilizado son las siguientes:

 MARCA : RELIANCE

 IDENTIF. № : 37698-QC
 FR : P 56 H

 TYPE : T
 HP : 1/3

 R.P.M. : 1725
 VOLTS : 115

 AMPS : 3.4
 FIELD AMPS : 0.4

 INSUL. CLASS : B
 TIME RAITING

El motor fue controlado a partir de velocidad y corriente nom<u>i</u> nales (para alimentación contínua: T = N), Según la configur<u>a</u> ción de la Figura 4.3.

Se aprecia en este circuito la conexión del motor en campo s<u>e</u> rie, cargado por un generador DC, con campo paralelo, que a su vez tiene carga resistiva.

-

94 -



FIG. 4.3

El cuadro de la Figura 4.4. permite apreciar los resultados de variación de la velocidad en función del período de control T, en curvas para N constante. El rango de variación de T es de 1 a 15, y se muestran curvas para N de 1 a 7.

Una mayor selectividad de bajas velocidades se tiene para el caso de N = 2, en cambio para velocidades altas (cercanas a la nominal, se pueden ver en las curvas para N = 4,5,6 ó 7.

En las Fotos 14, 15 y 16 se presentan formas de onda de volt<u>a</u> je y corriente sobre el motor. En las mismas se aprecia que a partir del primer período de alimentación, existe un trans<u>i</u> torio de corriente, cuya magnitud decrece período a período, hasta estabilizarse finalmente,coincidiendo, en su duración,



FIG. 4.4.

95 -

con el tiempo que tarda el motor en alcanzar su máxima veloc<u>i</u> dad a partir del reposo.



FOTO 14. (N = 10, T = 12, Transitorio)

<u>منع</u>

- Vertical : a) 10 V/div. b) 2 V/div.

- Horizontal : 170 mseg/div.

- (a) Voltaje sobre el motor.
- (b) Corriente a través del motor (Tomada sobre una resistencia de 1 Ohmio).



FOTO 15. (N = 10, T = 12, Estado Estable)

i i

- Vertical : a) 10 V/div.

b) 2 V/div.

- Horizontal : 40 mseg/div.

(a) Voltaje en el motor.

þ

(b) Corriente a través del motor (Tomada sobre una resistencia de 1 Ohmio).

97



FOTO 16. (N = 2, T = 4, Estado Estable)

- Vertical : a) 10 V/div.

b) 2 V/div.

- Horizontal : 17 mseg/div.

(a) Voltaje sobre el motor.

----

(b) Corriente a través del motor (Tomada sobre una resistencia de 1 Ohmio). 4.2 CONCLUSIONES Y RECOMENDACIONES.

Los resultados obtenidos de la experimentación del Circuito de Disparo Trifásico para Control por Ciclo Integral, permiten concluír que se encuentra cumpliendo con los requerimie<u>n</u> tos y especificaciones previstas.

La función de generar pulsos de activado para los controlad<u>o</u> res en una o las tres fases, de acuerdo a la configuración de la carga y según los datos de entrada N y T, se efectúa corre<u>c</u> tamente, cumpliéndose la finalidad del presente trabajo.

El Ciclo Integral, en cargas resistivas se observó existe en el voltaje y corriente en la carga, como estaba previsto. P<u>a</u> ra cargas inductivas, se dio lugar unicamente a corriente a Ciclo Integral en la carga, obedeciendo a la característica de los tiristores de abrirse sólo cuando la corriente controlada se hace menor que su corriente de mantenimiento, y debido a que este tipo de cargas retardan la corriente respecto del vo<u>l</u> taje aplicado.

En cuanto se refiere a las aplicaciones consideradas experime<u>n</u> talmente, se puede concluír que este tipo de control no tiene aplicación para regulación de iluminación, al igual que para control de velocidad de motores de inducción del tipo utilizado.

- 99 -

En cambio, para control de temperatura, al igual que para co<u>n</u> trol de velocidad de motores DC, en donde se han obtenido bu<u>e</u> nos resultados, el Ciclo Integral abre nuevas posibilidades.

De todas maneras, solamente un amplio estudio y experimentación de cada una de las aplicaciones que podrían someterse a control por Ciclo Integral, ya en AC o en DC, podrá decidir su utilización.

Por el momento, a más de las aplicaciones que puede tener en control de temperatura, y en control de velocidad en motores DC, se puede considerar que en procesos fotográficos y fotoquímicos, donde la precisión de los tiempos de exposición luminosa es no mayor que la duración de 1 ó ½ ciclo de aliment<u>a</u> ción a 60 Hz., harían aplicable al Ciclo Integral.

Muchas desventajas del Control por Ciclo Integral a 60 Hz., desaparecerían con el incremento de la frecuencia de aliment<u>a</u> ción: entre otros casos se tiene que para controles de temperatura con cargas de pequeña masa térmica, los incrementos m<u>í</u> nimos de temperatura dados por 1 ó hasta ½ ciclo de aplicación podrían ser excesivos. La masa térmica de la carga podría ser menor, si la frecuencia de alimentación aumenta, toda vez que la energía producida es proporcional al tiempo de alimentación y para tiempos de alimentación menores (con ciclos de frecuencias de alimentación de más corta duración),

• 100 •

se tendrían incrementos por cada ciclo (o semiciclo) más raz<u>o</u> nables.

Consideraciones como las anteriores se deberán efectuar para proponerse futuros trabajos, en los que se descubran nuevas características y aplicaciones para el Control por Ciclo Int<u>e</u> gral.
ANEXO 1. ANALISIS DE FOURIER DE UNA ONDA PERIODICA.

El desarrollo en Series de Fourier para una función  $V_{L}(\omega t)$ con periodicidad de  $2\pi$  radianes tiene la forma general:

$$V_{L}(\omega t) = \frac{a_{0}}{2} + \sum_{n=1}^{\infty} a_{n} \cos n\omega t + b \sin n\omega t$$
 1.1

donde: 
$$\frac{a_0}{2} = \frac{1}{2\pi} \int_0^{2\pi} V_{\perp}(\omega t) d\omega t$$
 1.2

$$a_{n} = \frac{1}{\pi} \int_{0}^{2\pi} V_{L}(\omega t) \cos n\omega t \, d\omega t \qquad \qquad para \qquad 1.3$$

$$n = 1, 2, 3, \dots$$

La representación de Fourier puede presentar la forma altern<u>a</u> tiva:

$$V_{L}(\omega t) = \frac{a_{0}}{2} + \sum_{n=1}^{\infty} Cn \text{ Sen } (n \omega t + \psi_{n})$$
 1.5

donde: 
$$Cn = \sqrt{a_n^2 + b_n^2}$$
 1.6

$$a_n = C_n \operatorname{Sen} \psi_n$$
 1.7

$$b_n = Cn Cos n$$
 1.8

$$\psi_n = tg^{-1} \frac{a_n}{b_n}$$
 1.9

t.

.

•

#### REFERENCIAS

- THIRISTOR CONTROL OF AC CIRCUITS WILLIAM SHEPERD - CROSBY LOCKWOOD STAPLES LTD, St. Albans, England, 1976.
- 2.- INVERSOR MCMURRAY CON CONTROL DE SALIDA POR MODULACION DE ANCHO DE PULSO, CEVALLOS FRANCISCO, TESIS DE GRADO, E.P.N. Quito, Julio 1981.

#### APLICACIONES

1.- ELEKTOR, SUMMER CIRCUITS 78

W. VAN DER HORST

.

JULY - AUGUST, № 39 - 40, KENT, U.K., 1978.

#### - 105 -

#### BIBLIOGRAFIA

- THYRISTOR CONTROL OF AC CIRCUITS
   WILLIAM SHEPERD CROSBY LOCKWOOD STAPLES LTD,
   St. Albans, England 1976.
- THREE PHASE BURST FIRING CONTROL SYSTEM
   HUGO BANDA MSc. DISERTATION
   University of Bradford, England, 1978.
- THE TTL DATA BOOK, SEGUNDA EDICION TEXAS INSTRUMENTS, Dallas, Texas, USA, 1976
- COLLEGE PHYSICS, MILLER FRANKLIN Jr., HARCOURT, BRACE AND WORLD, Second Edition, 1976
- FACTOR DE POTENCIA EN CIRCUITOS CON TIRISTORES BANDA HUGO, PRIMER SEMINARIO DE EDUCACION CONTINUA EN INGENIERIA ELECTRICA Y ELECTRONICA, Escuela Politécnica Nacional, Quito, Noviembre 1980
- THYRISTOR CONTROL OF RESISTIVE AND SERIES DC
   MOTOR LOADS USING INTEGRAL CYCLE SWITCHING
   WILLIAM SHEPERD AND P.J. GALLAGHER,
   IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, Vol. IA 10
   N° 5, September/October, 1974.
- SCR MANUAL, GENERAL ELECTRIC COMPANY, QUINTA EDICION, New York, 1977.
- TIRISTORES Y TRIACS, Lilen Henry, Segunda Edición, Marcombo S.A., Barcelona, 1978.

. .

- 106 -

## A P E N D I C E

(



#### absolute maximum ratings

Supply Voltage LM1558	±22\
LM1458	±18\
Power Dissipation (Note 1) LM1558H/LM1458H	500 m¥
LM1458N	400 mV
Differential Input Voltage	±30\
Input Voltage (Note 2)	±15\

Output Short-Circuit Duration	
<b>Operating Temperature Range</b>	LM1558
	LM1458
Storage Temperature Range	
Lead Temperature (Soldering,	10 sec)

# Indefinite -55°C to 125°C 0°C to 70°C -65°C to 150°C 300°C

LM1558/LM1458

#### electrical characteristics (Note 3)

84 B 44/5 7 F B	CONDITIONS		LM1668			LM1458			
PARAMETER	CONDITIONS	MIN	TYP	MAX	MIN	TYP	MAX	UNITS	
Input Offset Voltage	$T_{A} = 25^{\circ}$ C, $R_{g} \le 10$ kΩ		1.0	5.0		1.0	6.0	mV	
Input Offset Current	T <sub>A</sub> = 25°C	•	80	200		80	200	nA	
Input Bias Current	T <sub>A</sub> = 25°C		200	500		200	500	nA	
Input Resistance	T <sub>A</sub> = 25°C	0.3	1.0		0.3	1.0		MΩ	
Supply Current Both Amplifiers	T <sub>A</sub> = 25°C, V <sub>S</sub> = ±15V		3.0	5.0		3.0	5.6	mA	
Large Signal Voltage Gain	$T_A = 25^{\circ}C, V_S = \pm 15V$ $V_{DUT} = \pm 10V, R_L \ge 2 k\Omega$	50	160		20	160		V/mV	
Input Offset Voltage	R <sub>8</sub> ≤ 10 kΩ ≠			6.0			7.5	mV	
Input Offset Current	•			, 500			300	nA	
Input Bias Current				1.5			0.B	μA	
" Large Signal Voltage Gain	V <sub>S</sub> = ±15V. V <sub>OUT</sub> = ±10V R <sub>L</sub> ≥ 2 kΩ	25			15			V/mV	
Output Voltage Swing	$V_{S} = \pm 15V, R_{L} = 10 k\Omega$ $R_{L} = 2 k\Omega$	±12 ±10	±14 ±13		±12 ±10	±14 ±13		v v	
Input Voltage Range	V <sub>s</sub> = ±15V	±12			±12			v	
Common Mode Rejection Ratio	$R_s \leq 10 k\Omega$	70	90		70	90		<b>d</b> 8	
Supply Voltage Rejection Ratio	$R_{s} \leq 10 \ k\Omega$	77	96		77	96		dB	

Note 1: The maximum junction temperature of the LM1558 is 150°C, while that of the LM1458 is 100°C. For operating at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of 150°C/W, junction to ambient or 45°C/W, junction to case. For the DIP the device must be derated based on a thermal resistance of 187°C/W, junction to ambient.

Note 2: For supply voltages less than ±15V, the absolute maximum input voltage is equal to the supply voltage. Note 3: These specifications apply for V<sub>S</sub> = ±15V and -55°C  $\leq$  T<sub>A</sub>  $\leq$  125°C, unless otherwise specified. With the LM1458, however, all specifications are limited to 0°C  $\leq$  T<sub>A</sub>  $\leq$  70°C and V<sub>S</sub> = ±15V.

TTL MSI

#### TYPES SN5490A, SN5492A, SN5493A, SN54L90, SN54L93, SN54LS90, SN54LS92, SN54LS93, SN7490A, SN7492A, SN7493A, SN74L90, SN74L93, SN74LS90, SN74LS92, SN74LS93 DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS BULLETIN NO. DL:S 7611802, MARCH 1974-REVISED OCTOBER 1974

#### '90A, 'L90, 'LS90 . . . DECADE COUNTERS

'92A, 'LS92 . . . DIVIDE-BY-TWELVE COUNTERS

'93A, 'L93, 'LS93 . . . 4-BIT BINARY COUNTERS

TVOCC	TYPICAL
TTPES	POWER DISSIPATION
'90A	145 mW
1_90	20 mW
'L\$90	45 mW
'92A, '93A	130 mW
'LS92, 'LS93	45 mW
'L93	16 mW

#### description

Each of these monolithic counters contains four master-slave flip-flops and additional gating to provide a divide-by-two counter and a three-stage binary counter for which the count cycle length is divide-by-five for the '90A, 'L90, and 'LS90, divide-by-six for the '92A and 'LS92, and divide-by-eight for the '93A, 'L93, and 'LS93.

All of these counters have a gated zero reset and the '90A, 'L90, and 'LS90 also have gated set-to-nine inputs for use in BCD nine's complement applications.

To use their maximum count length (decade, divideby-twelve, or four-bit binary) of these counters, the B input is connected to the  $Q_A$  output. The input count pulses are applied to input A and the outputs are as described in the appropriate function table. A symmetrical divide-by-ten count can be obtained from the '90A, 'L90, or 'LS90 counters by connecting the  $Q_D$  output to the A input and applying the input count to the B input which gives a divide-by-ten square wave at output  $Q_A$ . SN54', SN54LS'...JOR W PACKAGE SN54L'...JOR T PACKAGE SN54', SN74L', SN74LS'...JOR N PACKAGE





'93A, 'LS93 (TOP VIEW)





#### TYPES SN5490A, '92A, '93A, SN54L90, 'L93, SN54LS90, 'LS92, 'LS93, SN7490A, '92A, '93A, SN74L90, 'L93, SN74LS90, 'LS92, 'LS93 DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS



The J and K Inputs shown without connection are for reference only and are functionally at a high level.

.

TEXAS INSTRUMENTS INCORPORATED POST OFFICE BOX 5012 - DALLAS, TEXAS 73222

#### TYPES SN5490A, '92A, '93A, SN54L90, 'L93, SN54LS90, 'LS92, 'LS93, SN7490A, '92A, '93A, SN74L90, 'L93, SN74LS90, 'LS92, 'LS93 DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS REVISED OCTOBER 1976



TEXAS INSTRUMENTS

#### TYPES SN54LS90, SN54LS92, SN54LS93, SN74LS90, SN74LS92, SN74LS93 DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, VCC (see Note 4)			 	7v
Input voltage: R inputs			 	7v
A and B inputs			 	•••••5.5 V
Operating free-air temperature range:	SN54LS	' Circuits	 	–55°C to 125°C
	SN74LS	' Circuits	 	
Storage temperature range			 	65°C to 150°C

NOTE 4: Voltage values are with respect to network ground terminal.

recommended operating conditions

	5	SN54LS	90	S	90			
	5	SN64LS	92	s				
		N54LS	93.	s	UNIT			
	_	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC		4.5	5	5.5	4.75	5	5.25	V
High-level output current, 10H				-400			-400	μA
Low-level output current, IQL				4			8	mΑ
Course frequency ( Jaco Figure 1)	A input	0		32	0		32	
Count frequency, icount (see Figure 1)	B input	0		16	0		16	MHZ
	A input	15	_		15		_	
Pulse width, tw	Binput	30	_		30			ns
	Reset inputs	15			15			
Reset inactive-state setup time, t <sub>su</sub>		25			25			ns
Operating free-air temperature, TA		-55		125	0		70	°c

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

						s	N54LS	<del>,</del>	S			
	. PARAME	TER	TE	ST CONDITIONS	st	S	N54LS	2	S	N74LS9	2	UNIT
	PARAMETER       TEST CONDITIONS <sup>†</sup> High-level input voltage       Image: Second	MIN	түр‡	MAX	MIN	түр‡	MAX					
VIH	High-level inpu	t voltage	_			2			2			v
VIL	Low-level inpu	t voltage						0.7			0.8	v
VIK	Input clamp vo	ltage	Vcc = MIN,	II = -18 mA				-1.5			-1.5	v
∨он	High-level outp	out voltage	V <sub>CC</sub> = MIN, V <sub>IL</sub> = V <sub>IL</sub> max,	V <sub>IH</sub> = 2 V, I <sub>OH</sub> = -400 μA		2.5	3.4		2.7	3.4		v
			Vcc = MIN,	V <sub>1H</sub> = 2 V.	IOL = 4 mA1		0.25	0.4		0.25	0.4	
VOL	Low-level outp	ut voltage	VIL - VIL max,	- VIL max, IOL						0.35	0.5	v
	Input current	Any reset	VCC - MAX,	V <sub>1</sub> ≠ 7 V				0.1			0.1	
4	at maximum	A input						0,2			0.2	mA
	input voltage	B input	VCC = MAX,	v; = 5.5 v				0.4			0,4	
	High to all	Any reset	_		_			20			20	
ſн	- Ign-level	A input	VCC = MAX,	VI = 2.7 V				40			40	μA
	input current	B input	1					80			80	
	h and a set	Any reset						-0.4			-0.4	
IIL.	Low-level	A input	V <sub>CC</sub> - MAX,	Vi = 0.4 V				-2.4			-2.4	mA
output curren		B input						-3.2			-3.2	
los	Short-circuit ou	tput current §	VCC = MAX			-20		-100	-20		~100	mA
	1		'L\$90	_	9	15		9	15	_ ^		
'CC	Supply current		VCC - MAX,	246 NOTE 2	'L\$92		9	15		9	15	mA

<sup>†</sup>For conditions shown as MIN or MAX, use the appropriete value specified under recommended operating conditions. <sup>‡</sup>All typical values are at  $V_{CC} = 5 V$ ,  $T_A = 25^{\circ}C$ . <sup>§</sup>Not more than one output should be shorted et a time, and duration of the short-circuit should not exceed one second.

Outputs are tested at specified IOL plus the limit value of IL for the B input. This permits driving the B input while maintaining full fanout capability.

NOTE 3: ICC is measured with all outputs opan, both AO Inputs grounded following momentary connection to 4.5 V, and all other inputs grounded.

#### TYPES SN54LS90, SN54LS92, SN54LS93, SN74LS90, SN74LS92, SN74LS93 DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

	_	_										
	PARAME	TER	т	ST CONDITION	et	S	N54LS	3	S	N74LS	3	
	- FANAME			STCONDITION	3.	MIN	TYP‡	MAX	MIN	тур‡	MAX	
Г∨цн	High-level inpu	t voltage				2			2			v
VIL	Low-level inpu	t voltage						0.7			0.8	v
Γviκ	Input clamp vo	ltage	V <sub>CC</sub> = MIN,	tj = −18 mA				-1.5			-1.5	v
voн	High-level outp	out voltage	V <sub>CC</sub> = MIN, VIL = VIL max,	V <sub>lH</sub> = 2 V, I <sub>OH</sub> = -400 μ/	A.	2.5	3.4		2.7	3.4		v
Va			V <sub>CC</sub> = MIN,	V <sub>IH</sub> = 2 V,	IOL - 4 mA		0.25	0.4		0.25	0.4	
VOL	Low-rever outp	ut voltage	VIL = VIL max		l <sub>OL</sub> = 8 mA ¶					0.35	0.5	Ň
1.	Input current	Any reset	V <sub>CC</sub> = MAX,	v <sub>1</sub> - 7 v				0.1			0.1	
	input voltage	A or B input	V <sub>CC</sub> = MAX,	V <sub>1</sub> = 5.5 V				0,2			0.2	1124
1	High-level	Any reset	V		_			20			20	
чн	input current	A or B input	VCC - MAA,	vi - 2.7 v				40			80	μА
	Law lavel	Any reset						-0.4			-0.4	
11	Low-level	A input	VCC = MAX,	VI = 0.4 V				-2.4			-2.4	mA
2	output current	8 input						-1.6			-1.6	
los	Short-circuit ou	itput current §	V <sub>CC</sub> = MAX			-20		-100	-20		-100	mA
Icc	Supply currant		V <sub>CC</sub> = MAX,	See Note 3			9	15		9	15	mA

<sup>†</sup>For conditions shown as MIN or MAX, use the appropriate value specified Under recommended operating conditions.

.

All typical values are et  $V_{CC} = 5 V$ ,  $T_A = 25^{\circ}C$ . §Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

TOA outputs are tested at specified IOL plus the limit value for JL for the B input. This permits driving the B input while maintaining full fen-out capability,

NOTE 3: ICC is measured with all outputs open, both Ro inputs grounded following momentary connection to 4.5 V, and all other inputs grounded.

switching characteristics,	V <sub>CC</sub> = 5 V, T <sub>A</sub> = 25°C

BARAMETER!	FROM	то	TEET CONDITIONS		11590	)		<b>'LS</b> 92			'LS93		
PARAMETER	(INPUT)	(OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	UNIT
	A	QA		32	42		32	42		32	42		hau-
Imax	В	۵ <sub>B</sub>	1	16			16			16			MHZ
1PLH		0.			10	16		10	16		10	16	
1PHL	~	UA			12	18		12	18		12	18	1.12
<sup>I</sup> PLH	•	0	1		32	4B		32	48		46	70	
1PHL	~	00			34	50		34	50		46	70	//3
<sup>t</sup> PLH		0-	C <sub>L</sub> = 15 pF.		10	16		10	16		10	16	
1PHL	В	GB	Fit=2 kΩ		14	21		14	21		14	21	
<sup>1</sup> PLH			See Figure 1		21	32		10	16		21	32	
tPHL	в	uc			23	35		14	21		23	35	1 /18
<sup>t</sup> PLH					21	32		21	32		34	51	
TPHL	в	ЧD			23	35		23	35		34	51	<b>ns</b>
1PHL	Set-to-0	Апу			26	40		26	40		26	40	ns
1PLH	Set to D	QA, QD			20	30							
TPHL	Set-10-9	Δ <sub>Β</sub> , Δ <sub>C</sub>	1		26	40			_				175

fmax = maximum count frequency

1

The Propagation delay time, low-to-high level outout TPHLま propagation delay time, high to low level output

TEXAS INSTRUMENTS

#### TYPES SN5490A, SN5492A, SN5493A, SN54190, SN54193, SN54LS90, SN54LS92, SN54LS93, SN7490A, SN7492A, SN7493A, SN74L90, SN74L93, SN74LS90, SN74LS92, SN74LS93 DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS



PARAMETER MEASUREMENT INFORMATION



NOTES: A. Input pulses are supplied by a generator having the following cheracteristics:

- Input pulses are supplied by a generator having the following characteristics: for '90A, '92A, '93A,  $\tau_{\rm F} \leq 5$  ns,  $\tau_{\rm f} \leq 5$  ns, PRR = 1 MHz, duty cycle = 50%, Z<sub>out</sub> ~ 50 ohms; for '90A, '92A, '93A,  $\tau_{\rm F} \leq 5$  ns,  $\tau_{\rm F} \leq 5$  ns, PRR = 500 kHz, duty cycle = 50%, Z<sub>out</sub> ~ 50 ohms;
- for 'Logo, 'Log, ty < 15 ns, ty < 5 ns, 'H = 100 kHz, duty cycle = 50%, Zout < 50 ohms;</li>
   for 'LS90, 'LS92, 'LS93, ty < 15 ns, ty < 5 ns, PRR = 1 MHz, duty cycle = 50%, Zout < 50 ohms;</li>
   CL includes probe and jig capacitance;
   CL includes probe and jig capacitance;
   Cl (30 pF) is applicable for testing 'L90 and 'L93.
- D. All diodes are 1N916 or 1N3064.
- E. Each reset input is tested separately with the other reset at 4.5 V. F. Reference wavaforms are shown with dashed lines.
- G. For '90A, '92A, and '93A;  $V_{ref}$  = 1.5 V. For 'L90, 'L93, 'LS90, 'LS92, and 'LS93;  $V_{ref}$  = 1.3 V.

FIGURE 1

7-80

/

TEXAS INSTRUMENTS

DST OFFICE ODX 5012 + DALLAS TEXAS 75222



#### description

These four-bit magnitude comparators perform comparison of straight binary and straight BCD (8-4-2-1) codes. Three fully decoded decisions about two 4-bit words (A, B) are made and are externally available at three outputs. These devices are fully expandable to any number of bits without external gates. Words of greater length may be compared by connecting comparators in cascade. The A > B, A < B, and A = B outputs of a stage handling less-significant bits are connected to the corresponding A > B, A < B, and A = B inputs of the next stage handling more-significant bits. The stage handling the least-significant bits must have a high-level voltage applied to the A = B input and in addition for the 'L85, low-level voltages applied to the A > B and A < B inputs. The cascading paths of the '85, 'LS85, and 'S85 are implemented with only a two-gate-level delay to reduce overall comparison times for long words. An alternate method of cascading which further reduces the comparison time is shown in the typical application data.

	COMP	ARING		CA	SCAOIN	IG	OUTPUTS			
	INP	UTS			INPUTS					
A3, B3	A2, 82	A1, B1	A0, 80	A > B	Ā < B	A = B	A > B	A < B	A = 8	
A3 > B3	×	х	x	x	x	х	н	L	L	
A3 < 83	×	x	×	×	×	x	L	н	L	
A3 = B3	A2 > B2	x	x	x	×	×	н	L	L	
A3 = B3	A2 < B2	×	x	x	x	x	L	н	L	
A3 = 82	A2 - 82	A1 > B1	x	x	×	x	н	L	L	
A3 = B3	A2 * B2	A1 < B1	x	x	x	x	L	н	L	
A3 = B3	A2 - B2	A1 - B1	A0 > B0	х	x	x	н	L	L	
A3 = B3	A2 - B2	A1 - B1	A0 < B0	x	×	x	L	н	L	
A3 = B3	A2 = 82	A1 = B1	A0 = B0	н	L	L	н	L	L	
A3 = B3	A2 = 82	A1 = B1	A0 - B0	L	н	L	L	н	L	
A3 = 83	A2 - 82	A3 - 81	A0 = B0	L	L	н	L	L	н	
			'85,	'LS85, 'S	85					
A3 - 83	A2 * B2	A1 = 81	A0 = B0	x	x	н	L	L	н	
A3 = B3	A2 - B2	A1 * B1	AQ - BO	н	н	L	L	L	L	
A3 - 83	A2 - B2	A1 - B1	АО - ВО	L	L	L	н	н	L	
				'L95						
A3 - 83	A2 - 82	A1 - B1	A0 - B0	L,	н	н	L	н	н	
A3 = B3	A2 = B2	A1 - B1	A0 - B0	н	L	н	н	L	н	
A3 = B3	A2 - 82	A1 = B1	A0 - B0	н	н	н	н	н	н	
A3 = B3	A2 = B2	A1 - B1	A0 - B0	н	н	L	н	н	L	
A3 = B3	A2 - 82	A1 - 81	A0 - B0	L	L	L	L	L	٤	
( = high I	evel, L = I	ow level,	X = irrela	vant						

TEXAS INSTRUMENTS

TF

### TYPES SN5485, SN54185, SN541885, SN54S85, SN7485, SN74185, SN74185, SN741885, SN74S85 **4-BIT MAGNITUDE COMPARATORS**



TEXAS INSTRUMENTS

#### TYPES SN5485, SN54L85, SN54L885, SN54S85, SN7485, SN74L85, SN74L885, SN74S85 4-BIT MAGNITUDE COMPARATORS



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

	SN54' SN54S'	SN541'	SN54LS'	SN74' SN74S'	SN74L'	SN74LS	UNIT
Supply voltage, VCC (see Note 1)	7	8	7	7	8	7	v
Input voltage (see Note 2)	5.5	5.5	7	5.5	5.5	7	v
Interemitter voltage (see Note 3)	5.5			5.5			v
Operating free-air temperature range	-55 to 125				°C		
Storage temperature range	-65 to 150				-65 to 1	°C	

NOTES: 1. Voltege values, except interemitter voltage, are with respect to network ground terminal.

Input voltages for "L85 must be zero or positive with respect to network ground terminel.
 This is the voltage between two emitters of a multiple-emitter input transistor. This reting applies to each A input in conjunction

 This is the voltage between two emitters of a multiple-emitter input transistor. This reting applies to each A input in conjunction with its respective B input of the '85 and '585.

#### **TYPES SN5485, SN7485 4-BIT MAGNITUDE COMPARATORS**

#### recommended operating conditions

		SN5485	5		SN7485	5	
	MIN	NOM	MAX	MIN	NOM	MAX	UNIT
Supply voltage, VCC	4.5	5	5.5	4.75	Б	5.25	v
High-level output current, IOH			-400			-400	ųА
Low-level output current, IOL			16			16	mA
Operating free-air temperature, TA	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

	PARAMETER		TE	ST CONDITI	ONST		MIN	түр‡	MAX	דואט
VIH	High-level input voltage						2			v
VIL	Low-level input voltage								0.8	v
Vik	Input clamp voltage		V <sub>CC</sub> = MIN,	_	1 = -1	2 mA			-1.5	v
VOH	High-level output voltege		V <sub>CC</sub> = MIN, V <sub>IL</sub> = 0.8 V,		V <sub>IH</sub> = 2 Юн = -	2 V, -400 µA	2.4	3.4		v
VOL	Low-level output voltage		V <sub>CC</sub> = MIN, V <sub>IL</sub> = 0.8 V,		V <sub>IH</sub> = 2	2 V, 6 mA		0.2	0.4	v
4	Input current et maximum in	put voltage	VCC = MAX,		VI - 5.	5 V			1	mA
1		A < B, A > B inputs							40	
_ חוי	High-level input current	all other inputs	VCC - MAX,		VI = 2.4	4 V			120	μA
4	1	A < 8, A > B inputs							-1.6	
וי 🗠	Low-level input current	all other inputs	VCC - MAX,		VI = 0.4	i v	<b>—</b>		-4.8	mA
						SN5485	-20		-55	
OS	Short-circuit output currents		VCC = MAX.	v <sub>0</sub> = 0		SN7485	-18		-55	mA
1cc	Supply current		VCC - MAX,	See Note 4				55	88	mA

<sup>†</sup>For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

<sup>‡</sup>All typical values are at  $V_{CC} = 5 V$ ,  $T_A = 25^{\circ}C$ . <sup>§</sup>Not more than one output should be shorted at a time.

NOTE 4: ICC is measured with outputs open, A = 8 grounded, and all other inputs at 4.5 V.

#### switching characteristics, $V_{CC} = 5 V$ , $T_A = 25^{\circ}C$

PARAMETER	FROM	ΤΟ Ουτρυτ	NUMBER OF GATE LEVELS	TEST CONDITIONS	MIN TYP	мах	UNIT	
			1		7			
		A < B, A > 8	2	]	12			
<b>TPLH</b>	Any A or B data input		3	]	17	26	1 "	
		A = B	4		23	35	]	
			1		11			
		A<8, A>B	8 2	C 15 - 5	15			
TPHL	Any A or 8 data input		3	С <u>[</u> – 15 рг,	20	30	ns	
		A=8 ·	4	N 400 32,	20	30		
<sup>t</sup> ₽LH	A < B or A = B	A > 8	1	Jee Note 5	7	11	ns	
<b>tPHL</b>	A < B or A = 8	A > 8	1	1	11	17	ns	
<sup>t</sup> ₽LH	A = 8	A = 8	2		13	20	ns	
1PHL	A = B	A = B	2		11	17	ns	
<sup>1</sup> PLH	A > B or A = B	A < B	1		7	11	ns	
<sup>t</sup> PHL	A>BorA≠B	A < B	1	1	11	17	ns.	

 $f_{tp_{LH}} \equiv propagation delay time, low-to-high-lavel output$ 

tpHL ≝ propagation delay time, high-to-low-level output.

NOTE 5: Loed circuit and voltage waveforms are shown on page 3-10.

#### TYPES SN5485, SN54185, SN541S85, SN54S85, SN7485, SN74185, SN741S85, SN74S85 4-BIT MAGNITUDE COMPARATORS

#### TYPICAL APPLICATION DATA

#### COMPARISON OF TWO N-BIT WORDS

This application demonstrates how these magnitude comparators can be cascaded to compare longer words. The example illustrated shows the comparison of two 24-bit words; however, the design is expandable to n-bits. As an example, one comparator can be used with five of the 24-bit comparators illustrated to expand the word length to 120-bits. Typical comparison times for various word lengths using the '85, 'L85, 'LS85, or 'S85 are:

WORD LENGTH	NUMBER OF PKGS	<b>'</b> 85	<b>'L</b> 85	'L\$85	<b>~</b> \$85
1-4 bits	1	23 ns	90 ns	24 ns	11 ns
5-24 bits	2-6	46 ns	180 ns	48 ns	22 ns
25-120 bits	8-31	69 ns	270 ns	72 ns	33 ns



COMPARISON OF TWO 24-BIT WORDS

TEXAS INSTRUMENTS

#### TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175, SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR BULLETIN NO. DL S 7611803, DECEMBER 1972-REVISED OCTOBER 1976

174. LS174. S174... HEX D-TYPE FLIP-FLOPS '175, 'LS175, 'S175 . . . QUADRUPLE D TYPE FLIP-FLOPS

- '174, 'LS174, 'S174 Contain Six Flip-Flops with Single-Rail Outputs
- '175, 'LS175, 'S175 Contain Four Flip-Flops with Double-Rail Outputs
- Three Performance Ranges Offered: See Table Lower Right
- Buffered Clock and Direct Clear Inputs
- Individual Data Input to Each Flip-Flop
- Applications include: **Buffer/Storage Registers** Shift Registers Pattern Generators

#### description

These monolithic, positive-edge-triggered flip-flops utilize TTL circuitry to implement D-type flip-flop logic. All have a direct clear input, and the '175, 'LS175, and 'S175 feature complementary outputs from each flip-flops.

Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the high or low level, the D input signal has no effect at the output.

These circuits are fully compatible for use with most TTL or DTL circuits.

FUNCTION	TABLE
----------	-------

	LOP)			
	NPUTS		OUT	PUTS
CLEAR	CLOCK	D.	۵	āt
L	x	x	L	н
н	t	н	н	L
н	t	L	L	н
н	L	×	ao	ā0

- H = high level (steady state)
- L = low level (steady state) X = Irrelevant
- 1 trensition from low to high level Q0 = the level of Q before the indicated steady-state Input conditions were established.
- 1 = 175, 'L\$175, and '\$176 only

SN54174, SN54LS174, SN54S174 ... J OR W PACKAGE SN74174, SN74LS174, SN74S174 ... J OR N PACKAGE (TOP VIEW)



SN54175, SN54LS175, SN54S175 ... J OR W PACKAGE SN74175, SN74LS175, SN74S175... J OR N PACKAGE (TOP VIEW)



	TYPICAL	TYPICAL
THEF	MAXIMUM	POWER
ITPES	CLOCK	DISSIPATION
	FREOUENCY	PER FLIP.FLOP
ʻ174, '175	35 MHz	38 mW
'LS174, 'LS175	40 MHz	14 mW
'S174, 'S175	110 MHz	75 mW

#### TEXAS INSTRUMENTS

POST OFFICE BOX 5012 + DALLAS, TEXAS 75222

## TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175, SN74174, SN74175, SN74LS174, SN74LS175, SN74S175, 
functional block diagrams









TEXAS INSTRUMENTS

#### TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175, SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR BEVISED OCTOBER 1976

schematics of inputs and outputs



TEXAS INSTRUMENTS

7-255

 $\overline{a}$ 

#### TYPES SN54174, SN54175, SN74174, SN74175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

	Supply voltage, VCC (see Note 1)																	7 V
	Input voltage															-		5.5 V
	Operating free-air temperature range:	SN541	74,	SN5	417	5 C	ircu	its	-						-5	5°1	C to	125°C
		SN741	74,	SN7	417	5 C	ircui	its								0	°C۱	o 70°C
	Storage temperature range		•					• •							-6	5°(	C to	150°C
NOTE	1: Voltage values are with respect to netwo	ork grou	nd te	ermir	al.													

recommended operating conditions

		SN54	174, SN	54175	SN74	174, SN	74175	
		MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC		4.5	5	5.5	4.75	5	5.25	v
High-level output current, IOH				-800			-800	μA
Low-level output current, IOL				16			16	mA
Clock frequency, fclock		0		25	0		25	MHz
Width of clock or clear pulse, tw		20			20			ns
Same time t	Data input	20			20			ŗı s
Setup (time, tsu	Clear inactive-state	25			25			٥s
Data hold time, th		5			5			n 5
Operating free-air temperature, TA		-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

	PARAMETER	TEST CONDITION	s† –	MIN	TYP‡	MAX	UNIT
VIN	High-level input voltage			2			v
VIL	Low-level input voltage		_			0.8	v
VIK	Input clamp voltage	V <sub>CC</sub> = MtN, I <sub>I</sub> = -12 m	A			-1,5	V
v <sub>он</sub>	High-level output voltage	V <sub>CC</sub> × MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OH</sub> = ~80	— — A µ 0	2.4	3.4		v
VOL	Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OL</sub> = 16 m	- <b>-</b>		0.2	0.4	v
4	Input current at maximum input voltage	VCC = MAX, V1 = 5.5 V				1	тĄ
ін –	High-level input current	V <sub>CC</sub> = MAX, V <sub>1</sub> = 2.4 V				40	μA
111	Low-level input current	VCC - MAX, V1 - 0.4 V				-1.8	mA
		N	SN54'	-20		-57	
los	Short-circuit output currents	VCC - MAX	SN74'	- 18		-57	mA
		V	'174		45	65	
'cc	Supply current	VCC - MAX, See Note 2	175		30	45	m A

<sup>†</sup>For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

<sup>‡</sup>All typical values are at  $V_{CC}$  = 5 V,  $T_A$  = 25<sup>°</sup>C.

Not more than one output should be shorted at a time.

NOTE 2: With all outputs open and 4.5 V applied to all date and clear inputs, 1<sub>CC</sub> is measured after a momentary ground, then 4.5 V, is applied to clock.

switching characteristics, VCC = 5 V, TA = 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Imax Maximum clock frequency		25	35		MHZ
Propagation delay time, low-to-high-level output from clear PLH (SN54175 SN74175 only)	CL = 15 pF,		16	25	n <b>s</b>
TPHL Propagation delay time, high-to-low-level output from clear	R <sub>L</sub> = 400 Ω,		23	36	' n <b>s</b>
IPLH Propagation delay time, low-to-high-level output from clock	328 11010 0		20	30	ns
IPHL Propagation delay time, high-to-low-level output from clock			24	35	ns.

NOTE 3: Load circuit and voltage waveforms are shown on page 3-10,

#### TYPES SN54195, SN54LS195A, SN54S195, SN74195, SN74LS195A, SN74S195 4-BIT PARALLEL-ACCESS SHIFT REGISTERS BULLETIN NO. DL:S 7611820, MARCH 1974-REVISED OCTOBER 1976

- Synchronous Parallel Load
- Positive-Edge-Triggered Clocking
- Parallel Inputs and Outputs from Each Flip-Flop
- Direct Overriding Clear
- J and K Inputs to First Stage
- Complementary Outputs from Last Stage
- For Use in High-Performance: Accumulators/Processors Serial-to-Parallel, Parallel-to-Serial Converters

description

ΠL

MSI

These 4-bit registers feature parallel inputs, parallel outputs, J-R serial inputs, shift/load control input, and a direct overriding clear. All inputs are buffered to lower the input drive requirements. The registers have two modes of operation:

Parallel (broadside) load Shift (in the direction  $\Omega_A$  toward  $\Omega_D$ )



SN64195, SN54L\$195A, SN54S195 ... J OR W PACKAGE

TYPE	TYPICAL MAXIMUM CLOCK	TYPICAL POWER
	FREQUENCY	DISSIPATION
'195	. 39 MHz	195 mW
'LS195A	39 MHz	70 mW
S195	105 MHz	350 mW

Parallel loading is accomplished by applying the four bits of data and taking the shift/load control input

low. The data is loaded into the associated flip-flop and appears at the outputs after the positive transition of the clock input. During loading, serial data flow is inhibited.

Shifting is accomplished synchronously when the shift/load control input is high. Serial data for this mode is entered at the J- $\vec{K}$  inputs. These inputs permit the first stage to perform as a J- $\vec{K}$ , D-, or T-type flip-flop as shown in the function table.

The high-performance 'S195, with a 105-megahertz typical maximum shift-frequency, is particularly attractive for veryhigh-speed data processing systems. In most cases existing systems can be upgraded merely by using this Schottky-clamped shift register.

	FUNCTION TABLE															
	INPUTS									OUTPUTS						
	SHIFT/		SEF	IAL	P	AR/	LL	εL		~	~	~	Ā			
CLEAR	LOAD	CLOCK	د	ĸ	A	в	С	0	<b>G</b> A	α <sub>B</sub>	uc	00	αĐ			
L	x	x	х	х	x	х	х	х	L	L	L	L	н			
н	٤	1	x	х		b	с	d	а	ъ	c	d	d			
н	н	L	x	х	x	х	х	х	QA0	Q <sub>B0</sub>	°C0	0 <sub>D0</sub>	āpo			
н	н	t	Ľ	н	x	х	х	х	OA0	QA0	QBn	Q <sub>C</sub> n	ācn			
н	н	1	L	L	x	x	х	х	L	QAn	QBn	QCn	ācn			
н	н	t	н	н	x	х	х	x	н	QAn	QBn	QCn	ācn			
н	н	t	н	L	x	x	х	х	0 An	QAn	a <sub>Bn</sub>	a <sub>Cn</sub>	ācn			

H = high level (steady stat L = low level (steady state X = irrelevant (any input, 1 = transition from low to	e) )) including transitions) ) high level
a, b, c, d = the level of s	steady state input at A. B.
C, or O, resp	ectively
Q <sub>A0</sub> , Q <sub>80</sub> , Q <sub>CD</sub> , O <sub>DD</sub> = t f	he level of $Q_A$ , $Q_B$ , $Q_C$ , or $Q_D$ , respectively, be- ore the indicated steady-
s V Q <sub>An</sub> , Q <sub>Bn</sub> , Q <sub>Cn</sub> = the k respective recen	tete input conditions vere established avel of Q <sub>A</sub> , Q <sub>B</sub> , or Q <sub>C</sub> ctively, before the most t transition of the clock

n

#### TYPES SN54195, SN54LS195A, SN54S195, SN74195, SN74LS195A, SN74S195 4-BIT PARALLEL-ACCESS SHIFT REGISTERS



4



TEXAS INSTRUMENTS

7

7-325

#### TYPES SN54195, SN54LS195A, SN54S195, SN74195, SN74LS195A, SN74S195 4-BIT PARALLEL-ACCESS SHIFT REGISTERS

REVISED OCTOBER 1976



TEXAS INSTRUMENTS

1

#### TYPES SN54195, SN74195 4-BIT PARALLEL-ACCESS SHIFT REGISTERS

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, VCC (see Note 1) .																7 V
Input voltage															5.	5 V
Operating free-air temperature range:	SN54195											-5	5°	C to	125	5°C
	SN74195												C	°C	to 70	°c
Storage temperature range												-6	5°	C to	150	°C

NOTE 1: Voltage values are with respect to network ground terminal.

#### recommended operating conditions

Г			SN5419	5				
		MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC		4.5	5	5.5	4,75	5	5.25	v
High-level output current, IOH				-800			-800	μA
Low-level output current, IOL				16			16	mA
Clock frequency, fclock		0		30	0		30	MHz
Width of clock input pulse, tw(clock)		16			16			<b>ns</b>
Width of clear input pulse, tw(clear)		12			12			ារ
	Shift/load	25			25			
Setup time, t <sub>su</sub> (see Figure,1)	SN54195         SN74195         UNIT           MIN         NOM         MAX         MIN         NOM         MAX           4.5         5         5.5         4.75         5         5.25         V           4.5         5         5.5         4.75         5         5.25         V          800        800        800         μA          800        800         0         -800         μA           10         -30         30         0         -30         MHz           16         -16         16         -6         ns         ns           Shift/load         25         25         -         ns           Scriel and parellel data         20         -         10         ns           Clear inactive-state         25         25         -         10         ns           0         -10         -10         ns         -         10         ns	ns						
	Clear inactive-state	25			25			
Shift/load release time, trelease (see Figure 1)			-10			10	ns	
Serial and parallel data hold time, th (see Figure 1)		0			0			∩s
Operating free-sir temperature, TA		-55		125	0		70	°C

#### electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS	MIN	TYPI	MAX	UNIT
ViH	High-level input voltage		2			v
VIL	Low-level input voltage				8,0	V
_∧!K	Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>j</sub> = -12 m	4		-1.5	V
VOH	High-level output voltage	V <sub>CC</sub> = MIN, V <sub>H</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OH</sub> = -80	2.4 μΑ	3.4	_	v
VOL	Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OL</sub> = 16 m	A	0.2	0.4	v
4	Input current at maximum input voltage	$V_{CC} = MAX, V_I = 5.5 V$			1	mA
Чн	High-level input current	V <sub>CC</sub> = MAX, V <sub>1</sub> = 2.4 V			40	μA
11L	Low-level input current	VCC = MAX, VI = 0.4 V			-1.6	mA
100	Short circuit outout current	SN5	4195 -20		-57	_ •
105			4195 – 18		-57	mA
1CC	Supply current	VCC = MAX. See Note 2		39	63	mA

<sup>1</sup>For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

<sup>‡</sup>All typical values are at  $V_{CC} = 5 V$ ,  $T_A = 25^{\circ}C$ . <sup>§</sup>Not more than one output should be shorted at a time.

NOTE 2: With all outputs open, shift/load grounded, and 4.5 V applied to the J, K, and data inputs, I<sub>CC</sub> is massured by applying a momentary ground, followed by 4.5 V, to clear and then applying a momentary ground, followed by 4.5 V, to clear.

#### switching characteristics, VCC = 5 V, TA = 25°C

	PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
fmax M	faximum clock frequency	C. = 15 oF	30	39		MHz
TPHL P	ropagation delay time, high-to-low-level output from clear	B. = 400.0		19	30	ns
TPLH P	ropagation delay time, low-to-high-level output from clock	See Figure 1		14	22	n s
THE P	ropagation delay time, high-to-low-level output from clock			17	26	∩ <b>s</b>

TEXAS INSTRUMENTS

#### TYPES SN54195, SN54LS195A, SN54S195, SN74195, SN74LS195A, SN74S195 **4-BIT PARALLEL-ACCESS SHIFT REGISTERS**

#### PARAMETER MEASUREMENT INFORMATION







NOTES: A. The clock pulse generator has the following characteristics:  $Z_{out} \approx 50 \ \Omega$  and PRR < 1 MHz. For '195,  $t_r \leq 7$  ns and  $t_f \leq 6$  ns. For 'S195,  $t_r = 2.5$  ns and  $t_f = 2.5$  ns. When testing  $f_{max}$ , vary the clock PRR. B. CL includes probe and jig capacitance.
C. All diodes are 1N3064.

- D. A clear pulse is applied prior to each test.
- E. For 1955 and 'S1955, V<sub>ref</sub> = 1.5 V; for 'LS195A, V<sub>ref</sub> = 1.3 V. F. Propagation delay times ( $t_{PLH}$  and  $t_{PHL}$ ) are measured at  $t_{n+1}$ . Proper shifting of data is varified at  $t_{n+4}$  with a functional text.
- G. J and  $\overline{K}$  inputs are testad the same as data A, B, C, and D inputs except that shift/load input ramains high.
- H. t<sub>n</sub> = bit time before clocking transition. t<sub>n+1</sub> = bit time after one clocking transition.

  - $t_{n+4}$  = bit time after four clocking transitions.

FIGURE 1-SWITCHING TIMES

