Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen:
http://bibdigital.epn.edu.ec/handle/15000/24018
Titel: | Implementación de un codificador y decodificador reed solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado. |
Autor(en): | Oñate Castillo, Cristian Lupera Morillo, Pablo |
Stichwörter: | REED SOLOMON ALGORITMO DE EUCLIDES MODIFICADO CORRECCIÓN DE ERRORES |
Erscheinungsdatum: | Nov-2018 |
Herausgeber: | Quito : EPN, 2018. |
Zitierform: | Oñate, C. y Lupera, P. (2018). Implementación de un codificador y decodificador reed solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado. Memorias, XXVIII Jornadas en Ingeniería Eléctrica y Electrónica, 28(4), 26-33. |
Zusammenfassung: | En este artículo se realiza un análisis de la teoría del código Reed -Solomon, para luego describir específicamente la codificación y decodificación del código Reed -Solomon (204, 188) en VHDL. Posterior a eso, se implementó el código descrito en la tarjeta FPGA Virtex 5 XUPV5 -LX110T. El diseño del codificador se lo realizó usando su arquitectura genérica, mientras que para el decodificador se usaron como base los algoritmos de Euclides Modificado, Chien y Forney. Finalmente, se verificó su correcto funcionamiento y se determinó la cantidad de recursos utilizados de la tarjeta al implementar el algoritmo estudiado. |
URI: | http://bibdigital.epn.edu.ec/handle/15000/24018 |
ISBN: | 978-9942-35-558-4 |
Art: | Article |
Enthalten in den Sammlungen: | 2018 Memorias de las XXVIII Jornadas en Ingeniería Eléctrica y Electrónica (2018 J - FIEE) |
Dateien zu dieser Ressource:
Datei | Beschreibung | Größe | Format | |
---|---|---|---|---|
2018AJIEE-4.pdf | 6,79 MB | Adobe PDF | Öffnen/Anzeigen |
Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.