Implementación de un codificador y decodificador reed solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado.

Abstract

En este artículo se realiza un análisis de la teoría del código Reed -Solomon, para luego describir específicamente la codificación y decodificación del código Reed -Solomon (204, 188) en VHDL. Posterior a eso, se implementó el código descrito en la tarjeta FPGA Virtex 5 XUPV5 -LX110T. El diseño del codificador se lo realizó usando su arquitectura genérica, mientras que para el decodificador se usaron como base los algoritmos de Euclides Modificado, Chien y Forney. Finalmente, se verificó su correcto funcionamiento y se determinó la cantidad de recursos utilizados de la tarjeta al implementar el algoritmo estudiado.