Implementación en una FPGA de la técnica selective mapping para evaluar en hardware la reducción del PAPR de una Señal OFDM.

Abstract

En este paper se evalúa mediante simulaciones y en hardware la reducción del parámetro Peak Average Power Ratio (PAPR) en un sistema Orthogonal Frequency-Division Multiplexing (OFDM) con la aplicación de la técnica Selective Mapping (SLM). Para las simulaciones del sistema se utiliza Matlab y su implementación se realiza en una Field Prommmable Gate Array (FPGA) Virtex 5 (XUPV5-LX100T) de la marca Xilinx con el uso de la herramienta HDL Coder. De los resultados obtenidos se observa que esta técnica permite reducir el PAPR en aproximadamente 2.4 dB con respecto a la señal original cuando se utilizan 4 vectores de fases aleatorias con una probabilidad de 10^3.