Implementación de un codificador y decodificador Reed Solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado

Oñate Castillo, Cristian Oswaldo

Por favor, use este identificador para citar o enlazar este ítem: http://bibdigital.epn.edu.ec/handle/15000/18825

Registro completo de metadatos

Campo DC	Valor	Lengua/Idioma
dc.contributor.author	Oñate Castillo, Cristian Oswaldo	-
dc.date.accessioned	2017-10-10T16:16:55Z	-
dc.date.available	2017-10-10T16:16:55Z	-
dc.date.issued	2017-10-10	-
dc.identifier.citation	Oñate Castillo, C. O. (2017). Implementación de un codificador y decodificador Reed Solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado. 144 hojas. Quito : EPN.	es_ES
dc.identifier.other	T-IE/4532/CD 8213	-
dc.identifier.uri	http://bibdigital.epn.edu.ec/handle/15000/18825	-
dc.description	En este proyecto se realiza un análisis de la teoría del código Reed-Solomon, para luego realizar una descripción de la codificación y decodificación del código Reed-Solomon (204, 188) en VHDL. Posterior a eso se implementará el código descrito en la tarjeta FPGA Virtex 5 XUPV5-LX110T. El diseño del codificador se lo hará usando su arquitectura genérica, mientras que para el decodificador se usan como base los algoritmos de Euclides Modificado, Chien y Forney. Los resultados obtenidos serán mostrados en una interfaz gráfica diseñada en Matlab, y serán verificados comparándolos con simulaciones hechas en Matlab e ISE.	es_ES
dc.description.abstract	In this project, an analysis of the Reed-Solomon code theory is performed, and then a description of the coding and decoding of the Reed-Solomon code (204, 188) in VHDL. After that, the code described will be implemented in the FPGA Virtex 5 XUPV5-LX110T. The design of the encoder will be done using its generic architecture, while for the decoder the modified Euclid, Chien and Forney algorithms are used as the basis. The obtained results will be shown in a graphical interface designed in MATLAB, and will be verified comparing them with simulations made in MATLAB and ISE.	es_ES
dc.description.sponsorship	Lupera Morillo, Pablo Aníbal, director	es_ES
dc.language.iso	spa	es_ES
dc.publisher	Quito, 2017.	es_ES
dc.rights	openAccess	es_ES
dc.subject	CIRCUITOS ELECTRONICOS	es_ES
dc.subject	SISTEMAS DIGITALES	es_ES
dc.subject	TEORÍA DE INFORMACIÓN	es_ES
dc.title	Implementación de un codificador y decodificador Reed Solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificado	es_ES
dc.type	bachelorThesis	es_ES
Aparece en las colecciones:	Tesis Electrónica y Telecomunicaciones (IET)

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
CD-8213.pdf		9,94 MB	Adobe PDF	Visualizar/Abrir

Muestra el registro sencillo del ítem

BIBDIGITAL