Síntesis de circuitos digitales utilizando VHDL (Vhsic hardware description language) y FPGAs (Field programmable gate arrays)

Abstract

El presente proyecto plantea estudiar el proceso de diseño de sistemas digitales, desde su descripción, en un lenguaje de alto nivel como lo es VHDL (VHSIC Hardware Description Language), hasta su implementación sobre un FPGA (Field Programmable Gate Array). Se realiza una breve descripción de los dispositivos lógicos programables con énfasis en los FPGAs; se menciona su evolución, estructura y programación. Además se estudia el lenguaje de descripción de hardware VHDL, los diferentes niveles de abstracción y principales construcciones sintácticas del lenguaje. Se utiliza el proceso de elaboración rápida de prototipos para implementar el algoritmo de encripción DES (Data Encryption Standard), como caso de estudio, incluyendo la descripción VHDL para el encriptor/desencriptor, su simulación, síntesis en un FPGA y las pruebas necesarias. Para la realización del prototipo se utiliza el Kit de Desarrollo UP2 de Altera que se tiene a disposición, el mismo que incluye el sistema de software MAX PLUS II y una tarjeta de desarrollo.