Estudio, simulación e implementación de estándares de cifrado simétrico, utilizando MATLAB, VHDL y FPGA

Abstract

La necesidad de comunicarnos de forma segura por medios digitales, requiere del desarrollo de aplicaciones computacionalmente seguras, las mismas que están basadas en estándares y algoritmos matemáticos. De todos estos, el estándar AES es quizá uno de los más seguros y más usados en una amplia gama de aplicaciones. Si bien la utilización de dichos algoritmos se lo hace diariamente, este trabajo aporta con un estudio detallado de los estándares de cifrado simétrico, DES y AES y su simulación en MatLab, exponiéndolos de forma didáctica. Adicionalmente se realiza la implementación en hardware del cifrado S-DES y AES: la programación de los algoritmos se la realiza empleando el lenguaje de descripción de hardware VHDL dentro del software de desarrollo ISE Project Navigator 13.1, y su implementación en una tarjeta de entrenamiento XUPV5-LX110T, que posee un chip FPGA Xilinx Virtex-5 XC5VLX110T de Xilinx. El estándar AES es implementado con una llave y texto plano, ambos de 128 bits. Estos datos son enviados a la tarjeta de entrenamiento, desde una interfaz gráfica usando MatLab a través de la interfaz serial. Los resultados obtenidos tanto de la simulación en MatLab como de su implementación en el FPGA han sido verificados empleando aplicaciones comerciales.