Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen: http://bibdigital.epn.edu.ec/handle/15000/5647
Titel: Estudio de la Lógica Ternaria y de la estructura de circuito de Lógica Simétrica Suplementaria (SUS-LOC)
Autor(en): Morales Naranjo, Marwin Estuardo
Stichwörter: CIRCUITOS LÓGICOS
LÓGICA DIGITAL
Erscheinungsdatum: Mai-2005
Herausgeber: QUITO/EPN/2005
Zusammenfassung: Se presenta una introducción sobre la lógica ternaria, a continuación se estudian las funciones ternarias scrambler/descrambler que se pueden aplicar en telecomunicaciones para la transmisión de datos, los mismos que se envían sobre fibra óptica, cable, radio, etc. Luego se detallan aspectos para desarrollar aplicaciones, por lo que es necesario contar con circuitos que permitan manipular tres estados lógicos, de allí que se plantea una estructura de circuito que brinda las mejores ventajas de diseño y fabricación de circuitos, que son comparables a las ventajas que ofrece la tecnología CMOS para circuitos lógicos binarios. Así, con los circuitos básicos de la estructura de circuito SUS-LOC y utilizando lógica combinacional se pueden realizar circuitos aritméticos (sumadores y multiplicadores), memorias, multiplexores, conversores A/D, etc.
URI: http://bibdigital.epn.edu.ec/handle/15000/5647
Art: bachelorThesis
Enthalten in den Sammlungen:Tesis Electrónica y Telecomunicaciones (IET)

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
T2367.pdf1,44 MBAdobe PDFÖffnen/Anzeigen


Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.