Please use this identifier to cite or link to this item:
http://bibdigital.epn.edu.ec/handle/15000/5683
Title: | Optimización de circuitos lógicos con ayuda de un computador digital en lógica NAND de hasta tres niveles |
Authors: | Velasco Palacios, Lucio V. |
Keywords: | CIRCUITOS LÓGICOS ALGEBRA BOOLEANA |
Issue Date: | 1976 |
Publisher: | 1976 |
Citation: | QUITO/EPN/1976 |
Abstract: | En el presente trabajo sean estudiado métodos de minimizacion de la función booleana y métodos de minimización el lógica NAND. de los primeros se han seleccionado para ser programados el método Tabular o de Quine MCluskey u el método de Moot basado en el consensus iterado. El método Diedmeyer-Su y el método de Muroga-Ibarakie se han estudiado en la parte de minimización en lógica Nand. También se expone una transformación basada en los teoremas de Morgan. |
URI: | http://bibdigital.epn.edu.ec/handle/15000/5683 |
Type: | bachelorThesis |
Appears in Collections: | Tesis Electrónica y Telecomunicaciones (IET) |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.