1. Repositorio Digital - EPN
  2. Facultad de Ingeniería Eléctrica y Electrónica (FIEE)
  3. Publicaciones y Memorias de Eventos (FIEE)
  4. Publicaciones (FIEE)
  5. Jornadas de Ingeniería Eléctrica y Electrónica (J - FIEE)
  6. 1987 Anales de las VIII Jornadas en Ingeniería Eléctrica y Electrónica (1987 J - FIEE)
Please use this identifier to cite or link to this item: http://bibdigital.epn.edu.ec/handle/15000/9498
Title: Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto
Authors: Montalvo Ramírez, Luis
Keywords: MICROPROCESADORES
ALGORITMOS
CIRCUITOS VLSI
Issue Date: May-1987
Abstract: Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.
URI: http://bibdigital.epn.edu.ec/handle/15000/9498
Type: Article
Appears in Collections:1987 Anales de las VIII Jornadas en Ingeniería Eléctrica y Electrónica (1987 J - FIEE)

Files in This Item:
File Description SizeFormat 
1987AJIEE-16.pdf366,89 kBAdobe PDFView/Open
Show full item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.